JPS63275148A - ピングリッドアレイ半導体モジュ−ル - Google Patents
ピングリッドアレイ半導体モジュ−ルInfo
- Publication number
- JPS63275148A JPS63275148A JP62111311A JP11131187A JPS63275148A JP S63275148 A JPS63275148 A JP S63275148A JP 62111311 A JP62111311 A JP 62111311A JP 11131187 A JP11131187 A JP 11131187A JP S63275148 A JPS63275148 A JP S63275148A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- semiconductor chip
- epoxy resin
- whole surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000003822 epoxy resin Substances 0.000 claims abstract description 15
- 229920000647 polyepoxide Polymers 0.000 claims abstract description 15
- 238000007789 sealing Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 abstract description 8
- 239000000843 powder Substances 0.000 abstract description 6
- 239000003795 chemical substances by application Substances 0.000 abstract description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 2
- 230000000873 masking effect Effects 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 238000005470 impregnation Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はピングリッドアレイ半導体モジー−ルに関し、
特に印刷配線板を用いたプラスチック・ピングリッドア
レイ半導体モジー−ルに関する。
特に印刷配線板を用いたプラスチック・ピングリッドア
レイ半導体モジー−ルに関する。
第４図および第５図はそれぞれ従来のプラスチック・ピ
ングリッドアレイ半導体モジュール（以下ＰＰＧＡ半導
体モジーールという）を示す斜視図で、これらのモジー
−ルは第４図に示すように印刷配線板１上にＩＣチップ
（図示しない）を搭載後このＩＣチップのみを金属キャ
ップ７で封止するか、或いは第５図の如く全てをモール
ド樹脂１０で封止した構造のものが一般に使用されてい
る。
ングリッドアレイ半導体モジュール（以下ＰＰＧＡ半導
体モジーールという）を示す斜視図で、これらのモジー
−ルは第４図に示すように印刷配線板１上にＩＣチップ
（図示しない）を搭載後このＩＣチップのみを金属キャ
ップ７で封止するか、或いは第５図の如く全てをモール
ド樹脂１０で封止した構造のものが一般に使用されてい
る。
しかし、このように半導体チップのみを金属キャップで
封止しただけの構造とした場合は印刷配線板ｆｌの表面
およびスルー・ホール６からそれぞれ浸透する湿気を防
ぐことが出来ないため耐湿性に弱いという欠点があシ、
マた、半導体チップ搭載側の全面をモールド封止した構
造ではモールド封止した側からの湿気は防ぐことが出来
ても裏面からの浸透までは防ぐことが出来ない。す々わ
ち、従来のＰＰＧＡ半導体モジー−ルは何れも耐湿性ち
さ分でない。
封止しただけの構造とした場合は印刷配線板ｆｌの表面
およびスルー・ホール６からそれぞれ浸透する湿気を防
ぐことが出来ないため耐湿性に弱いという欠点があシ、
マた、半導体チップ搭載側の全面をモールド封止した構
造ではモールド封止した側からの湿気は防ぐことが出来
ても裏面からの浸透までは防ぐことが出来ない。す々わ
ち、従来のＰＰＧＡ半導体モジー−ルは何れも耐湿性ち
さ分でない。
本発明の目的は、上記の情況に鑑み、スルー・ホール部
番含む印刷配線板の全表面からの湿気浸透を有効に阻止
し得る耐湿性構造を備えたピングリッド・アレイ半導体
モジー−ルを提供することである。
番含む印刷配線板の全表面からの湿気浸透を有効に阻止
し得る耐湿性構造を備えたピングリッド・アレイ半導体
モジー−ルを提供することである。
すなわち、本発明によれば、封止処理は２度行われ、−
回目の封正によって印刷配線板面及びスルーホール部等
の封水処理が行われ、２回目の樹脂モールド化による封
正によって、電極端子実装時に破壊されたスルー・ホー
ル部の封水処理の補強および、全体の耐湿性強化が図ら
れるので半導体モジー−ルの耐湿性を著しく高めること
が出来る。
回目の封正によって印刷配線板面及びスルーホール部等
の封水処理が行われ、２回目の樹脂モールド化による封
正によって、電極端子実装時に破壊されたスルー・ホー
ル部の封水処理の補強および、全体の耐湿性強化が図ら
れるので半導体モジー−ルの耐湿性を著しく高めること
が出来る。
本発明によれはピングリッドアレイ半導体モジー−ルは
、半導体チップ搭載部およびピングリッドアレイを備え
る印刷配線板と、前記半導体チップ搭載部に載置される
半導体チップと、前記半導体チップを封止する金属キャ
ップと、前記印刷配線板のスルー・ホールの内面を被株
するワックス含浸層と、前記金属キャップおよびピング
リッドアレイ電極端子を除く印刷配線板上を被覆する前
記ワックス含浸層とエポキシ樹脂層の積層膜とを含んで
成る。
、半導体チップ搭載部およびピングリッドアレイを備え
る印刷配線板と、前記半導体チップ搭載部に載置される
半導体チップと、前記半導体チップを封止する金属キャ
ップと、前記印刷配線板のスルー・ホールの内面を被株
するワックス含浸層と、前記金属キャップおよびピング
リッドアレイ電極端子を除く印刷配線板上を被覆する前
記ワックス含浸層とエポキシ樹脂層の積層膜とを含んで
成る。
以下図面を参照して本発明の詳細な説明する。
第１図および第２図はそれぞれ本発明の一実施例を示す
ＰＰＧＡ半導体モジュールの斜視図およびそのＡ−Ａ’
断面図である。本実施例によれば、ＰＰＧＡモジュール
は、印刷配線板１と、半導体チップ搭載部２と、その上
面に搭載された半導体チップ３と、この半導体チップ３
の電極とワイヤーボンディングにて接続される電極４と
、この電極４から印刷配線板上の配線とピングリッドア
レイ電極端子５とを接続するスルー・ホール６と半導体
チップ３を封止する金属キャップ７と、露出された印刷
配線板と・全面積層したワックス含浸層８とエポキシ樹
脂層９とを含む。本実施例のモジュールはつぎのように
して形成される。すなわち、印刷配線板１は電極端子５
を実装する前に半導体チップ搭載部２および電極４をそ
れぞれマスクして一度封穴剤で含浸される。含浸は低真
空含浸を用いる。これによシ半導体チップ搭載部２およ
び電極４を除きスルーホール６を含む印刷配線板ｌ全面
の封水処理が出来る。封入剤にはワックス等を用い電極
端子５を印刷配線板ｌに打ち込んだ時、この電極端子５
が封入剤を削りと９スルー・ホール６の電導部と接触出
来る程度の厚さに形成する。
ＰＰＧＡ半導体モジュールの斜視図およびそのＡ−Ａ’
断面図である。本実施例によれば、ＰＰＧＡモジュール
は、印刷配線板１と、半導体チップ搭載部２と、その上
面に搭載された半導体チップ３と、この半導体チップ３
の電極とワイヤーボンディングにて接続される電極４と
、この電極４から印刷配線板上の配線とピングリッドア
レイ電極端子５とを接続するスルー・ホール６と半導体
チップ３を封止する金属キャップ７と、露出された印刷
配線板と・全面積層したワックス含浸層８とエポキシ樹
脂層９とを含む。本実施例のモジュールはつぎのように
して形成される。すなわち、印刷配線板１は電極端子５
を実装する前に半導体チップ搭載部２および電極４をそ
れぞれマスクして一度封穴剤で含浸される。含浸は低真
空含浸を用いる。これによシ半導体チップ搭載部２およ
び電極４を除きスルーホール６を含む印刷配線板ｌ全面
の封水処理が出来る。封入剤にはワックス等を用い電極
端子５を印刷配線板ｌに打ち込んだ時、この電極端子５
が封入剤を削りと９スルー・ホール６の電導部と接触出
来る程度の厚さに形成する。
次に印刷配線板１に電極端子５を実装し半導体チップ３
を搭載したあと金属キャップ７で封止し、半導体チップ
実装部２へ浸透する湿気を防ぐ。ここで、再び金属キャ
ップ７および電極端子５を除く全面にエポキシ樹脂の粉
末蒸着を行う。
を搭載したあと金属キャップ７で封止し、半導体チップ
実装部２へ浸透する湿気を防ぐ。ここで、再び金属キャ
ップ７および電極端子５を除く全面にエポキシ樹脂の粉
末蒸着を行う。
粉末蒸着を行うに当っては、金属キャップ７には、予め
剥離剤を塗られ、また電極端子５にエポキシ樹脂が蒸着
されないように粉末蒸着面の液面調整が行われる。この
粉末蒸着法は当業者において容易なことである。この際
、金属キャップ７に蒸着したエポキシ樹脂は予め剥離剤
が塗っであるので、振動などを加えることによシ容易に
取シ去ることが出来る。
剥離剤を塗られ、また電極端子５にエポキシ樹脂が蒸着
されないように粉末蒸着面の液面調整が行われる。この
粉末蒸着法は当業者において容易なことである。この際
、金属キャップ７に蒸着したエポキシ樹脂は予め剥離剤
が塗っであるので、振動などを加えることによシ容易に
取シ去ることが出来る。
以上によ多金属キャップ７および電極端子５を除く印刷
配線板１の全面を均一にエポキシ樹脂層９で覆うことが
出来、ワックス含浸層８との積層によりモジュール全面
の耐湿性を殆んど完壁に近づけることができる。尚、金
属キャブ７を樹脂で覆わなかったのは放熱効果を損わな
いためである。
配線板１の全面を均一にエポキシ樹脂層９で覆うことが
出来、ワックス含浸層８との積層によりモジュール全面
の耐湿性を殆んど完壁に近づけることができる。尚、金
属キャブ７を樹脂で覆わなかったのは放熱効果を損わな
いためである。
第３図は本発明の他の実施例を示すＰＰＧＡ半導体モジ
ュールの断面図である。
ュールの断面図である。
本実施例によれば、スルー・ホール６に対する封水処理
はエポキシ樹脂の粉末蒸着処理工程のあとに行われる３
、すなわち、ワックス含浸層８とエポキシ樹脂層９の積
層順序が前実施例と異なるだけである。しかし、これに
よって製造されるモジー−ルは、スルー・ホール６内を
ワックス含浸層８が被覆しその他をワックス含浸層８と
エポキシ樹脂層９の積層膜が被覆しているので、その耐
湿性は同様に完壁に近いものである。
はエポキシ樹脂の粉末蒸着処理工程のあとに行われる３
、すなわち、ワックス含浸層８とエポキシ樹脂層９の積
層順序が前実施例と異なるだけである。しかし、これに
よって製造されるモジー−ルは、スルー・ホール６内を
ワックス含浸層８が被覆しその他をワックス含浸層８と
エポキシ樹脂層９の積層膜が被覆しているので、その耐
湿性は同様に完壁に近いものである。
６一
〔発明の効果〕
以上詳細に説明したように、本発明のＰＰＧＡ半導体モ
ジー−ルは印刷配線板を一度封穴処理し、さらに、半導
体チップ搭載後、半導体チップの放熱部および電極端子
部を除く印刷配線板全面をエポキシ樹脂でモールド化し
た２重封止構造がとられているので印刷配線板面および
スルー・ホールから浸透する湿気をほとんど完壁に近い
までに防ぐことが出来る。
ジー−ルは印刷配線板を一度封穴処理し、さらに、半導
体チップ搭載後、半導体チップの放熱部および電極端子
部を除く印刷配線板全面をエポキシ樹脂でモールド化し
た２重封止構造がとられているので印刷配線板面および
スルー・ホールから浸透する湿気をほとんど完壁に近い
までに防ぐことが出来る。
第１図および第２図はそれぞれ本発明の一実施例を示す
ＰＰＧＡ半導体モジー−ルの斜視図およびそのＡ−Ａ’
断面図、第３図は本発明の他の実施例を示すＰＰＧＡ半
導体モジー−ルの断面図、第４図および第５図はそれぞ
れ従来のプラスチック・ピングリッドアレイ半導体モジ
ュールを示す斜視図である。 １・・・・・・印刷配線板、２・・・・・・半導体チッ
プ搭載部、３・・・・・・半導体チップ、４・−・・・
・電極、５・・・・・・ピングリッドアレイ電極端子、
６・・・・・・スルー・ホール、７・・・・・・金属キ
ャップ、８・・・・・・ワックス杏浸層、９・・・・・
・エポキシ樹脂層。 茅 ／１！Ｉ （Ａ−Ａ’餅而面） 千 ２ 回 茅 ３ 図 茅 ５ Ｍ
ＰＰＧＡ半導体モジー−ルの斜視図およびそのＡ−Ａ’
断面図、第３図は本発明の他の実施例を示すＰＰＧＡ半
導体モジー−ルの断面図、第４図および第５図はそれぞ
れ従来のプラスチック・ピングリッドアレイ半導体モジ
ュールを示す斜視図である。 １・・・・・・印刷配線板、２・・・・・・半導体チッ
プ搭載部、３・・・・・・半導体チップ、４・−・・・
・電極、５・・・・・・ピングリッドアレイ電極端子、
６・・・・・・スルー・ホール、７・・・・・・金属キ
ャップ、８・・・・・・ワックス杏浸層、９・・・・・
・エポキシ樹脂層。 茅 ／１！Ｉ （Ａ−Ａ’餅而面） 千 ２ 回 茅 ３ 図 茅 ５ Ｍ
Claims (1)
- 半導体チップ搭載部およびピングリッドアレイを備える
印刷配線板と、前記半導体チップ搭載部に載置される半
導体チップと、前記半導体チップを封止する金属キャッ
プと、前記印刷配線板のスルー・ホールの内面を被覆す
るワックス含浸層と、前記金属キャップおよびピングリ
ッドアレイ電極端子を除く印刷配線板上を被覆する前記
ワックス含浸層とエポキシ樹脂層の積層膜とを含むこと
を特徴とするピングリッドアレイ半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111311A JP2550991B2 (ja) | 1987-05-06 | 1987-05-06 | ピングリッドアレイ半導体モジュ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111311A JP2550991B2 (ja) | 1987-05-06 | 1987-05-06 | ピングリッドアレイ半導体モジュ−ル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63275148A true JPS63275148A (ja) | 1988-11-11 |
| JP2550991B2 JP2550991B2 (ja) | 1996-11-06 |
Family
ID=14558009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62111311A Expired - Lifetime JP2550991B2 (ja) | 1987-05-06 | 1987-05-06 | ピングリッドアレイ半導体モジュ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550991B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0779657A3 (en) * | 1995-12-13 | 1998-11-11 | Oki Electric Industry Co., Ltd. | Surface-mounted semiconductor package and its manufacturing method |
| US6165816A (en) * | 1996-06-13 | 2000-12-26 | Nikko Company | Fabrication of electronic components having a hollow package structure with a ceramic lid |
-
1987
- 1987-05-06 JP JP62111311A patent/JP2550991B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0779657A3 (en) * | 1995-12-13 | 1998-11-11 | Oki Electric Industry Co., Ltd. | Surface-mounted semiconductor package and its manufacturing method |
| US6165816A (en) * | 1996-06-13 | 2000-12-26 | Nikko Company | Fabrication of electronic components having a hollow package structure with a ceramic lid |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2550991B2 (ja) | 1996-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3859318B2 (ja) | 電子回路のパッケージ方法 | |
| US5962810A (en) | Integrated circuit package employing a transparent encapsulant | |
| JPS58207657A (ja) | 半導体装置及びその製造方法 | |
| US20040159961A1 (en) | Semiconductor chip and method for producing housing | |
| JPS63275148A (ja) | ピングリッドアレイ半導体モジュ−ル | |
| JPH03278561A (ja) | 混成集積回路装置 | |
| JPH0888292A (ja) | 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法 | |
| JP3520976B2 (ja) | 半導体装置の接合構造 | |
| JPH0334909Y2 (ja) | ||
| US6312975B1 (en) | Semiconductor package and method of manufacturing the same | |
| JPS62252155A (ja) | 混成集積回路 | |
| JPS629729Y2 (ja) | ||
| JPS622775Y2 (ja) | ||
| JPS60160146A (ja) | 半導体装置 | |
| JPH09121003A (ja) | 半導体パッケージ | |
| JPH0222846A (ja) | ケース樹脂封止の混成集積回路 | |
| JPS5837694B2 (ja) | 半導体装置 | |
| JPS6328607Y2 (ja) | ||
| JPS629730Y2 (ja) | ||
| JPH02129932A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0546270Y2 (ja) | ||
| JPH02181460A (ja) | 半導体装置 | |
| JP2583242Y2 (ja) | 半導体装置 | |
| JPS63126237A (ja) | 半導体パツケ−ジの製法 | |
| JP2516394Y2 (ja) | 半導体装置 |