JPS63272045A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63272045A
JPS63272045A JP10429687A JP10429687A JPS63272045A JP S63272045 A JPS63272045 A JP S63272045A JP 10429687 A JP10429687 A JP 10429687A JP 10429687 A JP10429687 A JP 10429687A JP S63272045 A JPS63272045 A JP S63272045A
Authority
JP
Japan
Prior art keywords
lead wire
compression
frame
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10429687A
Other languages
English (en)
Inventor
Takashi Yokoyama
隆 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10429687A priority Critical patent/JPS63272045A/ja
Publication of JPS63272045A publication Critical patent/JPS63272045A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の組立てに係り、特に、薄型の半導
体装置を組立てるのに好適な半導体装置に関する。
〔従来の技術〕
従来の装置は、特開昭61−95539号公報に記載の
ように、タブに取り付けられてなる半導体素子がリード
線端部と電気的に、薄い金属製の箔を介して接続されて
いた。
特開昭61−67949号公報。
絶縁性フィルム上にはり合せた銅箔にリード線のパター
ンを形成し、このリード線端部と半導体素子の電極部分
とを圧着していた。
〔発明が解決しようとする問題点〕
上記従来技術では、金属箔とフレームのリード端部とを
一体化することについて考慮されておらず、半導体装置
を薄くできない問題があった。
従来技術3は、半導体素子を支持する絶縁性フィルムの
帯電を防止することについて考慮がされておらず、歩留
りよく半導体装置を作製できない問題があった。
フレームをエツチングして、リード線端部を薄く形成す
る方法は、リード線端部の厚さを均一に調整することに
ついて考慮されておらず、リード線端部と素子のfI!
極部分とを均一に圧着できないなど、接触不良を生じる
おそれがあった。
本発明の目的は、リード線端部と支持部分とを一体化し
、帯電しない支持体を設け、かつ、リード線端部を平滑
にすること及び、半導体素子を薄くすることにある。
〔問題点を解決するための手段〕
上記目的の一つは、厚さ200μm以上の金属製板にリ
ード線パターンを形成し、リード線端部を圧着して50
μm以下にし、さらに、リード線の形状に打抜くことに
より達成される。リード線端部を圧着するとき、極圧剤
として、リン酸エステル、二硫化モリブデン及び、グラ
ファイトの粉末を単独、あるいは、二成分以上を混合し
て用いることにより、本目的は円滑に達成される。
第二の目的は、シリコンウェハを厚さ250μm以下に
エツチングすることにより達成される。
〔作用〕
リン酸エステル、二硫化モリブデン及び、グラファイト
の粉末は、リード線端部と、圧着治具との焼き付けを防
止するので、リード線端部を平滑に形成できるように動
作する。それによってリード線端部の羊滑度は1μm以
下となり、リード線端部の厚さの公差を±3μm以下に
することができるので、半導体素子の電極部分とを均一
に圧着することができ、不圧着の半導体素子を形成する
ことがない。
〔実施例〕
以下1本発明の実施例を第1図ないし第3図により説明
する。
〈実施例1〉 厚さ250μmの4270イにッケルを含む鉄合金)の
金属箔に、第1図(a)に示したリード線のパターンを
形成する。次に、リード線の端部2だけを極圧剤を用い
ないで圧着して、厚さ50μmにし、第1図(b)に示
したパターンにする。さらに、このリード線端部2を打
ち抜くことにより、第1図(c)に示した所定のパター
ンを得る。第1図(d)に、その断面を示す。各リード
線端部2の厚さの公差は±3μmであった。
回路を形成した厚さ400μmのシリコンウェハを固定
し、素子の形状にそって深さ250μmの切り込みを入
れた後に、素子の表面にエチレン製ワックスを塗布し、
耐酸性のポリエチレン樹脂板をのせて固着した。この試
料をフッ硝酸系の混酸中に浸漬し、200μmの厚さに
なるまで、エツチングした。この試料を、キシレンの沸
騰液中に入れてワックスを溶解し、素子を個別に切断し
た。これらの製造工程におけるウェハの断面の形状変化
を第2図に示す。
この素子の電極部分に凸起物として半田ボールを介して
、第1図(Q)に示すパターンのリード線部分に圧着し
て固定した。この状態を第3図に示す。
〈実施例2〉 リード線端部を圧着するときに極圧剤としてリン酸エチ
ルエステルを用いた。これ以外は、実施例1と同じ操作
をした。
〈実施例3〉 リード線端部に圧着するときに極圧剤として二硫化モリ
ブデンを用いた。これ以外は実施例1と同じ操作をした
〈実施例4〉 リード線端部を圧着するときに極圧剤として黒鉛粉末を
用いた。これ以外は、実施例1と同じ操作をした。
〈実施例5〜8〉 リード線端部と素子の電極部分とを圧着するために凸起
物12として金バンプを用いた。これ以外は実施例1〜
4と同じ操作をした。
〈比較例1〉 エツチング法により、フレームのリード線端部を第1図
(d)に示すような形状に加工した。この先端部分の公
差は±10μmであった。このフレームを用いて、半導
体素子の電極部分11とリード線端部を金バンプを介し
て圧着した。
〈比較例2〉 テープキャリヤのリード線端部の厚さの公差は±1μm
であり、不圧着率は7%であった。また、製造中におけ
る。静電気による破損率は30%であった。
く比較例3〉 テープキャリヤに組込んだ半導体素子を第1図(a)に
示したリードフレームに圧着した。このときの不圧着率
は3%であったが、静電気による破損は50%に達した
実施例1〜8及び、比較例1〜3でそれぞれ作製したー
千個の半導体装置の不圧着率と、静電気による破損率を
表1に示す。
第  1  表 実施例1〜8の不圧着率は5%以下であり比較例1の3
0%より少ない、また、本実施例1〜8の製造中におけ
る静電気による破損は0%であり、比較例2,3の30
〜50%に比較してきわめて少ない。
〔発明の効果〕
本発明によれば、半導体素子の電極部分とリード線端部
を歩留りよく圧着することができ、また、半導体素子及
び、リード線を支持する部分は、全部メタルであり、同
一電位にあるので、静電気による破損もない。
【図面の簡単な説明】
第1図(a)〜(c)は本発明の一実施例のリードフレ
ームの平面図、第1図(d)はその断面図、第2図(a
)〜(c)はシリコンウェハの切断方法を説明する断面
図、第2図(d)は切断した素子の断面図、第3図(a
)はリード線端部と素子を圧着したときの平面図、第3
図(b)はその断面図である。 1・・リードフレーム、2・・・圧着する前のリード線
¥ 11¥1 ′62 図 (し) (丈) 口口20)、70 名 3 口 (久) (し)

Claims (1)

  1. 【特許請求の範囲】 1、半導体素子をフレームのリード線部分に圧着して製
    造する半導体装置において、 前記フレームにリード線のパターンを形成した後に、前
    記リード線の端部を選択的に極圧剤の存在化に圧接して
    押しつぶし、均一な厚さに圧着した後に、再度リード線
    のパターンを形成した前記フレームの前記リード線の端
    部を、素子の電極部分に圧着することを特徴とする半導
    体装置。 2、前記半導体素子の回路を形成したシリコンウェハに
    、素子の形状にそつて溝を掘つた後に、素子の表面を耐
    酸性の有機物で耐酸性の治具に固定し、ウェハの裏面を
    エッチングし、溝の底部迄エッチングし素子を切り断し
    た後に、耐酸性の有機物を有機溶剤を用いて溶解して分
    離独立させた半導体素子を前記フレームのリード線部分
    に圧着することを特徴とする特許請求の範囲第1項記載
    の半導体装置。 3、50μm以下の厚さ圧着したリード線端部を、25
    0μm以下の厚さにエッチングした半導体素子の電極部
    分に圧着したことを特徴とする特許請求の範囲第1項記
    載の半導体装置。 4、極圧剤としてリン酸エステル、二硫化モリブデンの
    粉末及び、グラファイトの粉末などを用いることを特徴
    とする特許請求の範囲第1項記載の半導体装置。
JP10429687A 1987-04-30 1987-04-30 半導体装置 Pending JPS63272045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10429687A JPS63272045A (ja) 1987-04-30 1987-04-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10429687A JPS63272045A (ja) 1987-04-30 1987-04-30 半導体装置

Publications (1)

Publication Number Publication Date
JPS63272045A true JPS63272045A (ja) 1988-11-09

Family

ID=14376962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10429687A Pending JPS63272045A (ja) 1987-04-30 1987-04-30 半導体装置

Country Status (1)

Country Link
JP (1) JPS63272045A (ja)

Similar Documents

Publication Publication Date Title
US6627824B1 (en) Support circuit with a tapered through-hole for a semiconductor chip assembly
US7462936B2 (en) Formation of circuitry with modification of feature height
TW200537627A (en) Semiconductor device and method of manufacturing the semiconductor device
CN107112318A (zh) 功率模块
US3184831A (en) Method of producing an electric contact with a semiconductor device
JPH0378230A (ja) 集積回路装置用バンプ電極の製造方法
JPS59139636A (ja) ボンデイング方法
JPH0714887A (ja) フィルムキャリヤ及びその製造方法
JP3292082B2 (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPS63272045A (ja) 半導体装置
JP2001223287A (ja) インターポーザーの製造方法
US3553828A (en) Lead assembly structure for semiconductor devices
US10832991B1 (en) Leadless packaged device with metal die attach
CN110838477B (zh) 电子封装件及其制法
JP2997255B1 (ja) 樹脂封止型半導体装置およびその製造方法
JPH05326648A (ja) フィルムキャリアとこれを用いた半導体装置の製造方法
JPS63304587A (ja) 電気的接続接点の形成方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP3076302B2 (ja) 半導体装置
JPH0682705B2 (ja) 半導体装置の実装方法
JP2771616B2 (ja) バンプ形成用導体ペースト及びバンプ形成方法
JPS6234143B2 (ja)
JP2002270629A (ja) 電子部品およびその製造方法
JP3199925B2 (ja) 半導体装置およびその製造方法
JPH04299544A (ja) フィルムキャリヤ半導体装置の製造方法