JP3199925B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3199925B2 JP3199925B2 JP23464993A JP23464993A JP3199925B2 JP 3199925 B2 JP3199925 B2 JP 3199925B2 JP 23464993 A JP23464993 A JP 23464993A JP 23464993 A JP23464993 A JP 23464993A JP 3199925 B2 JP3199925 B2 JP 3199925B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode
- lead
- lead frame
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、たとえばリードフレ
ームのリード端子と半導体チップ上の電極とを金属メッ
キにより電気的に接続してなる半導体装置およびその製
造方法に関する。
ームのリード端子と半導体チップ上の電極とを金属メッ
キにより電気的に接続してなる半導体装置およびその製
造方法に関する。
【０００２】
【従来の技術】近年、半導体チップ上の電極パッドとリ
ードフレームのインナリードとの間を電気的に接続する
方法として、たとえば金属メッキによる接合方法（メッ
キボンディング法）が考案されている。
ードフレームのインナリードとの間を電気的に接続する
方法として、たとえば金属メッキによる接合方法（メッ
キボンディング法）が考案されている。
【０００３】これは、半導体チップの電極パッドとリー
ドフレームのインナリードとを位置合わせした状態で、
両者を電解メッキ溶液中に浸し、前記電極パッドと前記
インナリードとの接合部に金属メッキ層を形成するもの
である。
ドフレームのインナリードとを位置合わせした状態で、
両者を電解メッキ溶液中に浸し、前記電極パッドと前記
インナリードとの接合部に金属メッキ層を形成するもの
である。
【０００４】図３は、この種のメッキ接合に用いられる
電極パッドの一例を示すものである。
電極パッドの一例を示すものである。
【０００５】すなわち、半導体チップ１の表面に形成さ
れる電極パッド２は、たとえば特願平２−１４１６８４
号にて開示されるように、アルミニウム（Ａｌ）などか
らなる金属層３と、この金属層３の上面に形成された２
層の金属層４，５とからなっている。
れる電極パッド２は、たとえば特願平２−１４１６８４
号にて開示されるように、アルミニウム（Ａｌ）などか
らなる金属層３と、この金属層３の上面に形成された２
層の金属層４，５とからなっている。
【０００６】そして、上記電極パッド２を除く半導体チ
ップ１の表面は、シリコン酸化膜などの絶縁性の表面保
護膜６により覆われた構成とされている。
ップ１の表面は、シリコン酸化膜などの絶縁性の表面保
護膜６により覆われた構成とされている。
【０００７】なお、上記金属層４，５のうち、金属層３
と接触する金属層４は、たとえばチタン（Ｔｉ）からな
り、バリアメタルの役割を有している。
と接触する金属層４は、たとえばチタン（Ｔｉ）からな
り、バリアメタルの役割を有している。
【０００８】また、金属層３と接触しない金属層５は、
たとえばニッケル（Ｎｉ）からなり、上記金属メッキ層
（図示していない）の形成を可能とするために設けられ
るものである。
たとえばニッケル（Ｎｉ）からなり、上記金属メッキ層
（図示していない）の形成を可能とするために設けられ
るものである。
【０００９】しかし、上記した従来においては、ＴＡＢ
方式におけるリードフレームのインナリード７の各先端
が半導体チップ１のそれぞれの電極パッド２上に対応す
るように位置合わせされ、この状態で金属メッキ層の形
成を行う、つまりインナリード７と電極パッド２とが非
接触な状態でメッキ接合を行うようになっていた。
方式におけるリードフレームのインナリード７の各先端
が半導体チップ１のそれぞれの電極パッド２上に対応す
るように位置合わせされ、この状態で金属メッキ層の形
成を行う、つまりインナリード７と電極パッド２とが非
接触な状態でメッキ接合を行うようになっていた。
【００１０】通常、リードフレームのインナリード７
は、Ｚ方向、つまり電極パッド２との間の距離にばらつ
きをもつ。このため、インナリード７と電極パッド２と
の距離が近いところでは十分に成長した金属メッキ層を
形成することができるが、距離が離れているところでは
十分に成長した金属メッキ層を形成できない、もしくは
十分に成長した金属メッキ層を形成するのに時間がかか
るという欠点があった。
は、Ｚ方向、つまり電極パッド２との間の距離にばらつ
きをもつ。このため、インナリード７と電極パッド２と
の距離が近いところでは十分に成長した金属メッキ層を
形成することができるが、距離が離れているところでは
十分に成長した金属メッキ層を形成できない、もしくは
十分に成長した金属メッキ層を形成するのに時間がかか
るという欠点があった。
【００１１】そこで、均一な金属メッキ層を安定に形成
できるように、インナリード７の先端と半導体チップ１
上の電極パッド２との間で電気的に導通が得られるよう
にあらかじめ両者を接触させておき、この状態でメッキ
接合を行うようにした提案がなされている（たとえば、
特願平３−３１４８３１号）。
できるように、インナリード７の先端と半導体チップ１
上の電極パッド２との間で電気的に導通が得られるよう
にあらかじめ両者を接触させておき、この状態でメッキ
接合を行うようにした提案がなされている（たとえば、
特願平３−３１４８３１号）。
【００１２】図４は、上記のインナリード７と電極パッ
ド２とを接触させた状態でのメッキ接合の例を示すもの
である。
ド２とを接触させた状態でのメッキ接合の例を示すもの
である。
【００１３】この場合、まず、インナリード７の先端
が、半導体チップ１の電極パッド２に対向されて配置さ
れる。そして、インナリード７の先端が、押し下げ用治
具８の降下により押圧されて折り曲げられ、電極パッド
２の表面と接触される。
が、半導体チップ１の電極パッド２に対向されて配置さ
れる。そして、インナリード７の先端が、押し下げ用治
具８の降下により押圧されて折り曲げられ、電極パッド
２の表面と接触される。
【００１４】こうして、インナリード７の各先端がそれ
ぞれの電極パッド２の表面に接触された状態で、メッキ
浴に浸されて周知の電解メッキが行われることにより、
それぞれの接触部位においてメッキ析出層を均等に成長
させ、十分に成長した均一な金属メッキ層をそれぞれの
接触部位に形成できる。
ぞれの電極パッド２の表面に接触された状態で、メッキ
浴に浸されて周知の電解メッキが行われることにより、
それぞれの接触部位においてメッキ析出層を均等に成長
させ、十分に成長した均一な金属メッキ層をそれぞれの
接触部位に形成できる。
【００１５】しかしながら、電極パッド２を構成する各
金属層３，４，５の膜厚は薄く、たとえば金属層４，５
はそれぞれ１００ｎｍ，３００ｎｍと非常に薄いため、
電極パッド２にインナリード７の先端が強く押し付けら
れると、容易に損傷される可能性があった。
金属層３，４，５の膜厚は薄く、たとえば金属層４，５
はそれぞれ１００ｎｍ，３００ｎｍと非常に薄いため、
電極パッド２にインナリード７の先端が強く押し付けら
れると、容易に損傷される可能性があった。
【００１６】特に、金属薄板をフォトエッチングまたは
スタンピング加工することにより製造されるリードフレ
ームの場合、ある程度の厚みと剛性とを有するため、電
極パッド２を簡単に傷つける結果となる。
スタンピング加工することにより製造されるリードフレ
ームの場合、ある程度の厚みと剛性とを有するため、電
極パッド２を簡単に傷つける結果となる。
【００１７】このように、電極パッド２が傷つけられる
と、その傷口より侵入するメッキ液により半導体チップ
１内の配線が腐食されるなど、信頼性が著しく低下され
るといった問題があった。
と、その傷口より侵入するメッキ液により半導体チップ
１内の配線が腐食されるなど、信頼性が著しく低下され
るといった問題があった。
【００１８】
【発明が解決しようとする課題】上記したように、従来
においては、インナリードの押し付けにより電極パッド
が損傷される可能性があり、安定したメッキ接合が行え
ないなどの問題があった。
においては、インナリードの押し付けにより電極パッド
が損傷される可能性があり、安定したメッキ接合が行え
ないなどの問題があった。
【００１９】そこで、この発明は、リード端子による電
極の損傷を防止でき、安定したメッキ接合を行うことが
可能な半導体装置およびその製造方法を提供することを
目的としている。
極の損傷を防止でき、安定したメッキ接合を行うことが
可能な半導体装置およびその製造方法を提供することを
目的としている。
【００２０】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、導電性材料か
らなるリードフレームと、このリードフレームのリード
端子が接続される電極が設けられた半導体チップと、こ
の半導体チップの前記電極上に形成され、前記リード端
子の接触による損傷から前記電極部分を保護する導電性
材料からなる保護層と、この保護層を介して接触され
た、前記半導体チップの電極および前記リードフレーム
のリード端子を金属メッキにより電気的に接続する接続
部とから構成されている。
めに、この発明の半導体装置にあっては、導電性材料か
らなるリードフレームと、このリードフレームのリード
端子が接続される電極が設けられた半導体チップと、こ
の半導体チップの前記電極上に形成され、前記リード端
子の接触による損傷から前記電極部分を保護する導電性
材料からなる保護層と、この保護層を介して接触され
た、前記半導体チップの電極および前記リードフレーム
のリード端子を金属メッキにより電気的に接続する接続
部とから構成されている。
【００２１】また、この発明の半導体装置の製造方法に
あっては、リードフレームのリード端子と半導体チップ
の電極とを金属メッキにより電気的に接続してなる場合
において、前記半導体チップの電極上に、前記リード端
子の接触による損傷から前記電極部分を保護する導電性
材料からなる保護層を形成し、この保護層を介して、前
記半導体チップの電極と前記リードフレームのリード端
子の先端とを電気的に導通が得られる状態に接触させ、
しかる後、両者を電解メッキ溶液中に浸させて、前記半
導体チップの電極と前記リードフレームのリード端子と
を電気的に接続する金属メッキ層を形成するようになっ
ている。
あっては、リードフレームのリード端子と半導体チップ
の電極とを金属メッキにより電気的に接続してなる場合
において、前記半導体チップの電極上に、前記リード端
子の接触による損傷から前記電極部分を保護する導電性
材料からなる保護層を形成し、この保護層を介して、前
記半導体チップの電極と前記リードフレームのリード端
子の先端とを電気的に導通が得られる状態に接触させ、
しかる後、両者を電解メッキ溶液中に浸させて、前記半
導体チップの電極と前記リードフレームのリード端子と
を電気的に接続する金属メッキ層を形成するようになっ
ている。
【００２２】
【作用】この発明は、上記した手段により、電極とリー
ド端子とが直に接触されることなく、両者を接続できる
ようになるため、リード端子により電極が傷つけられる
のを防止することが可能となるものである。
ド端子とが直に接触されることなく、両者を接続できる
ようになるため、リード端子により電極が傷つけられる
のを防止することが可能となるものである。
【００２３】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。
照して説明する。
【００２４】図１は、本発明にかかる半導体装置の要部
の構成を概略的に示すものである。
の構成を概略的に示すものである。
【００２５】すなわち、この半導体装置は、たとえば半
導体チップ１１の主面上に設けられた電極パッド１２
と、リードフレーム（図示していない）のインナリード
１３とが、導電性材料であるペースト状の金属などによ
り形成される保護層１４を介して、ニッケル（Ｎｉ）な
どからなる金属メッキ層１５によって電気的に接続され
た構成とされている。
導体チップ１１の主面上に設けられた電極パッド１２
と、リードフレーム（図示していない）のインナリード
１３とが、導電性材料であるペースト状の金属などによ
り形成される保護層１４を介して、ニッケル（Ｎｉ）な
どからなる金属メッキ層１５によって電気的に接続され
た構成とされている。
【００２６】電極パッド１２は、たとえばアルミニウム
（Ａｌ）とシリコン（Ｓｉ）とからなる合金またはアル
ミニウムとシリコンと銅（Ｃｕ）とからなる合金により
形成される金属層１２ａを有し、半導体チップ１１の主
面上の全周囲において、一定の間隔を有して一列に配列
されている。
（Ａｌ）とシリコン（Ｓｉ）とからなる合金またはアル
ミニウムとシリコンと銅（Ｃｕ）とからなる合金により
形成される金属層１２ａを有し、半導体チップ１１の主
面上の全周囲において、一定の間隔を有して一列に配列
されている。
【００２７】また、上記電極パッド１２の形成部位を除
く、半導体チップ１１の主面上は、シリコン酸化膜など
の絶縁性の表面保護膜１６により覆われている。
く、半導体チップ１１の主面上は、シリコン酸化膜など
の絶縁性の表面保護膜１６により覆われている。
【００２８】インナリード１３は、たとえば金属薄板を
フォトエッチングまたはスタンピング加工することによ
り製造されるリードフレームの一部（リード端子）であ
り、ある程度の厚みと剛性とを有している。
フォトエッチングまたはスタンピング加工することによ
り製造されるリードフレームの一部（リード端子）であ
り、ある程度の厚みと剛性とを有している。
【００２９】上記保護層１４は、電極パッド１２の金属
層１２ａを覆うようにして、たとえばインナリード１３
のＺ方向（電極パッド１２との距離）のばらつきを緩和
し得る５〜３０μｍの高さを有して形成される。
層１２ａを覆うようにして、たとえばインナリード１３
のＺ方向（電極パッド１２との距離）のばらつきを緩和
し得る５〜３０μｍの高さを有して形成される。
【００３０】この保護層１４は、たとえばペースト状の
金属を滴下、または半田バンプに用いられる電解メッキ
法などにより形成される。
金属を滴下、または半田バンプに用いられる電解メッキ
法などにより形成される。
【００３１】保護層１４としては、適当な硬さとメッキ
液に対する耐蝕性を有する導電性材料ならば良く、たと
えば導電性樹脂や金属ワイヤをバンプ状に成形したもの
などを用いることもできる。
液に対する耐蝕性を有する導電性材料ならば良く、たと
えば導電性樹脂や金属ワイヤをバンプ状に成形したもの
などを用いることもできる。
【００３２】なお、上記半導体チップ１１は、電極パッ
ド１２とインナリード１３との位置合わせが行われた状
態において、たとえばエポキシ系の接着剤層（厚さが約
９０μｍ）を介してリードフレームの所定箇所に貼着さ
れるようになっている。
ド１２とインナリード１３との位置合わせが行われた状
態において、たとえばエポキシ系の接着剤層（厚さが約
９０μｍ）を介してリードフレームの所定箇所に貼着さ
れるようになっている。
【００３３】この場合、電極パッド１２とインナリード
１３との間には、保護層１４が介在するため、位置合わ
せの際にインナリード１３の先端が移動されても、電極
パッド１２の金属層１２ａなどが損傷されることはな
い。
１３との間には、保護層１４が介在するため、位置合わ
せの際にインナリード１３の先端が移動されても、電極
パッド１２の金属層１２ａなどが損傷されることはな
い。
【００３４】すなわち、インナリード１３の先端部の各
端面がそれぞれの電極パッド１２に対応するように位置
合わせされ、リードフレームへの半導体チップ１１の貼
着が行われる。
端面がそれぞれの電極パッド１２に対応するように位置
合わせされ、リードフレームへの半導体チップ１１の貼
着が行われる。
【００３５】しかる後、インナリード１３の先端部が、
図示していない押し下げ用治具により押圧されて折り曲
げられることによって保護層１４に押し付けられ、上記
インナリード１３と電極パッド１２との電気的導通が図
られる。
図示していない押し下げ用治具により押圧されて折り曲
げられることによって保護層１４に押し付けられ、上記
インナリード１３と電極パッド１２との電気的導通が図
られる。
【００３６】そして、この電気的導通が図られたインナ
リード１３と電極パッド１２との接続部位に対して、上
記した金属メッキ層１５の形成が行われる。
リード１３と電極パッド１２との接続部位に対して、上
記した金属メッキ層１５の形成が行われる。
【００３７】金属メッキ層１５の形成は、インナリード
１３の先端部の各端面がそれぞれの電極パッド１２上の
保護層１４に押し付けられた状態において、この半導体
チップ１１の貼着されたリードフレームがメッキ用電極
（図示していない）とともに、たとえばニッケル・メッ
キ浴に浸される。
１３の先端部の各端面がそれぞれの電極パッド１２上の
保護層１４に押し付けられた状態において、この半導体
チップ１１の貼着されたリードフレームがメッキ用電極
（図示していない）とともに、たとえばニッケル・メッ
キ浴に浸される。
【００３８】そして、上記メッキ用電極が陽極またはア
ノード、図示していないリードフレームが陰極またはカ
ソードとなるように所定の直流電圧が印加されることに
より、周知の電解メッキが行われ、インナリード１３と
電極パッド１２との間に成長する金属メッキ層１５によ
り両者が電気的に接続されることになる。
ノード、図示していないリードフレームが陰極またはカ
ソードとなるように所定の直流電圧が印加されることに
より、周知の電解メッキが行われ、インナリード１３と
電極パッド１２との間に成長する金属メッキ層１５によ
り両者が電気的に接続されることになる。
【００３９】このとき、電極パッド１２のインナリード
１３による損傷を招くことがないため、信頼性の高い接
合が可能、つまり半導体チップ１１内にメッキ液が侵入
して内部が浸食されるといった不具合を回避できる。
１３による損傷を招くことがないため、信頼性の高い接
合が可能、つまり半導体チップ１１内にメッキ液が侵入
して内部が浸食されるといった不具合を回避できる。
【００４０】なお、金属メッキ層１５の形成について
は、たとえば特願平２−１４１６８４号に開示されてい
るため、ここでの詳細な説明は割愛する。
は、たとえば特願平２−１４１６８４号に開示されてい
るため、ここでの詳細な説明は割愛する。
【００４１】上記したように、電極パッドとインナリー
ドの先端とが直に接触されることなく、両者を接続でき
るようにしている。
ドの先端とが直に接触されることなく、両者を接続でき
るようにしている。
【００４２】すなわち、電極パッドの表面上に保護層を
形成し、この保護層を介して電極パッドとインナリード
とを接続するようにしている。これにより、電極パッド
とインナリードとは、間に保護層を介して接続されるこ
とになるため、インナリードの押し付けにより電極パッ
ドが傷つけられるのを防止することが可能となる。した
がって、メッキ液により半導体チップ内の配線などが腐
食されたりすることなく、高い信頼性をもって接合を行
い得るものである。
形成し、この保護層を介して電極パッドとインナリード
とを接続するようにしている。これにより、電極パッド
とインナリードとは、間に保護層を介して接続されるこ
とになるため、インナリードの押し付けにより電極パッ
ドが傷つけられるのを防止することが可能となる。した
がって、メッキ液により半導体チップ内の配線などが腐
食されたりすることなく、高い信頼性をもって接合を行
い得るものである。
【００４３】しかも、半田バンプや金バンプなどに比し
て、工程的にも制作が容易で、コスト的にも安価に形成
し得るものであり、かつ接合時の物理的な負荷により半
導体チップなどがダメージを受けるようなこともない。
て、工程的にも制作が容易で、コスト的にも安価に形成
し得るものであり、かつ接合時の物理的な負荷により半
導体チップなどがダメージを受けるようなこともない。
【００４４】なお、上記実施例においては、保護層１４
の厚さを５〜３０μｍとした場合について説明したが、
これに限らず、たとえば図２に示すように、半導体チッ
プ１１とリードフレームとを貼着する接着剤層（図示し
ていない）の厚さに合わせ、その厚さを約９０μｍとす
るようにしても良い。
の厚さを５〜３０μｍとした場合について説明したが、
これに限らず、たとえば図２に示すように、半導体チッ
プ１１とリードフレームとを貼着する接着剤層（図示し
ていない）の厚さに合わせ、その厚さを約９０μｍとす
るようにしても良い。
【００４５】この場合、インナリード１３と電極パッド
１２との間に厚さ９０μｍの保護層１４が存在するた
め、インナリード１３を電極パッド１２に対してフラッ
トな状態で接続することが可能となる。
１２との間に厚さ９０μｍの保護層１４が存在するた
め、インナリード１３を電極パッド１２に対してフラッ
トな状態で接続することが可能となる。
【００４６】したがって、この場合においても、均一な
金属メッキ層を安定に形成できるとともに、接触させる
際の押し付けが不要となるなど、電極パッド１２がイン
ナリード１３の端面により損傷されるのを防止し得る。
金属メッキ層を安定に形成できるとともに、接触させる
際の押し付けが不要となるなど、電極パッド１２がイン
ナリード１３の端面により損傷されるのを防止し得る。
【００４７】また、金属薄板により形成されるリードフ
レームに限らず、たとえばＴＡＢ（Ｔａｐｅ Ａｕｔｏ
ｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式のリードフレームに
も適用できる。
レームに限らず、たとえばＴＡＢ（Ｔａｐｅ Ａｕｔｏ
ｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式のリードフレームに
も適用できる。
【００４８】さらに、アルミニウム上にチタンおよびニ
ッケルを設けてなる電極パッドにも適用し得る。
ッケルを設けてなる電極パッドにも適用し得る。
【００４９】その他、この発明の要旨を変えない範囲に
おいて、種々変形実施可能なことは勿論である。
おいて、種々変形実施可能なことは勿論である。
【００５０】
【発明の効果】以上、詳述したようにこの発明によれ
ば、リード端子による電極の損傷を防止でき、安定した
メッキ接合を行うことが可能な半導体装置およびその製
造方法を提供できる。
ば、リード端子による電極の損傷を防止でき、安定した
メッキ接合を行うことが可能な半導体装置およびその製
造方法を提供できる。
【図１】この発明の一実施例にかかる構成の要部を示す
断面図。
断面図。
【図２】この発明の他の実施例にかかる構成の要部を示
す断面図。
す断面図。
【図３】従来技術とその問題点を説明するために示す電
極パッドの断面図。
極パッドの断面図。
【図４】同じく、インナリードと電極パッドとを接触さ
せた状態でのメッキ接合を示す断面図。
せた状態でのメッキ接合を示す断面図。
１１…半導体チップ、１２…電極パッド、１２ａ…金属
層、１３…インナリード、１４…保護層、１５…金属メ
ッキ層。
層、１３…インナリード、１４…保護層、１５…金属メ
ッキ層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 工藤 好正 大分県大分市大字松岡3500番地 株式会 社東芝大分工場内 (72)発明者 大瀧 浩子 東京都台東区台東一丁目５番１号 凸版 印刷株式会社内 (72)発明者 塚本 健人 東京都台東区台東一丁目５番１号 凸版 印刷株式会社内 (72)発明者 土岐 荘太郎 東京都台東区台東一丁目５番１号 凸版 印刷株式会社内 (56)参考文献 特開 平５−198617（ＪＰ，Ａ) 特開 平５−243338（ＪＰ，Ａ) 特開 平５−190594（ＪＰ，Ａ) 特開 平５−175408（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 C25D 7/00 C25D 13/00
Claims (2)
- 【請求項１】 導電性材料からなるリードフレームと、 このリードフレームのリード端子が接続される電極が設
けられた半導体チップと、 この半導体チップの前記電極上に形成され、前記リード
端子の接触による損傷から前記電極部分を保護する導電
性材料からなる保護層と、 この保護層を介して接触された、前記半導体チップの電
極および前記リードフレームのリード端子を金属メッキ
により電気的に接続する接続部とを具備したことを特徴
とする半導体装置。 - 【請求項２】 リードフレームのリード端子と半導体チ
ップの電極とを金属メッキにより電気的に接続してなる
半導体装置の製造方法において、 前記半導体チップの電極上に、前記リード端子の接触に
よる損傷から前記電極部分を保護する導電性材料からな
る保護層を形成し、 この保護層を介して、前記半導体チップの電極と前記リ
ードフレームのリード端子の先端とを電気的に導通が得
られる状態に接触させ、 しかる後、両者を電解メッキ溶液中に浸させて、前記半
導体チップの電極と前記リードフレームのリード端子と
を電気的に接続する金属メッキ層を形成するようにした
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23464993A JP3199925B2 (ja) | 1993-09-21 | 1993-09-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23464993A JP3199925B2 (ja) | 1993-09-21 | 1993-09-21 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794550A JPH0794550A (ja) | 1995-04-07 |
| JP3199925B2 true JP3199925B2 (ja) | 2001-08-20 |
Family
ID=16974335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23464993A Expired - Fee Related JP3199925B2 (ja) | 1993-09-21 | 1993-09-21 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3199925B2 (ja) |
-
1993
- 1993-09-21 JP JP23464993A patent/JP3199925B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0794550A (ja) | 1995-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0459493B1 (en) | A semiconductor device comprising a TAB tape and its manufacturing method | |
| TW200537627A (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| JP3398609B2 (ja) | 半導体装置 | |
| JPH11219420A (ja) | Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法 | |
| EP0506112A1 (en) | Method of bonding TAB inner lead and bonding tool | |
| TWI335627B (en) | Microelectronic assemblies having compliancy | |
| US7030496B2 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
| TW200404344A (en) | Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same | |
| JPH0378230A (ja) | 集積回路装置用バンプ電極の製造方法 | |
| US8368211B2 (en) | Solderable top metalization and passivation for source mounted package | |
| JPS59139636A (ja) | ボンデイング方法 | |
| JPH081770B2 (ja) | 電気接点構造 | |
| JP3199925B2 (ja) | 半導体装置およびその製造方法 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JPH0590465A (ja) | 半導体装置 | |
| JP3397181B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JP3199923B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11121509A (ja) | 強誘電体メモリチップの電気的導通構造、およびこれを有する半導体装置、ならびにこの半導体装置の製造方法 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JP2521693B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH03191527A (ja) | 半導体素子の電極構造 | |
| JP3311376B2 (ja) | バンプ形成方法 | |
| JPS6344991Y2 (ja) | ||
| JPH0436115Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |