JPS6326733A - パイプライン式命令実行制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、書換え可能制御メモリをもつパイプライン式
データ処理システムのパイプライン式命令実行制御装置
に関するものである。

従来の技術 従来のパイプライン式命令実行制御装置としては、例え
ば特開昭５８−２０３５５４号公報に示されている。

第２図はこの従来のパイプライン式命令実行制御装置の
構成を示すものである。１は主メモリで一部の領域には
低機能型命令と低機能型命令の列を実行する高機能型命
令とを組合せたプログラムを置く。２は命令制御部であ
り、３はＩＲ（命令レジスタ）である。４はタイプ判別
部であり、主メモリ１から取出される命令が高機能型命
令であるか低機能型命令であるかを判別する。５は、高
機能型命令を実現する、低機能型命令と同じ形式かつ同
一機能をもつ命令列を格納する第１制御記憶、６はマイ
クロシーケンサ、７はＩＲ，ｓは低機能型命令を実現す
るためのマイクロ命令列からなるマイクロプログラムが
格納されている第２制御記憶である。９はマイクロシー
ケンサ、１０はＣＤＲ（コントロールレジスタ）でアル
。１１はレジスタ部、１２は命令実行部である。

以上のように構成された従来のパイプライン式命令実行
制御装置においては、以下の動作を行なう。

命令制御部２は、主メモリ１より命令を取出し、工Ｒ３
へ入力し、その出力をタイプ判別部４に入力する。タイ
プ判別部４はその命令が高機能命令か低機能命令かを命
令の特定フィールドを参照して判別する。低機能命令の
場合この命令をＩＲ７にラッチする。低機能型命令の所
定のフィールドの内容が第２制御記憶８に格納されてい
るマイクロプログラムの指定アドレスとして与えること
によりマイクロ命令が読出される。このマイクロ命令は
ＣＤＲ１０にラッチされレジスタ部１１や命令実行部１
２に転送され命令実行が行なわれる。

なお、１つの低機能型命令の実現に複数のマイクロ命令
が必要な場合、マイクロシーケンサにより次のマイクロ
命令の格納アドレスを第２制御記憶に対し指定する。

一方、ＩＲ３の命令が高機能型命令の場合、この命令を
第１制御記憶５に入力する。第１制御記憶６には高機能
型命令を実現する低機能型命令列格納されている。高機
能型命令の所定フィールドの内容が第１制御記憶５に格
納されている低機能型命令列の指定アドレスとして与え
られ低機能型命令が読出される。この低機能型命令はＩ
Ｒｙにラッチされ、以後の動作は前述の低機能型命令の
実行と同様である。

発明が解決しようとする問題点 しかしながら上記のような構成では、高機能型命令の処
理の間に別の命令が組み合わされたようなプログラムを
実行するとき、高機能型命令を低機能型命令になおし、
すべて低機能型命令の形にしてＩＲ３に加える必要があ
り、このためその実行はＩＲ７、第２制御記憶８、マイ
クロシーケンサ９、ＣＤＲ１０のみ使用することとなり
、第１制御記憶５、マイクロシーケンサ６は、ハードウ
ェアとして有効に使用できないという問題点を有してい
た。

本発明ばかがる点に鑑み、データ処理システムのもつ資
源を効率よく利用し、柔軟に高性能高機能化できるパイ
プライン式命令実行制御装置を提供することを目的とす
る。

問題点を解決するための手段 本発明は、複数のパイプライン段よりなるデータ処理シ
ステムの制御装置で、パイプライン段ごとに前段のパイ
プライン段からのデータ七入力しラッチする第１の入力
レジスタと、上記第１の入力レジスタの内容から制御情
報を読出す第１の制御メモリと、外部よりデータを書込
むことができ語長が上記パイプライン段の最長の語長を
有する書換え可能制御メモリと、上記書換え可能制御メ
モリの書込み・読出しのアドレスを格納するアドレスレ
ジスタと、上記第１の制御メモリの出力をラッチすると
ともに上記書換え可能制御メモリから上記アドレスレジ
スタにより示されるアドレスの読出しデータをラッチす
る第２の入力レジスタと、上記第２の入力レジスタのデ
ータがどのパイプライン段の命令であるかをデータの特
定領域により判定し結果を出力する最長語長パイプライ
ン段の第２の制御メモリとを備え、上記第２の制御メモ
リの判定結果が示すパイプライン段の入力レジスタに上
記第２の入力レジスタのデータを入力し、このパイプラ
イン段で入力された命令の処理が終了すると上記アドレ
スレジスタの内容が更新されるパイプライン式命令実行
制御装置である。

作　　用 本発明は前記した構成により、書換え可能制御メモリに
格納された各レベルの命令をアドレスレジスタに従って
読出し、それがどのレベルの命令かにより、該当するレ
ベルの制御メモリへ命令を入力し、以降通常のパイプラ
イン式に解釈実行されてゆき、そのパイプライン段での
終了情報によりアドレスレジスタが更新され、以後前記
の繰返しにより書換え可能制御メモリ上の各パイプライ
ン段の命令列の実行が行なわれる。以上の実現手段によ
り、既にもつ制御メモリ内の命令列の使用を可能とし、
既在のハードウェア資源を有効に利用し、高機能な処理
を書換え可能制御メモリ上の命令列で容易に実現できる
。

実施例 第１図は本発明の実施例におけるパイプライン式命令実
行制御装置の構成図を示すものである。

第１図において、１１はレジスタ部、１２は命令実行部
、１３はシステムバスであり、マイクロ命令の実行で用
いられる。１４はＩＲ（命令レジスタ）で外部からのコ
マンドをラッチする。１５はｌＲ１４の内容を解釈し、
マイクロプログラムの先頭アドレスを出力するＭＡ（マ
ツピングアレイ）である。１６はｌＲ１４の内容に従っ
てＭＡ１５から順次出力させるマイクロシーケンサであ
シ、一連のシーケンスの最後で終了信号を出力する。

１７はＭＡ１５の出力をラッチするＣＭＡＲ（コントロ
ールメモリアドレスレジスタ）である。

１８はＣＭＡＲ１７の内容によってアクセスされ、マイ
クロプログラムが格納されているＣＲＯＭ（コニｙトｏ
−ルＲＯＭ）で６る。１９　ハＣＭＡＲ１７の内容に従
ってＣＲＯＭ１ｇから順次出力させるマイクロシーケン
サであり、一連のシーケンスの最後で終了信号を出力す
る。２０はＣＲＯＭ１８から読出されたマイクロ命令ノ
をラッチするＭＩＲ（マイクロ命令レジスタ）である。

２１はＣＲＡＭ（コン）　ｏ　−ｋ　ＲＡ　Ｍ　）　テ
ある。２２ｉＣＲＡＭ２１の書込み及び読出しを行なう
アドレスを指示するＡＲ（アドレスレジスタ）であり、
１加算機能とレジスタ部１１と同様にマイクロ命令によ
り内容の変更を行なう。２３はＭＩＲ２０の特定のフィ
ールドをデコードしＭＩＲ２０に格納されている命令が
ｌＲ１４で用いられるものか、ＣＭＡＲ１７で用いられ
るものか、あるいはＭＩＲ２０で用いられるものかを判
別し結果を出力するデコーダである。２４はデコーダ２
３のＭＩＲ２０に格納されている命令がＭＩＲ２０で用
いられるものという結果をラッチするフリップフロップ
である。

２５．２６もフリップフロップ２３と同様のＣＭＡＲ１
７で用いられる命令と示すフリップフロップであシ、ま
たｌＲ１４で用いられる命令と示すフリップフロップで
ある。ｌＲ１４，ＣＭＡＲ１７゜ＭＩ　Ｒ２０の夫々は
、フリップフロップ２６　、２５　。

２４のオン状態にＭＩＲ２０から命令をラッチする。フ
リップフロップ２４．２５．２６は１イｌＲ２Ｏが更新
されるごとにラッチされる。

以上のように構成された本実施例のパイプライン式命令
実行制御装置について、以下その動作を説明する。

通常外部から入力されるコマンドはｌＲ１４にラッチさ
れる。ｌＲ１４にランチされた命令が、ＭＡ１５で解釈
し、ＣＲＯＭ１ｓに格納されているマイクロプログラム
ブロックの先頭アドレスを出力する。ｌＲ１４の内容に
従ってマイクロシーケンサ１６が順次ＭＡ１ｓからマイ
クロプログラムブロックの先頭アドレスを出力していく
。こｎによって、入力されたコマンドにより１つあるい
は複数のマイクロプログラムブロックの先頭アドレスが
ＭＡｌｓから出力される。次に、ＭＡ１５から出力され
るマイクロプログラムブロック先頭アドレスをＣＭＡＲ
１７にラッチする。ＣＭＡＲ１７にランチされたアドレ
スによってＣＲＯＭ１８は格納データを読出す。またＣ
ＭＡＲ１７の内容によりマイクロシーケンサ１９により
ｊ！屓次ＣＲＯＭ１８よりマイクロプログラムが読出さ
れる。ＣＲＯＭ１８の出力するマイクロ命令をＭ　Ｉ　
Ｒ２０でラッチし、レジスタ部１１や命令実行部１２に
おいてマイクロ命令を実行する。順次ＣＲＯＭ１ａより
出力されるマイクロ命令をＭＩＲ２０にラッチし、マイ
クロプログラムを実行していく。

次にＭＩＲ２０にラッチしたマイクロ命令により、ＣＲ
ＡＭ２１に格納されている命令の実行が指定されるとデ
コーダ２３でデコードしフリップフロップ２４にラッチ
し、以降ＭＩＲ２０はＣＲＡＭ２１から命令を入力する
。ＣＲＡＭ２１から入力した命令をデコーダ２３により
、ｌＲ１４，ＣＭＡＲ１７、ＭＩＲ２０のどのレベルの
命令かを判定する。命令がＩＲｌ　４のレベルの命令で
ある場合、フリップフロップ２６がオン状態となり、Ｍ
ＩＲ２Ｑの内容をｌＲ１４へ入力する。以降の動作は通
常のコマンド実行の場合と同様であるが、マイクロシー
ケンサ１６の逐次制御の最終にコマンドの終了信号を出
力する。この信号と７リツプ７０ツブ２６の論理積をと
った信号により、ＡＲ２２の内容を１加算する。これに
よりＣＲＡＭ２１上の次の命令をＡＲ２２が指示し、Ｍ
　Ｉ　Ｒ２０へ命令が入力される。

次に、Ｍ　Ｉ　Ｒ２０に入力されている命令がＣＭＡ　
Ｒ１７のレベルの命令である場合、７リツプ７０ツブ２
６がオン状態となシ、ＭＩＲ２０の内容をＣＭＡＲ１７
へ入力する。以降の動作は通常の命令実行と同様である
が、マイクロシーケンサ１９の逐次制御の最後に命令の
終了信号を出力する。

この信号と７リツプフロツプ２５の論理積をとった信号
により、ＡＲ２２の内容を１加算する。これによりＣＲ
ＡＭ２１上の次の命令をＡＲ２２が指示し、ＭＩ　Ｒ２
０へ命令が入力される。

次に、ＭＩＲ２ｏに入力された命令がＭＩＲ２０のレベ
ルの命令である場合その命令を通常のマイクロ命令と同
様に実行し、またデコーダ２３によりデコードした結果
をフリップフロップ２４にラッチする。マシンサイクル
と７リツプフロツプ２４゜の論理積をとった信号により
ＡＲ２２を１加算する。これによりＣＲＡＭ２１上の次
の命令をＡＲ２２が指示し、ＭＩＲ２０へ命令が入力さ
れる。

以上のように本実施例によれば、書換え可能制御メモリ
をもち、格納されている命令列の各命令が、パイプライ
ン式命令実行の対応するレベルへ入力し実行できること
により、現在もつＭＡ１５やＣＲＯＭ１ｓの内容を利用
でき、柔軟で高性能高機能な処理の実現を可能としてい
る。また、コマンドにより動作するデータ処理システム
で、書換え可能制御記憶上に、コマンドとマイクロ命令
を混在してもつことができるため、コマンドだけでは、
単一処理しかできなかったが、マイクロ命令の利用で、
連続処理が可能となりコマンドによる処理の制限をなく
すことができる。

発明の詳細 な説明したように、本発明によれば、柔軟で高性能高機
能な処理を実現することができ、その実用的効果は大き
い。

【図面の簡単な説明】

第１図は本発明における一実施例のパイプライン式命令
実行制御装置の構成図、第２図は従来の演算処理装置の
構成図である。 １１・・・・・・レジスタ部、１２・・・・・・命令実
行部、１３・・・・・・システムバス、１４・・・・・
・命令レジスタ、１５・・・・・・マツピングアレイ、
１７・・・・・・コントロールメモリアドレスレジスタ
、１８・・・・・・コントロールＲＯＭ、２０・・・・
・・マイクロ命令レジスタ、２１・・・・・・コントロ
ールＲＡＭ、２２・・・・・・アドレスレジスタ、２３
・・・・・・デコーダ、２４，２５．２６・・・・・・
フリップフロップ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名築　
１　図 第２図

Claims (2)

【特許請求の範囲】
1. （１）外部から入力されるコマンドあるいは命令を処理
   するために順次に接続された複数のパイプライン段より
   成るパイプラインを有するデータ処理システムお制御装
   置で、上記パイプライン段ごとに前段のパイプラインか
   らのデータを入力しラッチする第１の入力レジスタと、
   上記第１の入力レジスタの内容から制御情報を読出す第
   １の制御メモリと、外部よりデータを書込むことができ
   語長が上記パイプライン段の最長の語長を有する書換え
   可能制御メモリと、上記書換え可能制御メモリの書込み
   ・読出しのアドレスを格納するアドレスレジスタと、上
   記第１の制御メモリの出力をラッチするとともに上記書
   換え可能制御メモリから上記アドレスレジスタにより示
   されるアドレスの読出しデータをラッチする第２の入力
   レジスタと、上記第２の入力レジスタのデータがどのパ
   イプライン段の命令であるかをデータの特定領域により
   判定し結果を出力する最長語長パイプライン段の第２の
   制御メモリとを備え、上記第２の制御メモリの判定結果
   が示すパイプライン段の入力レジスタに上記第２の入力
   レジスタのデータを入力しこのパイプライン段での処理
   が終了すると上記アドレスレジスタの内容が更新される
   ことを特徴とするパイプライン式命令実行制御装置。
2. （２）第１の入力レジスタと第１の制御メモリが、入力
   レジスタと制御メモリを組として、複数の組よりなる階
   層構造を有している特許請求の範囲第１項記載のパイプ
   ライン式命令実行制御装置。