JPS63266867A

JPS63266867A - 固体撮像装置

Info

Publication number: JPS63266867A
Application number: JP62099733A
Authority: JP
Inventors: Shigeo Nakamura; 重雄中村; Toshio Miyazawa; 敏夫宮沢; Masayuki Hikiba; 正行引場
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-04-24
Filing date: 1987-04-24
Publication date: 1988-11-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、固体撮像装置に関するものである。

〔従来の技術〕

半導体装積回路装置として、水平読出（ＴＳＬ：Ｔｒａ
ｎｓｖｅｒｓａｌ　Ｓｉｇｎａｌ　Ｌｉｎｅ）方式のＭ
ＯＳ型固体撮像装置が知られている。この固体撮像装置
の受光部の固体撮像素子は、水平スイッチＭＯ８型電界
効果トランジスタ（以下ＭＯ８と称す）、垂直ス素子）
の夫々を直列に接続して構成されている。

水平スイッチＭＯ８は、列方向に延在する水平走査線を
介在させ、水平走査用シフトレジスタ部（水平走査回路
）で制御される。垂直スイッチＭＯ８は、水平走査線と
交差する行方向に延在する垂直走査線を介在させ、垂直
走査用シフトレジスタ部（垂直走査回路）で制御される
。水平スイッチＭＯ８のドレイン領域には、垂直走査線
と同一行方向に延在する出力信号線が接続されている。

出力信号線は、出力回路（続出回路）、水平帰線期間リ
セット部の夫々に接続されている。水平帰線期間リセッ
ト部は、水平帰線期間内に出力信号線に蓄えられた偽信
号をリセットするように構成されている。また出力信号
線は水平走査期間内にホトダイオードの読み出し毎に高
速にリセットされている。つまり、このＴＳＬ方式の固
体撮像装置は、スミアを低減して高画質を得ることがで
きる特徴がある。

一方、従来、各列共通に設けられている水平スインチＭ
Ｏ８に代えて、前述のように、ＴＳＬ方式の固体撮像装
置は、セル（画素）毎にそれに比べて小さな水平スイッ
チＭＯ８を設けている。この固体撮像装置は、水平スイ
ッチＭＯ８のスイッチング時に発生するスパイク雑音の
ばらつきによる固定雑音を低減できる特徴がある。

なお、ＴＳＬ方式の固体撮像装置については、例えば、
映像情報（１）、１９８６年５月号、Ｐ１９〜ｐ２４に
記載されている。

〔発明が解決しようとする問題点〕

本発明の目的は、寄生効果の小さい固体撮像装置を提供
することにある。

本発明の他の目的は、製造工程数を少なくできる固体撮
像装置を提供することにある。

本発明の他の目的は、高集積度が可能な固体撮像装置を
提供することにある。

本発明の他の目的は、フォトマスクの使用枚数を減らす
ことのできる固体撮像装置を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち、代表的なもの第１
図、第３図、第５図の概要を簡単に説明すれば、下記の
とおりである。

フォトダイオードＰＤからの光電変換信号出力を出力回
路ＯＵＴに引き出すための出力信号線Ｈ８２は第２ＡＱ
ＭＡＱ２で形成される。

〔作用〕

上述した手段によれば、出力信号線Ｈ８と多結晶ＳｉＭ
Ｐ−８ｉで形成された走査線ＶＬとの間には２つの層間
絶縁層ＩＡ、ＩＢがあるので、両者の間の寄生容量が低
減され、走査信号ＶＬによる雑音が微小な光電変換信号
に静電誘導により重畳される程度を小さくできる。

以下、本発明の構成について、ＴＳＬ方式のＭＯＳ型固
体撮像装置に本発明を適用した一実施例とともに説明す
る。

なお、実施例を説明するための全回において、同−機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。

〔実施例〕

本発明の実施例であるＴＳＬ方式の固体撮像装置を第１
図（概略構成図）及び第２図（等価回路図）で示す。

第１図に示すように、ＴＳＬ方式の固体撮像装置（固体
撮像チップ）ＣＨＩは、中央部にセル（画素）を行列状
に複数配置したフォトダイオードアレイＡＲＲが構成さ
れている。

フォトダイオードアレイＡＲＲは、受光部ＳＡとオプチ
カルブラック部ＯＢとで構成されている。

受光部ＳＡは、光学レンズを通して入射された光信号を
電荷に変換して蓄積できるように構成されている。オプ
チカルブラック部ＯＢは、暗電流成分によるノイズを補
正するための基準値（光学的黒レベル）を形成するよう
に構成されている。

フォトダイオードアレイＡＲＲの右側の周辺には、水平
帰線期間リセット部ＲＥＳ、インタレース走査制御部Ｉ
ＮＴ、垂直走査用シフトレジスタ７一部（垂直走査用回路）Ｖｒｅｇが設けられている。下側
周辺には、水平走査用シフトレジスタ部（水平走査用回
路）Ｈｒｅｇ、左側には、出力回路（読出回路）ＯＵＴ
が設けられている。

第２図に示すように、前記フォトダイオードアレイＡＲ
Ｒの受光部ＳＡは、垂直走査線ＶＬＩ。

ＶＬ２．−・・、水平走査線ＨＬＩ、ＨＬ２．−・・、
出力信号線Ｈ８Ｉ、Ｈ８２，・・・の夫々の交差部に配
置されている。垂直走査線ＶＬは、行方向に延在し、列
方向に複数本配置されている。水平走査線ＨＬは、列方
向に延在し、行方向に複数本配置されている。出力信号
線Ｈ８は、垂直走査線ＶＬと同一の行方向に延在し、列
方向に複数本配置されている。

前記画素は、フォトダイオードＰＤの光電変換出力をア
クセス（呼び出す）するための水平スイッチＭＯＳ　Ｑ
　ｈ及び垂直スイッチＭＯ８Ｑｖ（Ｑｖｌ、Ｑｖ２）、
光電変換素子（フォトダイオード）ＰＤ（ＰＤＩ、ＰＤ
２）で構成されている。水平スイッチＭＯ８Ｑｈの一方
の半導体領域と垂直スイッチＭ　ＯＳ　Ｑ　ｖの他方の
半導体領域は接続されており、両者は直列に接続されて
いる。光電変換素子ＰＤＩは、垂直スイッチＭ　ＯＳ　
Ｑ　ｖ　１の他方の半導体領域に接続され、光電変換素
子ＰＤ２は、垂直スイッチＭ　ＯＳ　Ｑ　ｖ　２の一方
の半導体領域に接続されている。

列方向に配置された複数の固体撮像素子の水平スイッチ
ＭＯ８Ｑｈのゲート電極は、１本の水平走査線ＨＬに接
続されている。水平走査線ＨＬは、水平走査用シフトレ
ジスタ部Ｈｒｅｇに接続されている。水平走査用シフト
レジスタ部Ｈｒｅｇは、入力信号Ｈｊｎ及びクロック信
号φｈ工、φｈ２によって、行方向に配置される複数の
水平走査線ＨＬを順次走査し、行方向の画素を選択する
ように構成されている。

行方向に配置された複数の画素の垂直スイッチＭ　ＯＳ
　Ｑ　ｖのゲート電極は、１本の垂直走査線ＶＬに接続
されている。垂直走査線ＶＬの一端は、インタレース走
査制御部ＩＮＴを介在させて垂直走査用シフトレジスタ
部Ｖｒｅｇに接続されている。

垂直走査用シフトレジスタ部Ｖ　ｒｅｇは、入力信号ｖ
ｉｎ及びクロック信号φＶ工、φｖ２によって、列方向
に配置される複数の垂直走査線ＶＬを順次走査するため
の選択信号Ｒ１，Ｒ２，・・・をインタレース走査制御
部ＩＮＴに出力するように構成されている。

インタレース走査制御部ＩＮＴは、フィールド選択信号
Ｆｅ又はＦＯでスイッチＭ　ＯＳ　Ｑ　Ｆ　ｅ又はＱＦ
ｏを制御し、選択信号Ｒを伝達する駆動用ＭＯ８Ｑｄを
選択するように構成されている。駆動用ＭＯ８Ｑｄは、
ゲート電極と一方の半導体領域（垂直走査線ＶＬ）との
間に昇圧コンデンサが設けられている。駆動用ＭＯ８Ｑ
ｄの他方の半導体領域には、垂直走査信号φ３又はφ４
が印加されている。つまり、垂直走査信号φ３又はφ４
は、選択信号Ｒに基づき、駆動用ＭＯ８Ｑｄによって垂
直走査線ＶＬに印加される。駆動用ＭＯ８Ｑｄは、前記
昇圧コンデンサによって、しきい値電圧に相当する電圧
降下を生じることなく、垂直走査信号φ３又はφ、を垂
直走査線ＶＬに印加することができる。

このインタレース走査制御部ＩＮＴは、２行間時続出が
行えるように構成されている。すなわち、まず、インタ
レース走査制御部ＩＮＴは、フィールド選択信号Ｆによ
って、隣接する奇数フィールドの２行の垂直走査線ＶＬ
（例えば、ＶＬＩとＶＢ２、ＶＢ３とＶＢ４）を選択す
る。次に、インタレース走査制御部ＩＮＴは、他のフィ
ールド選択信号Ｆによって、２行の垂直走査線ＶＬの組
合せを変え（例えば、ＶＢ２とＶＢ３、ＶＢ４とＶＢ５
）て選択するように構成されている。

垂直走査線ＶＬの他端は、出力回路ＯＵＴの出力制御用
Ｍ　ＯＳ　Ｑ　Ｓ　ｙ　ｅ　＋　Ｑ　Ｓ　ｃ　ｙ　＋　
Ｑ　Ｓ　ｗ　ｔ　Ｑ　Ｓｇのゲート電極に接続されてい
る。出力制御用ＭＯ８Ｏ８は、出力信号線Ｈ８の一端と
出力回路ＯＵＴの各色毎の出力線Ｓ　Ｙ　ｅ　＋　Ｓ　
Ｃｙ　＋　Ｓ　Ｗ　＋　Ｓ　Ｇとを接続するように構成
されている。

出力信号線Ｈ８は、行方向に配置された複数の固体撮像
素子の水平スイッチＭＯ８Ｑｈの他方の半導体領域（ド
レイン領域）に接続されている。出力信号線Ｈ８の他端
は、水平帰線期間リセット部ＲＥＳのリセット用Ｍ　Ｏ
Ｓ　Ｑ　ｒを介在させて、リセット用出力線Ｖｒに接続
されている。リセット用Ｍ　ＯＳ　Ｑ　ｒのゲート電極
は、リセット信号線ＲＰに接続され制御されている。水
平帰線期間リセット部ＲＥＳは、水平走査期間内に蓄え
られた偽信号をリセットするように構成されている。

次に、ＴＳＬ方式の固体撮像素子ＣＨＩの具体的なデバ
イス構造について、第３図乃至第６図を用いて説明する
。第３図は、受光部ＳＡの固体撮像素子を示す要部平面
図、第４図は、オプチカルブラック部ＯＢの固体撮像素
子を示す要部平面図である。第５図は、第３図の■−■
切断線で切った断面図、第６図は、第３図のＶＩ−ＶＩ
切断線で切った断面図である。

第３図乃至第６図に示すように、受光部ＳＡ、オプチカ
ルブラック部ＯＢの夫々の画素は、基本的には同一構造
で構成されている。

受光部ＳＡ、オプチカルブラック部ＯＢの夫々の固体撮
像素子は、半導体基板ＳＵＢに設けられたウェル領域Ｗ
ＥＬＬの主面に形成され、素子間分離絶縁膜ＬＯＧにそ
の周囲を規定されている。

半導体基板ＳＵＢは、単結晶シリコンからなるＮ型で構
成されている。ウェル領域ＷＥＬＬは、Ｐ型で構成され
ており、主に、ＮチャネルＭＯ８ＦＥＴを形成する。

素子間分離絶縁膜（フィールド酸化膜）ＬＯＧは、ウェ
ル領域ＷＥＬＬの主面を選択的に熱酸化して形成した酸
化シリコン膜で構成されている。

素子間分離絶縁膜ＬＯＧは、第３図及び第４図に示すよ
うに、画素形成領域をＵ字形状で構成している。詳述す
れば、素子間分離絶縁膜ＬＯＧは、水平、垂直スイッチ
ＭＯ８Ｑｈ、Ｑｖ形成領域の面積は小さく、フォトダイ
オードＰＤ形成領域の面積は大きくなるように、Ｕ字形
状で構成する。

フィールド酸化膜ＬＯＧで囲まれた領域内で、多結晶Ｓ
ｉ層Ｐ−８ｉが無い部分に高濃度Ｎ型層（Ｎ３）が形成
され、その領域を突き抜けるようにＰ−８ｉが形成され
た場合、そこにＭＯＳＦＥＴが形成される。

１２一画素の水平スイッチＭＯ８Ｑｈは、第３図乃至第６図、
及び第７図（所定の製造工程における要部平面図）に示
すように、主に、ウェル領域ＷＥＬＬ、ゲート絶縁膜、
ゲート電極、ソース領域又はドレイン領域である一対の
Ｎ′″型半導体領域（Ｎ゛）で構成されている。

ゲート絶縁膜は、基板の上表面を酸化して形成した３０
０〜１０００人程度の薄い酸化シリコン膜で形成する。

ゲート電極は、ゲート電極材料例えば多結晶シリコン膜
（半導体膜）Ｐ−８ｉで形成する。多結晶シリコン膜Ｐ
−８ｉは、例えば、３０００〜４０００［人］程度の膜
厚で形成する。また、ゲート電極は、高融点金属（Ｍｏ
、Ｔｉ、Ｔａ、Ｗ）膜若しくは高融点金属シリサイド（
ＭｏＳｉ２．ＴｉＳｉ２．Ｔａ５ｉｚ＋ＷＳｉ２）膜、
或は多結晶シリコン膜とそれらとの複合膜で形成しても
よい。

半導体領域Ｎ’は、ゲート電極（正確にはその下のゲー
ト絶縁膜又は多結晶Ｓｉ層Ｐ−８ｉ選択除去用のフォト
レジスト膜）をマスクとしたイオン打込みで基板ＳＵＢ
の主面部にＮ型不純物を導入し、これに引き伸し拡散を
施して形成する。

前記水平スイッチＭＯ８Ｑｈのドレイン領域である半導
体領域Ｎ＋は、ウェル領域ＷＥＬＬよりも高不純物濃度
のＰ°型半導体領域（Ｐ゛）の主面部に構成されている
。半導体領域Ｐ＋は、水平スイッチＭＯ８Ｑｈのチャネ
ル形成領域まで拡散されている。

この半導体領域Ｐ＋は、水平スイッチＭＯ８Ｑｈのしき
い値電圧を上昇するように構成されている。

つまり、半導体領域Ｐ＋は、ブルーミングを生じるよう
な電子が光電変換素子ＰＤ側から出力信号線Ｈ８に移動
することを低減するように構成されている。

垂直スイッチＭ　ＯＳ　Ｑ　ｖ　１は、水平スイッチＭ
Ｏ８Ｑｈと実質的に同様に、主に、ウェル領域ＷＥＬＬ
、ゲート絶縁膜、ゲート電極、ソース領域又はドレイン
領域である一対の半導体領域Ｎ“で構成されている。

垂直スイッチＭ　ＯＳ　Ｑ　ｖ　２は、水平スイッチＭ
Ｏ８Ｑｈと実質的に同様に、主に、ウェル領域ＷＥＬＬ
、ゲート絶縁膜、ゲート電極、ソース領域又はドレイン
領域である一対の半導体領域Ｎ＋で構成されている。

垂直スイッチＭ　ＯＳ　Ｑ　ｖ　１、Ｑｖ２の夫々のグ
ー１〜電極は、水平スイッチＭＯ８Ｑｈのゲート電極と
同一製造工程で形成されている。垂直スイッチＭ　ＯＳ
　Ｑ　ｖ　１、Ｑｖ２の夫々のゲート電極は、フォトダ
イオード形成領域（或は受光部）の中央部を行方向に横
切るように延在し、かつ、一体に構成されている。さら
に、垂直スイッチＭ、　ＯＳ　Ｑｖｌ、Ｑｖ２の夫々の
ゲート電極は、行方向に延在する垂直走査線ＶＬと一体
に構成されている。

垂直スイッチＭＯ８Ｑｖｌの一方の半導体領域Ｎ１は、
水平スイッチＭＯ８Ｑｈの一方の半導体領域Ｎ＋と一体
に構成（共有）されている。垂直スイッチＭ　ＯＳ　Ｑ
　ｖ　１の他方の半導体領域Ｎ４は、垂直スイッチＭ　
ＯＳ　Ｑ　ｖ　２の他方の半導体領域Ｎ＋と一体に構成
（共有）されている。

光電変換素子ＰＤＩは、垂直スイッチＭ、　ＯＳ　Ｑｖ
ｌの他方の半導体領域Ｎ＋又は垂直スイッチＭ○５Ｑｖ
２の他方の半導体領域Ｎ４とウェル領域ＷＥＬＬとのＰ
Ｎ接合部で構成される。光電変換素子ＰＤ２は、垂直ス
イッチＭ　ＯＳ　Ｑ　ｖ　２の一方の半導体領域Ｎ＋と
ウェル領域ＷＥＬＬとのＰＮ接合部で構成される。

水平走査線ＨＬは、第８図（所定の製造工程における要
部平面図）に詳細に示すように、行方向に配置された固
体撮像素子形成領域間（素子間分離絶縁膜ＬＯＧ）上に
、列方向に延在するように構成されている。水平走査線
ＨＬは、前述の多結晶シリコン膜Ｐ−８ｉよりも上層の
導電層、例えば第１層目のアルミニウム膜ＡＬＬで構成
されている。アルミニウム膜ＡＬＬは、例えば５０００
［人］程度の膜厚で形成されている。アルミニウム膜Ａ
Ｌ１は、水平スイッチＭＯ８Ｑｈ等を覆う層間絶縁膜（
例えば、ＰＳＧ膜）ＩＡ上に設けられている。

水平走査線ＨＬは、前記層間絶縁膜ＩＡに形成された接
続孔Ｃ２を通して、水平スイッチＭＯ８Ｑｈのゲート電
極（多結晶シリコン膜Ｐ−Ｓｉ）に接続されている。

水平スイッチＭＯ８Ｑｈのドレイン領域である半導体領
域Ｎ＋には、接続孔Ｃ１を通して、中間導電層Ｍ　Ｌ　
１又はＭＬ２が接続されている。本実施例の固体撮像装
置ＣＨＩは、カラー用素子（又はモノクロ用素子であっ
てもよい）で構成されており、中間導電層ＭＬＩは、黄
Ｙｅ、白Ｗの夫々のカラーフィルタが設けられる固体撮
像索子に設けられ、中間導電層Ｍ　Ｌ　２は、シアンＣ
ｙ、緑Ｇの夫々のカラーフィルタが設けられる固体撮像
素子に設けられている。中間導電層ＭＬ］、ＭＬ２の夫
々は、水平走査線ＨＬと同一導電層で形成されている。

中間導電層ＭＬＩは、水平スイッチＭＯ８Ｑｈの半導体
領域Ｎ゛と実質的にその上層に延在する奇数番目の出力
信号線Ｈ８Ｉ、Ｈ８３，・・・とを接続するように構成
されている。中間導電層ＭＬＩは、１つのねらいとして
、前記接続の際の段差形状を低減し、接続の信頼性を向
」ニするように構成されている。中間導電層ＭＬ２は、
水平スイッチＭＯ８Ｑｈの半導体領域Ｎ゛とその領域と
異なる領域の上層に延在する偶数番目の出力信号線Ｈ８
２，Ｈ８４，・・・とを接続するように構成されている
。中間導電層ＭＬ２は、１つのねらいとして、前記接続
の信頼性を向上すると共に、異なる領域の半導体領域Ｎ
゛と出力信号線Ｈ８とを接続するように構成されている
。

前記中間導電層ＭＬＩには、列方向に配置された固体撮
像素子間（素子間分離絶縁膜ＬＯＧ）上に行方向に延在
する奇数番目の出力信号線Ｈ８Ｉ。

Ｈ８３，・・・が接続されている。出力信号線Ｈ８は、
前述のアルミニウムＡＬＬよりも上層の導電層、例えば
第２層目のアルミニウム膜ＡＬ２で構成されている。ア
ルミニウム膜ＡＬ２は、例えば８０００〜９０００［人
コ程度の膜厚で形成する。アルミニウム膜ＡＬ２は、ア
ルミニウム膜ＡＬＬを覆う層間絶縁膜（例えば、ＰＳＧ
膜）ＩＢ上に設けられている。出力信号線Ｈ８は、前記
層間絶縁膜ＩＢに形成された接続孔Ｃ３を通して、中間
導電層ＭＬＩに接続されている。

中間導電層ＭＬ２には、第３図及び第４図に示すように
、列方向に配置された固体撮像素子の略中央部に、垂直
走査線ＶＬの上部にそれと重ね合わされて行方向に延在
する出力信号線Ｈ８２，Ｈ８４、・・・が接続されてい
る。出力信号線Ｈ８は、例えば第２層目のアルミニウム
膜ＡＬ２で構成されている。出力信号線Ｈ８は、接続孔
Ｃ３を通して中間導電層ＭＬ２に接続されている。受光
部ＳＡの出力信号線Ｈ８２，Ｈ８４，・・・は、光電変
換素子（光電変換領域）ＰＤの開口面積を可能な限り大
きく形成できるように、前述のように、垂直走査線ＶＬ
と出力信号線Ｈ８２，Ｈ８４，・・・とを重ね合わせて
いる。

オプチカルブラック部ＯＢ領域には、第４図のＡＱ層、
ＳＦで示すように、領域全体に遮光膜が形成され、例え
ば、第５図、第６図の層間絶縁膜（例えば、ＰＳＧ膜）
ＩＣ上に遮光膜ＳＦが設けられる。遮光膜ＳＦは、導電
膜で形成されており、垂直走査線ＶＬ、水平走査線ＨＬ
、出力信号線Ｈ８及び中間導電層ＭＬと共に多層配線構
造を構成する。この遮光膜ＳＦは、多層配線構造の最上
層の導電膜節３ＡｎＪｌＡＱ３で形成され、交流接地さ
れる。

以上の説明に関し、ＡＱ層の主だった使い分けを要約す
ると次のとおりである。

■　縦方向に延在する水平走査線ＨＬを第１ＡΩ層Ａｆ
ｌｌで形成する。

■　横方向に延在する出力信号ｆｉＨ８を第２八〇層Ａ
Ｑ２で形成する。

■　ＭＯＳトランジスタＱｈの出力電極（Ｎ”拡散層）
と出力信号線Ｈ８間の接続のために第１ＡＱＪＩＡρ１
で形成された中間導電層ＭＬを利用する。

このような使い分けにより下記のような効果がもたらさ
れる。

まず、前述したように垂直走査線ＶＬと出力信号線Ｈ８
とは開口率を上げるために同一平面上に重なるようにパ
ターニング（第３図）されているが、両者の間には２つ
の層間絶縁膜ＩＡ、ＩＢが存在する（第５図）ので、両
者間の寄生容量は小さくなり走査線ＶＬの駆動パルスが
出力線Ｈ８に静電誘感される程度が小さくされる。仮に
、この出力線Ｈ８を第１ＡＱ層Ａｆｌｌで形成した場合
。

走査線ＶＬとの間には１つの層間絶縁膜ＩＡＬか存在し
ないので、例えばＩＡとＩＢの膜厚が等しいとしたなら
ば、本実施例の構成によれば静電ノイズが半減される。

層間絶縁膜ＩＡ及びＩＢの膜厚は、例えばＩＡ＝５００
０人、Ｉ　Ｂ　＝８０００人と後者の方を厚く形成した
方が好ましい。

また、本実施例では垂直スイッチＦＥＴＱｈのゲート電
極Ｐ−８ｉと水平走査線ＨＬとの接続穴Ｃ２と同じ平面
を重なるように層間絶＃ｎ々ＩＢを介して出力信号線Ｈ
８を形成しているので集積度を高めることができる。仮
に、信号出力線Ｈ８を第１Ａｆ１層で形成し、水平走査
線を第２ＡＱ層で形成したとすれば、この接続穴Ｃ２は
出力信号線Ｈ８に対し余裕をもってずらす必要があるこ
とから１本実施例の構成によれば集積度の向上がはかれ
るだけでなく、撮像デバイスとして重要な開口率（透光
面積比率）の向上がはかれる。

なお、本実施例のデバイスの主要製造工程を簡単に説明
しておく。

（１）基板ＳＵＢの表面酸化。

（２）Ｐ型つェル形成用の写真処理。

（３）ボロンのイオン打込み（ＷＥＬＬ形成用）。

（４）フィールド酸化膜ＬＯＧ形成用Ｓｉ３Ｎ４膜のデ
ポジション及びその写真処理。

（５）選択酸化（ＬＯＧ形成）。

（６）Ｐ”層の形成。

（７）表面酸化によるゲート酸化膜形成。

（８）多結晶Ｓｉのデポジション及びその写真処理・（９）リンのイオン打込み（Ｎ’層形成）。

（１０）層間絶縁膜ＩＡのデポジション。

（１１）接続（コンタクト）穴形成のための絶縁層ＩＡ
の写真処理（Ｃ２，Ｃ１）。

（１２）第１ＡＱ層Ａｆｌｌの蒸着及びその写真処理。

（１３）　Ｍ開維縁膜ＩＢのデポジション。

（１４）接続穴形成のための絶縁層ＩＢの写真処理（Ｃ
３）。

（１５）第２ＡｌｌＡＭ２の蒸着及びその写真処理。

（１６）絶縁層ＩＣのデポジション。

（１７）第３Ａｆｆ層と第２Ａｆｉ層の接続列１コンタ
クト穴形成のための絶縁層ＩＣの写真処理。

（１８）第３Ａｌｌ１層ＡＱ３（遮光用、ボンディング
・パッド用）の蒸着及びその写真処理。

（１９）以下、カラーフィルター形成プロセス等説明を
省略する。

〔発明の効果〕

本発明の実施例によれば下記の効果力１もたらされる。

走査線ＶＬと出力線Ｈ８間には２つの絶縁層ＩＡ、ＩＢ
が介在するので静電ノイズカス低減される。

スイッチ用ＦＥＴＱｈのゲート電極ｐ−’Ｓｉと水平走
査線ＨＬとの接続穴Ｃ２と同じ平面を重なるように層間
絶縁ＩＪＩＢを介して出力（ｄ傍線ＨＳを形成している
ので集積度及び開口率を高めることができる。

【図面の簡単な説明】

第１図は、本発明の実施例であるＴＳＬ方式の固体撮像
装置を示す概略構成図、第２図は、前記第１図に示す固体撮像装置の等価回路図
、第３図は、受光部の固体撮像素子を示す要部平面図、第４図は、オプチカルブラック部の固体撮像素子を示す
要部平面図、第５図は、第３図の■−■切断線で切った断面図、第６図は、第３図のＶＩ−Ｖｌ切断線で切った断面図、第７図は、前記固体撮像装置のＮ゛層を形成した段階の
要部平面図、第８図は、前記固体撮像装置の第１ＡＱＭＡｆ１１を形
成した段階の要部平面図である。ＣＨＩ・・・固体撮像装置（固体撮像チップ）、ＡＲＲ
・・・フォトダイオードアレイ、ＳＡ・・・受光部、Ｏ
Ｂ・・・オプチカルブラック部、ＲＥＳ・・・水平帰線
期間リセット部、ＩＮＴ・・・インタレース走査制御部
、Ｖｒｅｇ・・・垂直走査用シフトレジスタ部、Ｈｒｅ
ｇ・・・水平走査用シフトレジスタ部、ＯＵＴ・・・出
力回路、−２４＝ＶＬ・・・垂直走査線、ＨＬ・・・水平走査線、Ｈ８・
・・出力信号線、Ｑｈ・・・水平スイッチＭＯ８，Ｑｖ
・・・垂直スイッチＭＯ８，ＰＤ・・・光電変換素子、
Ｍ　Ｌ・・・中間導電層、ＳＦ・・・遮光膜。

Claims

【特許請求の範囲】１、フォトダイオード（ＰＤ）及び該ダイオードの光電
変換出力をアクセスするための絶縁ゲート型電界効果ト
ランジスタ（ＱＶ）を含む単位画素を複数個配列した固
体撮像装置であって、上記トランジスタのゲート電極に
走査信号を印加するための走査信号配線（ＶＬ）として
の役割を持つ第１の配線層（Ｐ−Ｓｉ）と、該第１の配
線層上に形成された第１の層間絶縁膜（ＩＡ）と、該第
１の層間絶縁膜上に形成された第２の配線層（Ａｌ１）
と、該第２の配線層上に形成された第２の層間絶縁膜（
ＩＢ）と、該第２の層間絶縁膜上に形成され上記フォト
ダイオード（ＰＤ）からの上記光電変換出力を上記トラ
ンジスタ（Ｑｖ）を介して読み出すための出力配線（Ｈ
Ｓ）としての役割を持つ第３の配線層（Ａｌ２）とを具
備して成り、上記走査信号配線（ＶＬ）と出力配線（Ｈ
Ｓ）とを上記第１及び第２の層間絶縁膜（ＩＡ、ＩＢ）
を介して重ねたことを特徴とする固体撮像装置。２、上記第２の配線層（Ａｌ１）は上記光電変換出力を
上記トランジスタ（Ｑｖ）と共にアクセスする別の絶縁
ゲート型電界効果トランジスタ（Ｑｈ）のゲート電極に
駆動を印加する配線（ＨＬ）として利用されることを特
徴とする特許請求の範囲第１項記載の固体撮像装置。３、フォトダイオード（ＰＤ）及び該フォトダイオード
の光電変換出力をアクセスするための絶縁ゲート型電界
効果トランジスタ（Ｑｈ）を含む単位画素を複数個配列
した固体撮像装置であって、上記トランジスタのゲート
電極を形成する第１の導体層（Ｐ−Ｓｉ）と、該第１の
導体層上に形成された第１の層間絶縁膜（ＩＡ）と、上
記画素のそれぞれに対応して上記第１の層間絶縁膜中に
形成されたコンタクト穴（Ｃ２）と、上記第１の層間絶
縁膜（ＩＡ）上に形成され、上記コンタクト穴（Ｃ２）
を通じて上記トランジスタのゲート電極に電気的に接続
される走査信号配線（ＨＬ）を形成する第２の導体層（
Ａｌ１）と、該第２の導体層（Ａｌ１）上に形成された
第２の層間絶縁膜（ＩＢ）と、該第２の層間絶縁膜（Ｉ
Ｂ）上に形成され、上記光電変換出力を読み出すための
出力配線（ＨＳ）を形成する第３の導体層（Ａｌ２）と
を具備して成り、上記出力配線（ＨＳ）を上記第２の層
間絶縁膜（ＩＢ）を介して上記コンタクト穴（Ｃ２）に
重ねて形成したことを特徴とする固体撮像装置。