JPS63265226A - 光変調装置 - Google Patents
光変調装置Info
- Publication number
- JPS63265226A JPS63265226A JP10047387A JP10047387A JPS63265226A JP S63265226 A JPS63265226 A JP S63265226A JP 10047387 A JP10047387 A JP 10047387A JP 10047387 A JP10047387 A JP 10047387A JP S63265226 A JPS63265226 A JP S63265226A
- Authority
- JP
- Japan
- Prior art keywords
- sbe
- gradation
- cell
- code
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title abstract description 5
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 239000011159 matrix material Substances 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 4
- 238000002310 reflectometry Methods 0.000 abstract 4
- 210000004027 cell Anatomy 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 3
- 210000004899 c-terminal region Anatomy 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 241001517013 Calidris pugnax Species 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、階調制御回路を有するＳＢＥセルによる光変
調装置に関する。
調装置に関する。
本発明は、ＳＢＥセルをパルス巾変調で階調表示する場
合に、階調を決める階調データをＳＢＥセルの反射率特
性に合わせて最適な階調表示特性を得るようにコード変
換をした光変調装置である。
合に、階調を決める階調データをＳＢＥセルの反射率特
性に合わせて最適な階調表示特性を得るようにコード変
換をした光変調装置である。
従来から捩れ角を１８０°〜３６０°とし、複屈折効果
を利用するいわゆるＳＢＥ型液晶光変調装置は知られて
いる。（特開昭６０−１０７０２０号、米国特許法第４
．６３４．２２９号公報） しかしながら、ドツトマトリクス状に配列したＳＢＢセ
ルを、パルス巾変調により駆動し、かつ階調表示特性を
ＳＢＥセルの反射率特性に合わせた光変調装置の階調制
御回路は従来の技術においては見られなかった。
を利用するいわゆるＳＢＥ型液晶光変調装置は知られて
いる。（特開昭６０−１０７０２０号、米国特許法第４
．６３４．２２９号公報） しかしながら、ドツトマトリクス状に配列したＳＢＢセ
ルを、パルス巾変調により駆動し、かつ階調表示特性を
ＳＢＥセルの反射率特性に合わせた光変調装置の階調制
御回路は従来の技術においては見られなかった。
本発明は、ドツトマトリクス状に配列したＳＢＥセルを
ＳＢＥセルの反射率特性に合わせた最適な階調表示特性
を得るための光変調装置の階調制御回路を得ようとする
ものである。
ＳＢＥセルの反射率特性に合わせた最適な階調表示特性
を得るための光変調装置の階調制御回路を得ようとする
ものである。
パルス巾変調による階調表示において、ドツトマトリク
ス状に配列されたＳＢ、Ｅセルの反射率特性に合わせて
、最適な階調表示特性を示すように階調データをコード
変換する。
ス状に配列されたＳＢ、Ｅセルの反射率特性に合わせて
、最適な階調表示特性を示すように階調データをコード
変換する。
第１図に、本発明による光変調装置の階調制御回路の実
施例を示す。
施例を示す。
第１図は、水平ドツト、数Ｘ、垂直ド７ト数ｙのｘｘｙ
ドツトのマトリクス状に配列した５ＵＰＥＲＴＷＩＳＴ
ＥＤ ＢＩＲＥ ＦＲＩＮＧＥＮＣＥ ＥＦＦＥＣＴセ
ル（以下ＳＢＥセルと呼ぶ。）を４ビツトの階調データ
でパルス巾変調をして、８段階の階調表示をする例であ
る。
ドツトのマトリクス状に配列した５ＵＰＥＲＴＷＩＳＴ
ＥＤ ＢＩＲＥ ＦＲＩＮＧＥＮＣＥ ＥＦＦＥＣＴセ
ル（以下ＳＢＥセルと呼ぶ。）を４ビツトの階調データ
でパルス巾変調をして、８段階の階調表示をする例であ
る。
４ビツト階調データＤ３〜ＤＯはバイナリ−コードで入
力されるものとする。
力されるものとする。
第５図にみられるようにＳＢＥパネルの反射率対実効電
圧の関係は実効電圧ごとにその時点での反射率の勾配が
異なる。この為このまま実効電圧を変化させて階調表示
をすると均一な階調表示特性が得られない、その為反射
率１００％から０％の間の実効電圧の変化を均一な反射
率変化になるようにする必要がある。第４図は最適な階
調表示特性になる様に８段階のプロットをしたものであ
る。
圧の関係は実効電圧ごとにその時点での反射率の勾配が
異なる。この為このまま実効電圧を変化させて階調表示
をすると均一な階調表示特性が得られない、その為反射
率１００％から０％の間の実効電圧の変化を均一な反射
率変化になるようにする必要がある。第４図は最適な階
調表示特性になる様に８段階のプロットをしたものであ
る。
第１表 コード変換表
後述する階調制御回路３において４ビツトの階調データ
Ｄ３〜ＤＯはｘｘｙドツトマトリクスＳＢＥパネル５の
選択波形のパルス中に変換される。
Ｄ３〜ＤＯはｘｘｙドツトマトリクスＳＢＥパネル５の
選択波形のパルス中に変換される。
第１図の４ビツト階調データ０３〜ＤＯはコード変換回
路９で第４図ＳＢＥパネルの反射率対実効電圧の関係を
もとにコード変換される。
路９で第４図ＳＢＥパネルの反射率対実効電圧の関係を
もとにコード変換される。
第１表に示すように入力コードがＯ）＋ （１６進表示
）ならその出力コードはＯＨ，この点は第４図の反射率
１００％点に相当する。入力コードが１Ｈ〜３■までは
同一の出力コード３Ｈを発生させる。この点は第４図の
反射率１００％から１７７落下した反射率点に相当する
。以下、同様にして入力コードが８Ｈ〜ＦＨでは出力コ
ードはＦＨを発生する。
）ならその出力コードはＯＨ，この点は第４図の反射率
１００％点に相当する。入力コードが１Ｈ〜３■までは
同一の出力コード３Ｈを発生させる。この点は第４図の
反射率１００％から１７７落下した反射率点に相当する
。以下、同様にして入力コードが８Ｈ〜ＦＨでは出力コ
ードはＦＨを発生する。
第３図にコード変換の詳細回路を示す０回路は、Ｐ Ｌ
Ａ （Ｐｒｏｇｒａｎａｂｌｅ Ｌｏｇｉｃ Ａｒｒ
ａｙ）で構成される。
Ａ （Ｐｒｏｇｒａｎａｂｌｅ Ｌｏｇｉｃ Ａｒｒ
ａｙ）で構成される。
黒丸印はＡＮＤ−ＲＯＭｗＩ域の接続点を示す。白丸印
はＯＲ−ＲＯＭ ６Ｎ域のロウレベル接続点を示す、今
、入力コードが５Ｈであると５列目のＡＮＤ−ＲＯＭが
アクティブとなり、ＯＲ−ＲＯＭデータ６Ｈが発生する
。
はＯＲ−ＲＯＭ ６Ｎ域のロウレベル接続点を示す、今
、入力コードが５Ｈであると５列目のＡＮＤ−ＲＯＭが
アクティブとなり、ＯＲ−ＲＯＭデータ６Ｈが発生する
。
第１図のコード変換回路９の変換後の４ビツト階調デー
タＤＢ３〜０８０はシフトクロックＣＰに同期してＸＸ
４ビツトシフトレジスタ１にシフトインされる。
タＤＢ３〜０８０はシフトクロックＣＰに同期してＸＸ
４ビツトシフトレジスタ１にシフトインされる。
ｘＸ３ビットシフトレジスタ１の出力０１はｘ×３ビッ
トに構成されたｘＸ３ビットラッチ２に水平同期信号）
Ｉｓの立下でラッチされる。
トに構成されたｘＸ３ビットラッチ２に水平同期信号）
Ｉｓの立下でラッチされる。
ｘＸ３ビットラッチ２の出力０２は階調制御回路３の入
力信号となる。
力信号となる。
第２図に階調制御回路３の詳細回路を示す。
階１１制御回路３は水平Ｘドツトに対応してＸユニット
の回路から構成される。各ユニットの回路構成は同じで
ある。第１ユニツト１５について説明を行なう。４ビツ
トバイナリカウンク１０のリセント端子Ｒはアクティブ
ハイ動作であり、水平同期信号Ｈｓに接続される。Ｃ端
子はクロック端子であり、立上り動作である。Ｃ端子は
階調制御クロックＣＬＫに接続される。水平同期信号Ｈ
ｓと階調制御クロックＣＬＫの関係は、第５図のタイム
チャートに示す関係にある。すなわち、水平同期信号）
Ｉｓの周期に階調制御クロックＣＬＫは立上りを起点と
して１６発入力される。
の回路から構成される。各ユニットの回路構成は同じで
ある。第１ユニツト１５について説明を行なう。４ビツ
トバイナリカウンク１０のリセント端子Ｒはアクティブ
ハイ動作であり、水平同期信号Ｈｓに接続される。Ｃ端
子はクロック端子であり、立上り動作である。Ｃ端子は
階調制御クロックＣＬＫに接続される。水平同期信号Ｈ
ｓと階調制御クロックＣＬＫの関係は、第５図のタイム
チャートに示す関係にある。すなわち、水平同期信号）
Ｉｓの周期に階調制御クロックＣＬＫは立上りを起点と
して１６発入力される。
第２図の４ビツトバイナリカウンタ１０は水平同期信号
Ｈｓのハイレベルでクリアされ、その後の階！ ＩＪ
ｍクロンクＣＬＫの立上りでバイナリカウント動作を行
なう、 ＱＡ、ＱＢ、口Ｃ，Ｑ［ｌは４ビツトバイナリ
カウンタ１０の２°’８’＋２”、２３の各出力信号で
ある。−数回路１１は４ビツトバイナリカウンタ１０の
ＱＡ、ＱＢ、ＱＣ，ＱＤの各出力信号とＡＩ、Ｂｌ、Ｃ
１，Ｄｌの各信号の一致を調べる回路である。
Ｈｓのハイレベルでクリアされ、その後の階！ ＩＪ
ｍクロンクＣＬＫの立上りでバイナリカウント動作を行
なう、 ＱＡ、ＱＢ、口Ｃ，Ｑ［ｌは４ビツトバイナリ
カウンタ１０の２°’８’＋２”、２３の各出力信号で
ある。−数回路１１は４ビツトバイナリカウンタ１０の
ＱＡ、ＱＢ、ＱＣ，ＱＤの各出力信号とＡＩ、Ｂｌ、Ｃ
１，Ｄｌの各信号の一致を調べる回路である。
Ａ１．Ｂ１．ＣＩ、ＤＩ信号はｘＸ４ビットラッチ２の
２ｏ。
２ｏ。
２’、２”、２３の各出力信号である。
４ビツトバイナリカウンタ１０の出力信号ＱＡ、ＱＢ。
ＱＣ，口りとｘＸ４ビットラッチ２の出力信号＾１．Ｂ
ｌ。
ｌ。
Ｃ１，ＤＩ信号が同じになると一敗出力信号１２がロウ
レベルになる。−数比力信号１２はナントゲート１３を
通してＤタイプフリップフロップ１４のデレ一端子りを
ハイレベルにする。Ｄタイプフリップフロップ１４のク
ロック端子Ｃには階調制御クロックＣＬＫが接続されて
いるので、階ｔＡＮ１１ｍクロックＣＬＫの立下りでＤ
タイプフリップフロップ１４の出力である１段目の出力
信号ａ１をロウレベルにする。
レベルになる。−数比力信号１２はナントゲート１３を
通してＤタイプフリップフロップ１４のデレ一端子りを
ハイレベルにする。Ｄタイプフリップフロップ１４のク
ロック端子Ｃには階調制御クロックＣＬＫが接続されて
いるので、階ｔＡＮ１１ｍクロックＣＬＫの立下りでＤ
タイプフリップフロップ１４の出力である１段目の出力
信号ａ１をロウレベルにする。
１段目の出力信号ａ１はナントゲート１３の入力に接続
されているので一致出力信号１２のレベルがハイレベル
に戻ってもロウレベルを維持する。この後、水平同期信
号Ｈｓが来ると、Ｄタイプフリップフロツブ１４はクリ
アされ１段目の出力信号ａｌはハイレベルに復帰する。
されているので一致出力信号１２のレベルがハイレベル
に戻ってもロウレベルを維持する。この後、水平同期信
号Ｈｓが来ると、Ｄタイプフリップフロツブ１４はクリ
アされ１段目の出力信号ａｌはハイレベルに復帰する。
又、同時に４ビツトバイナリカウンタ１０をリセットす
る。１段目の出力信号ａ１がハイレベルの期間は、第１
図のＸビット信号電極ドライバ４を通して、ｘｘｙドツ
トマトリクスＳＢＥパネル５に選択波形を印加する。
る。１段目の出力信号ａ１がハイレベルの期間は、第１
図のＸビット信号電極ドライバ４を通して、ｘｘｙドツ
トマトリクスＳＢＥパネル５に選択波形を印加する。
前述した動作は：第５図タイムチャートに示しである。
第５図は４ビット階調データが次の場合である。 Ｄ
３＝Ｏ・−・−・・−・・・・・・−ＭＳＢＤ２＝Ｏ ＤＩ＝１ ０・・・・・・・・−・−ロウレベル ト・−・−・・−・−・ハイレベル この時は、ｘＸ４ピッドラフチ２の１段目の出力は
Ｄｌ−Ｏ ｌ−０ Ｂ １＝Ｏ ＡＩ−０ となり、階調制御クロックＣＬＫの０の時点で一致出力
信号１２はハイレベルとなり、６の時点でロウレベルと
なる０階調制御りＵツクＣＬＫの６の立下りで階調制御
回路３の１段目の出力信号ａ１はロウレベルになり、次
の水平同期信号Ｈｓが来るまでこの状態を保持する。
３＝Ｏ・−・−・・−・・・・・・−ＭＳＢＤ２＝Ｏ ＤＩ＝１ ０・・・・・・・・−・−ロウレベル ト・−・−・・−・−・ハイレベル この時は、ｘＸ４ピッドラフチ２の１段目の出力は
Ｄｌ−Ｏ ｌ−０ Ｂ １＝Ｏ ＡＩ−０ となり、階調制御クロックＣＬＫの０の時点で一致出力
信号１２はハイレベルとなり、６の時点でロウレベルと
なる０階調制御りＵツクＣＬＫの６の立下りで階調制御
回路３の１段目の出力信号ａ１はロウレベルになり、次
の水平同期信号Ｈｓが来るまでこの状態を保持する。
第５図タイムチャートの階調制御回路３の１段目の出力
信号ａ１のハイレベル期間（ＯＮ）が選択期間となる。
信号ａ１のハイレベル期間（ＯＮ）が選択期間となる。
階調制御回路３の出力信号ａ１〜ａｘは第１図のＸビッ
ト信号電極ドライバ４を通して、ｘｘｙドツトマトリク
スＳＢＥパネル５の信号電極Ｓ１〜Ｓｘを駆動する。
ト信号電極ドライバ４を通して、ｘｘｙドツトマトリク
スＳＢＥパネル５の信号電極Ｓ１〜Ｓｘを駆動する。
走査側電極Ｃ１〜ｃｙの駆動方法は通常の液晶セル駆動
にみられる電圧平均化法による方法であり、ｙビットシ
フトレジスタ６、ｙピント走査電極ドライバ７により駆
動される。ＦＲＭ信号はフレーム開始を示すフレーム信
号であり、ＤＦは液晶交流反転信号である。
にみられる電圧平均化法による方法であり、ｙビットシ
フトレジスタ６、ｙピント走査電極ドライバ７により駆
動される。ＦＲＭ信号はフレーム開始を示すフレーム信
号であり、ＤＦは液晶交流反転信号である。
電源部８はＸビット信号電極ドライバ４とｙビット走査
電極ドライバ７に印加する選択、非選択電源を発生させ
る。
電極ドライバ７に印加する選択、非選択電源を発生させ
る。
ｘｘｙドツトマトリクスＳＢＥパネル５に印加される駆
動波形を第６図に示す、ＳＢＢパネル間の電圧のＯＮ部
分が第５図タイムチャートのａｌのＯＮ部分に相当する
。
動波形を第６図に示す、ＳＢＢパネル間の電圧のＯＮ部
分が第５図タイムチャートのａｌのＯＮ部分に相当する
。
以上の動作説明より明らかの様に、階調を決める階調デ
ータをＳＢＥセルの反射率特性に合わせるようにコード
変換をして、階調制御回路でパルス巾変調を行なうこと
により、最適な階調表示特性を得ることが可能である。
ータをＳＢＥセルの反射率特性に合わせるようにコード
変換をして、階調制御回路でパルス巾変調を行なうこと
により、最適な階調表示特性を得ることが可能である。
ドントマトリクス状に配列されたＳＢＥパネルをＳＢＥ
セルの反射率特性に合わせて最適な階調表示が可能とな
った為、高い表示品質で、かつ表示情報下の光変調装置
が可能である。また、このＳＢＥセルを電子カーテン、
プリンター用シャッター等のオプティカルシャッターと
して用いる場合には、階調Ｊａ能付きシャッターとする
ことができる。
セルの反射率特性に合わせて最適な階調表示が可能とな
った為、高い表示品質で、かつ表示情報下の光変調装置
が可能である。また、このＳＢＥセルを電子カーテン、
プリンター用シャッター等のオプティカルシャッターと
して用いる場合には、階調Ｊａ能付きシャッターとする
ことができる。
第１図は本発明による光変調Ａ置の実施例を示すブロッ
クダイヤグラム、第２図は階調制御回路３の詳細回路図
、第３図は第１表のコード変換表を回路化した回路図、
第４図はＳＢＥパネルの反射率対実効電圧の関係を示す
特性図、第５図は階調制御回路３のタイムチャート、第
６図はＳＢＥパネルの駆動波形図である。 Ｄ３〜Ｄｏ・・・・４ビット階調データＤＢ３〜ＤＢＯ
・・・変換後の４ビット階調データＣＰ・・・・・シフ
トクロック ＣＬＫ・・・・階調制御りσツク Ｈｓ・・・・・・水平同期信号 ＤＦ・・・・・液晶交流反転信号 ＦＲＭ・・・・フレーム信号 ＶＣＣ・・・・・正のン夜晶電源 ＶＬＣ・・・・・負の液晶電源 ａ・・・・・・バイアス比 以上 ミ 篭 ５ ←Ｗ暮衿ｉ
クダイヤグラム、第２図は階調制御回路３の詳細回路図
、第３図は第１表のコード変換表を回路化した回路図、
第４図はＳＢＥパネルの反射率対実効電圧の関係を示す
特性図、第５図は階調制御回路３のタイムチャート、第
６図はＳＢＥパネルの駆動波形図である。 Ｄ３〜Ｄｏ・・・・４ビット階調データＤＢ３〜ＤＢＯ
・・・変換後の４ビット階調データＣＰ・・・・・シフ
トクロック ＣＬＫ・・・・階調制御りσツク Ｈｓ・・・・・・水平同期信号 ＤＦ・・・・・液晶交流反転信号 ＦＲＭ・・・・フレーム信号 ＶＣＣ・・・・・正のン夜晶電源 ＶＬＣ・・・・・負の液晶電源 ａ・・・・・・バイアス比 以上 ミ 篭 ５ ←Ｗ暮衿ｉ
Claims (1)
- ＳＢＥセルの反射率特性に応じて最適な階調コードを得
るためのコード変換回路と、前記コード変換回路の出力
コードによりＳＢＥセルに印加される選択パルス巾を可
変とし、ＳＢＥセルの反射率をかえられるようにしたパ
ルス巾変調を行なう階調制御回路とを有することを特徴
とする光変調装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10047387A JPS63265226A (ja) | 1987-04-23 | 1987-04-23 | 光変調装置 |
| IT47882/88A IT1219550B (it) | 1987-04-23 | 1988-04-21 | Modulatore elettro-ottico,in particolare dispositivo a cristalli liquidi basato sull' effetto della birifrangenza a supertorsione |
| GB8809416A GB2204174B (en) | 1987-04-23 | 1988-04-21 | Electro-optical modulator |
| FR8805357A FR2614437B1 (fr) | 1987-04-23 | 1988-04-22 | Modulateur electro-optique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10047387A JPS63265226A (ja) | 1987-04-23 | 1987-04-23 | 光変調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63265226A true JPS63265226A (ja) | 1988-11-01 |
Family
ID=14274880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10047387A Pending JPS63265226A (ja) | 1987-04-23 | 1987-04-23 | 光変調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63265226A (ja) |
-
1987
- 1987-04-23 JP JP10047387A patent/JPS63265226A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4779083A (en) | Display control system | |
| US4760387A (en) | Display controller | |
| CA2065229C (en) | Liquid crystal display apparatus and apparatus for driving it | |
| KR19980042327A (ko) | 액정컨트롤러 및 액정표시장치 | |
| US6191765B1 (en) | Multi-tone display device | |
| GB2204174A (en) | Electro-optical modulator | |
| JPH06103431B2 (ja) | デイスプレイコントロ−ラ | |
| CN100578935C (zh) | 脉冲产生电路及利用该脉冲产生电路实现液晶灰度的电路 | |
| US6340964B1 (en) | Driving device and liquid crystal display device | |
| JPH0799466B2 (ja) | ディスプレイコントローラ | |
| JPS63265226A (ja) | 光変調装置 | |
| EP0406900A2 (en) | Driving circuit for liquid crystal display apparatus | |
| JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
| CN100485764C (zh) | 一种液晶灰度的非线性实现电路 | |
| JPS63265227A (ja) | 光変調装置 | |
| JPS6142691A (ja) | 液晶デイスプレイの駆動方法 | |
| JPS63169691A (ja) | 液晶駆動方法 | |
| JPH10161610A (ja) | 液晶表示装置 | |
| JP3292237B2 (ja) | 液晶表示装置 | |
| JPS63265225A (ja) | 光変調装置 | |
| JP2895889B2 (ja) | 表示装置 | |
| JP2628161B2 (ja) | 表示装置 | |
| JPH01280795A (ja) | 薄型表示装置 | |
| JPH0628864Y2 (ja) | 画像表示装置 | |
| JPH0414769B2 (ja) |