JPS6326397B2 - - Google Patents
Info
- Publication number
- JPS6326397B2 JPS6326397B2 JP9411079A JP9411079A JPS6326397B2 JP S6326397 B2 JPS6326397 B2 JP S6326397B2 JP 9411079 A JP9411079 A JP 9411079A JP 9411079 A JP9411079 A JP 9411079A JP S6326397 B2 JPS6326397 B2 JP S6326397B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- cpu
- input
- reset
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 4
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Description
【発明の詳細な説明】
この発明は、マイクロコンピユータに供給する
リセツト信号をプログラム誤動作検知時に再度発
生させるマイクロコンピユータのリセツト信号発
生回路に関する。
リセツト信号をプログラム誤動作検知時に再度発
生させるマイクロコンピユータのリセツト信号発
生回路に関する。
マイクロコンピユータを利用してテレビジヨン
画面（以下TV画面と称する）上に情報を表示す
る装置は、文字多重放送受信装置、テレビジヨン
受像機におけるチヤンネル表示、ビデオゲーム装
置等数多く考えられている。これら、装置の中心
を成すマイクロコンピユータは機能的にCPU、
ROM、RAM、Ｉ／Ｏ等に分離することができ
るが、動作はCPUにリセツト信号が入力されて
から各種動作が進行して行くようになつている。
従来、これら装置におけるリセツト信号の供給方
法は電源オン時におけるイニシヤルリセツト、あ
るいはマニユアル動作によつて行なわれていた。
しかしながら、マイクロコンピユータを利用する
これらの装置では、ノイズ等がデータバスライン
やアドレスバスライン上にのるとデータやアドレ
スの誤読み取りによつてプログラムの誤動作をす
ることがあり、プログラム動作が停止したり、誤
つたルーチンを実行することになる場合がある。
この場合、TV画面上でしべしべ画面が乱れたり
するので、このようなプログラムの誤動作をした
時には自動的に再度リセツト信号を供給して正常
な動作に戻す必要がある。
画面（以下TV画面と称する）上に情報を表示す
る装置は、文字多重放送受信装置、テレビジヨン
受像機におけるチヤンネル表示、ビデオゲーム装
置等数多く考えられている。これら、装置の中心
を成すマイクロコンピユータは機能的にCPU、
ROM、RAM、Ｉ／Ｏ等に分離することができ
るが、動作はCPUにリセツト信号が入力されて
から各種動作が進行して行くようになつている。
従来、これら装置におけるリセツト信号の供給方
法は電源オン時におけるイニシヤルリセツト、あ
るいはマニユアル動作によつて行なわれていた。
しかしながら、マイクロコンピユータを利用する
これらの装置では、ノイズ等がデータバスライン
やアドレスバスライン上にのるとデータやアドレ
スの誤読み取りによつてプログラムの誤動作をす
ることがあり、プログラム動作が停止したり、誤
つたルーチンを実行することになる場合がある。
この場合、TV画面上でしべしべ画面が乱れたり
するので、このようなプログラムの誤動作をした
時には自動的に再度リセツト信号を供給して正常
な動作に戻す必要がある。
この発明の目的はかかる欠点を解消し、プログ
ラムの誤動作時に誤動作を検知し、自動的に再度
リセツト信号をCPUに供給するマイクロコンピ
ユータのリセツト信号発生装置を提供することに
ある。
ラムの誤動作時に誤動作を検知し、自動的に再度
リセツト信号をCPUに供給するマイクロコンピ
ユータのリセツト信号発生装置を提供することに
ある。
以下添付図面を用いて、この発明の一実施例に
ついて詳しく説明する。
ついて詳しく説明する。
第１図はこの発明によるマイクロコンピユータ
のリセツト信号発生装置のブロツク図であり、第
２図は各部で検出される信号の波形である。
のリセツト信号発生装置のブロツク図であり、第
２図は各部で検出される信号の波形である。
ビデオ信号Ｓ０が同期分離回路１に入力され、
複合同期信号Ｓ１、水平同期信号Ｓ２、垂直同期
信号Ｓ３に分離される。水平同期信号Ｓ２はゲー
テツドオツシレータ５に入力し、ゲーテツドオツ
シレータ５は水平同期信号Ｓ２に同期したクロツ
ク信号Ｓ４を発生する。このクロツク信号Ｓ４は
CPU２のクロツク信号入力となると共に、並列
直列変換のシフトレジスタ６のクロツク信号入力
となる。しかして、CPU２によるTV画面の表示
動作は次のようになる。電源オン又はマニユアル
スイツチによりリセツト信号SRが混合回路１０
を経てCPU２に供給されると、CPU２はアドレ
スバスラインAD上に０番地を出し、ROM３に
格納されているデータをアドレス０番地より次々
と読み出してプログラム動作を開始する。ここ
で、プログラムに従つてキーボード１２等により
各種制御が行なわれ、表示用のRAM４にデータ
が記憶される。RAM４に記憶されたデータはビ
デオ信号Ｓ０に同期して次々にデータをデータバ
スラインDT上に出力し、並列直列変換シフトレ
ジスタ６の並列入力となる。この入力データは並
列直列変換シフトレジスタ６においてゲーテツド
オツシレータ５からのクロツク信号Ｓ４に同期し
た形で直列に変換されて混合回路７に入力され、
複合同期信号Ｓ１との和をとりビデオ信号Ｓとな
つてTV画面上に表示される。
複合同期信号Ｓ１、水平同期信号Ｓ２、垂直同期
信号Ｓ３に分離される。水平同期信号Ｓ２はゲー
テツドオツシレータ５に入力し、ゲーテツドオツ
シレータ５は水平同期信号Ｓ２に同期したクロツ
ク信号Ｓ４を発生する。このクロツク信号Ｓ４は
CPU２のクロツク信号入力となると共に、並列
直列変換のシフトレジスタ６のクロツク信号入力
となる。しかして、CPU２によるTV画面の表示
動作は次のようになる。電源オン又はマニユアル
スイツチによりリセツト信号SRが混合回路１０
を経てCPU２に供給されると、CPU２はアドレ
スバスラインAD上に０番地を出し、ROM３に
格納されているデータをアドレス０番地より次々
と読み出してプログラム動作を開始する。ここ
で、プログラムに従つてキーボード１２等により
各種制御が行なわれ、表示用のRAM４にデータ
が記憶される。RAM４に記憶されたデータはビ
デオ信号Ｓ０に同期して次々にデータをデータバ
スラインDT上に出力し、並列直列変換シフトレ
ジスタ６の並列入力となる。この入力データは並
列直列変換シフトレジスタ６においてゲーテツド
オツシレータ５からのクロツク信号Ｓ４に同期し
た形で直列に変換されて混合回路７に入力され、
複合同期信号Ｓ１との和をとりビデオ信号Ｓとな
つてTV画面上に表示される。
次に、このリセツト信号発生回路の動作を説明
する。ところで、カウンタ回路８には垂直同期信
号Ｓ３がクロツク信号として入力されており（第
２図Ａ）、CPU２から出力されるパルスはカウン
タ回路８のリセツト信号Ｓ５となる（第２図Ｂ）。
また、CPU２は垂直同期信号Ｓ３を割込信号と
して利用することによつて、ビデオ信号Ｓ０と同
期した動作を行なつている。しかして、CPU２
が割込信号を検出したならば、CPU２はリセツ
ト信号Ｓ５を出力する（時点t2，t4，t10）。しか
し、データバスラインDT、アドレスバスライン
AD上にノイズがのつてプログラムの誤動作が生
じ、プログラムの停止あるいは誤まつたルーチン
動作を行なつた場合には、CPU２に割込信号が
入力されてもリセツト信号Ｓ５は出力されない。
カウンタ回路８は垂直同期信号Ｓ３の立下り時点
（t1，t3，t5，t7，t9）で計数開始をしており、
CPU２が正常に動作していればリセツト信号Ｓ
５の出力によりカウンタ回路８はリセツト状態と
なる（時点t2，t4，t10）。しかし、上述のような
事由によりリセツト信号Ｓ５が出力されない場
合、カウンタ回路８が垂直同期信号Ｓ３を所定値
（この例では４）までカウントし、その値に達し
た時（時点t3）にパルス発生回路９は「１」レベ
ルのパルス信号Ｓ７を出力する。パルス発生回路
９からのパルス信号Ｓ７は混合回路１０に入力さ
れ、この出力がCPU２のリセツト入力信号Ｓ８
としてCPU２に入力され、CPU２は再びプログ
ラムを読込む動作を開始する。
する。ところで、カウンタ回路８には垂直同期信
号Ｓ３がクロツク信号として入力されており（第
２図Ａ）、CPU２から出力されるパルスはカウン
タ回路８のリセツト信号Ｓ５となる（第２図Ｂ）。
また、CPU２は垂直同期信号Ｓ３を割込信号と
して利用することによつて、ビデオ信号Ｓ０と同
期した動作を行なつている。しかして、CPU２
が割込信号を検出したならば、CPU２はリセツ
ト信号Ｓ５を出力する（時点t2，t4，t10）。しか
し、データバスラインDT、アドレスバスライン
AD上にノイズがのつてプログラムの誤動作が生
じ、プログラムの停止あるいは誤まつたルーチン
動作を行なつた場合には、CPU２に割込信号が
入力されてもリセツト信号Ｓ５は出力されない。
カウンタ回路８は垂直同期信号Ｓ３の立下り時点
（t1，t3，t5，t7，t9）で計数開始をしており、
CPU２が正常に動作していればリセツト信号Ｓ
５の出力によりカウンタ回路８はリセツト状態と
なる（時点t2，t4，t10）。しかし、上述のような
事由によりリセツト信号Ｓ５が出力されない場
合、カウンタ回路８が垂直同期信号Ｓ３を所定値
（この例では４）までカウントし、その値に達し
た時（時点t3）にパルス発生回路９は「１」レベ
ルのパルス信号Ｓ７を出力する。パルス発生回路
９からのパルス信号Ｓ７は混合回路１０に入力さ
れ、この出力がCPU２のリセツト入力信号Ｓ８
としてCPU２に入力され、CPU２は再びプログ
ラムを読込む動作を開始する。
以上述べたように、この発明によればアドレス
バスライン、データバスライン上に生じたノイズ
等によつてプログラムが誤動作をしてもこれがカ
ウンタ回路で監視され、すみやかにプログラムを
読み直し正常なプログラム動作に戻ることができ
る利点を有している。
バスライン、データバスライン上に生じたノイズ
等によつてプログラムが誤動作をしてもこれがカ
ウンタ回路で監視され、すみやかにプログラムを
読み直し正常なプログラム動作に戻ることができ
る利点を有している。
第１図はこの発明によるマイクロコンピユータ
のリセツト信号発生回路の一実施例を示すブロツ
ク図、第２図はその一物動作例を示すタイムチヤ
ートである。 １…同期分離回路、２…CPU、３…ROM、４
…RAM、５…ゲーテツドオツシレータ、６…並
列直列変換シフトレジスタ、７，１０…混合回
路、８…カウンタ回路、９…パルス発生回路。
のリセツト信号発生回路の一実施例を示すブロツ
ク図、第２図はその一物動作例を示すタイムチヤ
ートである。 １…同期分離回路、２…CPU、３…ROM、４
…RAM、５…ゲーテツドオツシレータ、６…並
列直列変換シフトレジスタ、７，１０…混合回
路、８…カウンタ回路、９…パルス発生回路。
Claims (1)
- １ マイクロコンピユータを使用したテレビジヨ
ン画面表示装置において、このTV画面表示装置
のビデオ信号内に含まれている垂直同期信号がク
ロツク信号として入力され、前記マイクロコンピ
ユータのCPUの出力信号がリセツト信号として
入力されるカウンタ回路と、このカウンタ回路が
所定値を計数した時にパルス信号を発生するパル
ス発生回路とを具え、前記パルス信号によつて前
記CPUをリセツトするようにしたことを特徴と
するマイクロコンピユータのリセツト信号発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9411079A JPS5619273A (en) | 1979-07-24 | 1979-07-24 | Reset signal generating circuit of microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9411079A JPS5619273A (en) | 1979-07-24 | 1979-07-24 | Reset signal generating circuit of microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5619273A JPS5619273A (en) | 1981-02-23 |
| JPS6326397B2 true JPS6326397B2 (ja) | 1988-05-30 |
Family
ID=14101290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9411079A Granted JPS5619273A (en) | 1979-07-24 | 1979-07-24 | Reset signal generating circuit of microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5619273A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH662989A5 (fr) * | 1983-11-16 | 1987-11-13 | De La Rue Giori Sa | Papier valeur. |
| JPS60102214U (ja) * | 1983-12-15 | 1985-07-12 | 上村 恵子 | 腕カバ−付き手袋 |
| JPS60134657U (ja) * | 1984-02-17 | 1985-09-07 | 凸版印刷株式会社 | 金属光沢を有する印刷物 |
| JPS60244587A (ja) * | 1984-05-18 | 1985-12-04 | Toppan Printing Co Ltd | 立体感を有する印刷物の製造方法 |
| DE3809075A1 (de) * | 1988-03-18 | 1989-09-28 | Philips Patentverwaltung | Steuersignalgenerator fuer die verarbeitung eines videosignales |
| JPH0641225B2 (ja) * | 1988-11-07 | 1994-06-01 | 大蔵省印刷局長 | 潜像模様を有するオフセット印刷と凹版印刷のコンビネーション印刷物及びその印刷方法 |
| JPH0353970A (ja) * | 1989-07-21 | 1991-03-07 | Ookurashiyou Insatsu Kyokucho | 凹版印刷物及びその印刷方法 |
| JP2600094B2 (ja) * | 1992-06-04 | 1997-04-16 | 大蔵省印刷局長 | 偽造防止用潜像印刷物及びその印刷方法 |
| CN1693070B (zh) | 2000-09-18 | 2010-11-17 | 优泊公司 | 防伪用薄膜 |
| JP3718712B2 (ja) | 2001-08-06 | 2005-11-24 | 独立行政法人 国立印刷局 | 真偽判別可能な印刷物及びその作製方法 |
| AU2012321972B2 (en) | 2011-10-11 | 2015-05-28 | National Printing Bureau, Incorporated Administrative Agency | Anti-counterfeiting printed matter |
-
1979
- 1979-07-24 JP JP9411079A patent/JPS5619273A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5619273A (en) | 1981-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095267A (en) | Clock pulse control system for microcomputer systems | |
| JPS6326397B2 (ja) | ||
| EP0147467A4 (en) | MACHINE-OPERATED PANEL FOR NUMERICAL CONTROL. | |
| GB2132842A (en) | Television receivers | |
| JPS59117623A (ja) | 押し釦の誤操作防止方式 | |
| US5243321A (en) | Display control apparatus enabling clear display of operation performance of an arithmetic processor | |
| JPS57164362A (en) | Debugging device in multi-processor system | |
| JPS5451752A (en) | Electronic desk computer | |
| JPS54100235A (en) | Diagnosis system for channel interface circuit | |
| JP3291330B2 (ja) | 文字表示装置及びそれを備えたマイクロコンピュータ | |
| JPH0738704B2 (ja) | テレビジヨン受像機 | |
| JPS6325808Y2 (ja) | ||
| JPS5487431A (en) | Information display unit | |
| SU1366168A1 (ru) | Уctpoйctbo упpabлehия teлeигpoй | |
| KR970058171A (ko) | 리모콘 코드 학습 방법 | |
| KR920008835Y1 (ko) | 텔레텍스트(Teletext)내장형 TV 수상기용 수직동기 검출장치 | |
| JPS5530786A (en) | Microprogram control device | |
| JPH0743930B2 (ja) | リフレツシユ制御回路 | |
| JPS62266610A (ja) | パワ−オンリセツト方式 | |
| JPH06105968B2 (ja) | テレビジヨン受像機 | |
| JPS578869A (en) | Panel function control system | |
| JPS55157040A (en) | Failure recognition method for information processor | |
| JPS55112621A (en) | Clock unit for information processing system | |
| KR890011403A (ko) | 온스크린 표시 프로그램 예약시 에러 메세이지 화면 표시 장치 | |
| KR980004864A (ko) | 브이씨알의 시간설정 방법 |