JPS63261589A

JPS63261589A - 顧客用記録装置

Info

Publication number: JPS63261589A
Application number: JP63000449A
Authority: JP
Inventors: ロバート　ジー．シェフラー
Original assignee: BEI PABURITSUSHIYAAZU
Current assignee: BEI PABURITSUSHIYAAZU
Priority date: 1987-01-06
Filing date: 1988-01-06
Publication date: 1988-10-28
Anticipated expiration: 2015-07-31
Also published as: JP3072488B2; GB2199984A; DE3800065A1; US5418654A; GB2199984B; US5041921A; FR2611299B1; US5900830A; US6263154B1; DE3800065C2; FR2611299A1; GB8800226D0; CA1327395C

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はレコーディングシステムに関し１％に１つ又は
複数のライブラリに貯えられた選択レパートリから取シ
出された複数の特定の選択対象を記録することによって
記録テープカセットあるいは他の記録媒体に顧客用に記
録するシステムに関するものである。

〔従来技術〕

説明の便宜上２本明細書においては、音楽、テープ、ラ
イブラリ、アルバム等に言及する。しかしこれらの表現
および類似の表現はすべての均等な品目および構造を含
む十分に広い概念と理解されるべきものである。例えば
記録された情報は音楽のみでなく記録された外国語レッ
スン、詩、テレメータ符号、音響効果あるいはその他の
適当な目録でもよい。記録媒体はテープ、レコード、コ
ンｉＥクトディスク、フィルム上の光学トラックあるい
は類似物でもよい。「ライブラリ」はサテライト、スレ
ーブ（ｓｌａｖｅ）その他の分配されたライブラリを含
むいかなる適当なデータベースである。

例えば、レコーディング各社は、工夫された記録装置が
通信ネットワークを介して接近し得る各社自身の音楽選
択用の遠隔ライブラリを有している。

「アルバム」という用語はここでは一定の分量の記録情
報目録を意味し、これらの目録は音楽、音声あるいは他
の物に限られない。長時間演奏レコードおよびテープカ
セットはアルバムの例である。

しかし、他の例も存在し得る。

〔発明が解決しようとする問題点〕

本発明の一例は「シングル」および「アルバム」を発行
するレコーディング産業に見出される。もし複数のシン
グルが演奏されると、聴取者は真に彼が聴きたいものを
聴くがしかし彼はレコードあるいはテープを連続的に変
更しなくてはならず。

これはめんどうなことである。他方もしアルバムが演奏
されると、聴取者はそこに記録されている多くの選択対
象の中からアルバムの中の残りの選択対象とは異なるあ
るいは全く似ていない１つあるいは２つを好むのが一般
的である。他の方法としてはアルバム中の多くの選択対
象から１つを捨い出すことができる高価な再生装置を購
入することである。しかしこれはアルバムを事実上シン
グルが呈する同じ問題をすべて備えた１つ又は２つのシ
ングルに帰する結果となる。

レコーディングが最初に行なわれた後の２〜３年間にお
いては、それは間もなく公衆に提供される予定のレコー
ドを列挙した音楽カタログの［削除部分（ｃｕｔ　ｏｕ
ｔ）　Ｊとなる。それが削除部分となった後は・この音
楽選択対象は非常に安価な費用でアルバムに含められる
。そしてそれは時々ＴＶ局の聴取者のような選ばれた聴
取者に特別版として提供される。しかし好みの問題は残
されすべてのレコードがすべての人々に楽しまれるとい
うわけにはいかない。さらに数年後には録音された音楽
はいかなる費用でも入手できない傾向にある。

したがって郷愁にふける年令の人々は、彼等の若い時代
の音楽を含む最近入城したレコードを演奏するという選
択はできない。

このように人々が顧客用レコードアルバムに彼等の好き
な音楽のみ選択できるような集録を可能とする装置に対
する要求が存在する多くの理由が考えられる。このよう
に、すべての人は他の人が選択するアルバムとは全く異
なる彼自身の好みを選択する特注のアルバムを有するこ
とができる。

米国特許４，４１０，９１７記載の装置はマスタ媒体か
らスレーブ媒体に記録する能力を有するが。

ランダムな選択能力を備えておらずまた十分なフレキシ
ビリティを有していない。この特許の装置の構造は、記
録された情報目録の再調整、ｍ集あるいは修正ができな
い。これは記録媒体の複製以外のものではない。

好ましい種類のマスタースレーブ記録装置としては、最
終的にはほとんどレコード店と同程度に１）ふれたもの
になるようなものである。しかし未だそのような産業の
成長は比較的遅い。したがうて同じ装置がまた顧客向に
記録されたアルバムが郵便を介して配達される単一の中
央位置における使用にも適合されなければならない。

したがって本発明の目的は録音された音楽の配達のため
の新しく進歩した手段を提供することにある。ここでは
１つの目的は個人によって選ばれた記録情報のみを含む
顧客向に特注された記録アルバムを準備するための装置
を提供することにある。

以下今日〔問題点を解決する手段〕本発明の一観点に相応して上記および他の目的はマイク
ロプロセッサ又は小型コンビーータの制御下で達成され
る。１個のマスタライブラリ、複数のライブラリ、デー
タベースあるいは記憶媒体は音盤レコード、テープ、サ
ウンドトラック、コンノセクトディスク、テレメータ源
等のような他の適当なソースから発生した記録情報を含
んでいる。

ライブラリ内の各記録情報目録はそれ自体のアドレス（
番地）の下に記憶される。読み出し時においてオペレー
タは選択される記録媒体情報目録を表わすアドレスをキ
ーによシ指定する。選定された目録はライブラリ媒体か
ら読み出され１通常約４５分間の全聴取時間を提供する
大容量メモリに貯えられる。その後すべての目録はこの
大容量メモリから読み出され９例えばテープカセットの
ような適当なアルバムサイズ媒体上に高速で記録される
。マスタ記憶装置から記録アルバムへの記録情報目録の
種々の転送は高速で行なわれる。

ｐ１下余日〔実施例〕以下本発明の一実施例を図面を用いて説明する。

第１図は例えば音楽選曲のように記録された情報目録の
レパートリ−を含むマスタライブラリを記憶あるいは発
生するために用いられる装置を示すものである。この装
置の主要部はコマンドコントロールコンピュータ４２に
応答して動作する中央コントローラ４０．マスタ記憶媒
体４４．ソース媒体４６およびアナログ・ディジタル変
換モジュール４８である。マスタ記憶媒体４４はレーザ
ディスクまたはその類似品でよい。レコード、テープ、
コンパクトディスク、光学トラックあるいはこれらの類
似物のような如何なる適当なソース媒体４６が用いられ
る。通゛常、ソース媒体４６における関連する再生装置
は点５０においてアナログ出力を有し、このアナログ出
力はＡＮＤＩモジュール４８によりディジタルデータに
変換される。このディジタルデータは次いでデータ入力
パス５２を介して転送され、記憶コントローラ４０．デ
ータバス５４を経てマスタ記憶媒体に供給される。

各記録情報目録あるいは選択対象の記憶はマスタ記憶媒
体４４内のそれ自体の個別指定アドレス位置において行
なわれる。これらのすべてはコントロールパス５６−６
０　を介ｆるマイクロプロセッサあるいは小型コンピュ
ータ４２からの制御信号に応じて生ずる。

第２図において、マスタ記憶媒体４４に貯えられた選択
対象は２例えばテープカセットまたはその類似物のよう
な適当な目的媒体６２上に記憶されるアルバムとして集
めるために検索される。さらに詳述すれば、マスタ記憶
媒体４４から取シ出されたディジタルデータはデータバ
ス５４．マスタ記憶コントローラ４０そしてパス６５を
介して中間バッファ記憶回路６４に送られる。アルバム
分量の音楽（約４５分間）が中間バッファ記憶回路６４
に集められた後、これはデータバス６６を介してディジ
タル−アナログコンバータモジュール（ＭＤＩＡＮ”）
６８に伝送され、ここからアナログ信号はパス７０を介
して媒体６２上に記録される。

データ検索回路（第２図）は目的コントローラ７２によ
シ制御される。このコントローラはデータバス５６およ
びマスタ記憶コントローラ４０を介してマイクロプロセ
ッサによって駆動される。

目的コントローラ７２の入出力ポートにはデータ要求パ
ス７４．ディジタル−アナログ制御コマンドパス７６、
目的媒体制御パス７８．記憶／検索アドレスバス８０お
よび中間バッファ記憶コントロールパス８２が接続され
ている。

動作時において、オペレータはレコード、テープまたは
類似物を再生することによシ、ソース媒体４ｊ（第１図
）内の適当な記録情報を単に照会すればよい。例、えば
、オペレータは音盤レコードをターンテーブル上に置き
、再生すればよい。コマンドコントロールコンピュータ
４２１１ｍ再生されかつ４４に記憶される各記録情報目
録に適当なアドレスを割シ当てる。このアドレス割り当
ては自動的かあるいはオペレータが入力したコマンド信
号に応答して行なうことができる。適当なプリンタ８３
が記録目録のマスタリストおよびそれらのマスタ記憶４
４内のアドレスを印字出力する。自動アドレス割り当て
およびプリントアウトはすべてワードプロセッサが資料
番号５およびプリントアウト資料を割シ当てるのとほぼ
同様に行なわれる。

顧客が１つのアルバムに含めるための項目リストを提供
すると、オペレータはマスタリーストラ呼ヒ出し、コマ
ンドコントロールコンピュータ４２に関連するキーボー
ド８５（第２図）によシ指定されたアドレスを入力する
。これに応答してマスタ記憶コントローラ４０はライブ
ラリあるいはマスタ記憶媒体４４における複数のライブ
ラリから読み出された記憶データを読み出す。マスタ記
憶４４においてはディジタルデータはそれぞれの選択さ
れたアドレスの下に記憶されている。読み出しデータは
次いで中間バッファ記憶回路６４内の目的地コントロー
ラ７２によシ選択されたアドレスに記憶される。全アル
バムの記録に必要な全ディソタルデータがマスタ記憶回
路４４から読み出された後、コンピュータ４２に応答し
て動作する目的コントロール７２は中間バッファ記憶回
路６４を動作させ全アルバムデータをディジタル−アナ
ログＭＤＩＡＮ”モジュールを介してアナログ形態で記
憶される媒体６２へ記憶するため転送する。

代替装置においては、中間バッファ記憶回路６４（第２
図）は、はるかに小さな容量であってもよい。その場合
、装置はデマンドおよびフェッチベースで動作させれば
よい。すなわち、マスタ記憶媒体４４は中間バッファ記
憶回路６４に入力される一群のデータを読み出す。この
代替装置においては、記憶されたデータは直ちに中間バ
ッファ記憶回路６４から目的媒体６２へ記憶するために
読み出される。データがこのように読み出されるに従っ
て、中間バッファ記憶回路６４はマスタ記憶回路４４か
らの追加データをくり返し要求する。各要求がなされる
と、追加データがマスタ記憶回路４４から取り出される
。そしてこのマスタ記憶回路は中間バッファ記憶回路６
４から取シ出され目的媒体６２に記録するデータを再び
満たすために用いられる。

第３図および第４図は一、ＮＤＩ　’アナログーディジ
タルモジュール４８の第１の実施例およびモジュール動
作タイミングの詳細を示す図である。このモジュール４
８はソース媒体４６（第１図）から取り出されたアナロ
グ情報を処理されかつマスタ記憶回路４４に記憶される
ディジタルデータ情報に変換される。

さらに詳述すれば１例えばレコードやテープから取り出
されたアナログ信号は入力ポート８４および入力増幅器
８６を介してモジュール４８に入る。この増幅器は適当
な利得を提供することによって均一な入力信号レベルを
設定する。また増幅器８６は入力ポート８４を、高周波
阻止用のロー・ぞスフィルタである次段８８から分離す
る。

さらに次の段はサンプルホールド増幅器９０である。こ
れはアナログ−ディジタルコンバータ９４がその変換を
行なっている量大力信号のサンプルを一定のレベルに保
持する。点９２においてサンプルホールド増幅器９０に
サンプルモードとホールドモードを選択するためにモー
ド入力制御信号が印加される。サンプルモードにおいて
は。

増幅器９０は入力信号を読み取り増幅器９０内に記憶ｆ
る。ホールドモードにおいては、増幅器９０は以前サン
プリングした電圧を一定レベルに保持し、アナログ−デ
ィジタルコンバータ９４が変化する入力信号を変換する
ことを防止する。この特定の装置においては、サンプル
ホールド増幅器９０は非常に高い出力インピーダンスを
有している。アナログ−ディジタルコンバータ９４は非
常に低い入力インピーダンスを有している。したがって
これを補償するためバッファ段９６がこれら２つの回路
間を結合している。もし２つのインピーダンスが整合し
ていれば、このようなバッファ段は不要□であることは
言うまでもない。

アナログ−ディジタルコンバータ９４に到達した信号は
例えば１６ビツトディジタル語のようなディジタルデー
タに変換される。アナログ−ディジタルコンバータ９４
が変換を完了した時、コンバータ９４はディジタル語を
ファーストインファーストアウト（ＦＩＦＯ”　）バッ
ファメモリ９８に送シ出す。このバッファメモリはサン
プルモード、ｔば１．０２４サンプル分の長さの配列に
記憶する。

ソシテコマンドコントロールコンピュータ４２（第１図
、第２図）がファーストイ／、ファーストアウトベース
で貯えられたデータを一語一語検索する。読み出された
データはディジタルバッファ１００を介してマスタ記憶
コントローラ４０に転送される。このバッファ記憶によ
り２つのシステムが非同期の速度で動作することが可能
となる。

バンド巾はデータバス５６を介して送られてきてＡＮＤ
　Ｉモジュールに受信ｉされるサンプルおよびフィルタ
クロック分周信号によシ９９に選定される。

より詳述すると、第３図のブロック図に示されるより重
要な回路中の２つはタイミング発生器１０１とクロック
分周ユニット１０２である。タイミング発生器１０１は
サンプルホールド増幅器９０を特定のモードに置きアナ
ログ−ディジタルコンバータ９４を起動させる。タイミ
ング発生器１０１およびクロック分周ユニット１０２は
パス５６を介して主マイクログロセッサあるいは小型コ
ンピュータ４２の制御下で送られる信号によって制御さ
れる。この特定の実施例ではクロック源１０４は工業標
準サンプリング速度の正確な倍数である出力を有する５
、６４４８０　ＭＨｚの水晶発振器である。

他の装置においては他の周波数を用いてもよい。

このように分局器１０２は工業標準速度に等しいかある
いはその倍・故である分周されたサンプリング速度を供
給する。タイミング発生器１０１は。

例えば信号が増幅器８６の入力端からサングルホールド
回路９０の入力端に伝送されるのに必要な有限の時間の
ような回路遅延を得るため回路１０２により分周された
クロックパルスを事実上再調整する。分周されたサンプ
リングクロック速度パルス列はクロック分周ユニット１
０２から導線１０３を介してローノＪ？スフィルタ８８
を駆動するために送出される。

動作時、クロック制御されたローパスフィルタ８８（第
３ａ図）はキャ）Ｊ？シタをその入出力端子間で前後に
切り換える。この効果はそれによってアナログ信号がア
ナログ信号中の情報を表わす複数のパルスに分割される
処理工程を開始させることである。さらに詳述すれば、
ローラやスフィルタ８８はクロック発生器１０７．分周
回路１０６を介して導線１０３上に現われるり゛ロック
・ぜルスによシ駆動されるスイッチドキャパシタ回路１
０５を含んでいる。分周回路１０６は１，２あるいは４
分周されるようにセットされる。スイッチドキャノやシ
タ回路１０５は交互に小さなキャパシタを入力端“’　
ＩＮ”および出力端”　ＯＵＴ”に接続する。

第３ｂ図はクロック１０７から派生するクロックパルス
の周波数で分周された入力信号の周波数間の比によシ設
定される成る周波数の後でローパスフィルタ回路を通過
する周波数が急激に低下する阻止特性を示している。し
たがって阻止周波数は分周回路１０６０分周比を変更す
ることにより変化できる。このフィルタとしてはカリフ
ォルニア市９５０３５−７４８７　ミルピタス所在のリ
ニア・テクノロジー社（Ｌｉｎｅａｒ　Ｔｅｃｈｎｏｌ
ｏｇｙ　Ｃｏｒｐｏｒａｔｉｏｎ）製のローノ臂スフィ
ルタＬＴＣ１０６２を用いることができる。

コンバータ９４内におけるアナログ−ディジタル変換の
前に小区間のアナログ信号が回路９０内のサンプルホー
ルドキャノ２クタに供給され、この回路９０において上
記小区間内のほぼアナログ波形をなす瞬間的な振幅を表
わす電荷を蓄積するに十分な長さの時間保持される。第
３図に示されたアナログ−ディジタルモジ、−ルの実施
例に必要なタイミングは第４図のタイミング図に示され
る。

同図はそれ自体明らかであると考えられる〇コマンドコ
ントロールコンピュータモジュール４２（第５図）はマ
ルテユーデ機能を有する商用コンピュータシステム１１
０を含んでいる。すなわち、このコンピータはデータを
複数の異なるカテゴリーに分類区分できる。多くの顧客
および著作権者のそれぞれはロイヤルティ計算を可能と
するため個別の記録保存用メモリを有している。

したがって記録された情報目録のそれぞれをマスタ記憶
媒体から読み出す時、その特定の選択対象上に著作権を
有している会社あるいは個人は貸越勘定を受は取る。成
る装置においてはコマンドコントロールコンピュータは
８５メガバイト、ノーードディスク駆動の４顧客用Ｍａ
ｘｉｃｏｍ　／　ＤＬ　コンピュータであった。このユ
ニットは種々のデータバスによりコマンドを送信しレス
ポンスを受信する汎用・ぐラレルインターフェースを有
している。このコンピュータを全体システムに一体化す
るために適当なインターフェース回路１１２が提供され
る。

一般に、これらのインターフェース回路は５Ｃ８Ｉ（小
！コンピュータシステムインターフェース）標準に合致
するものである。

マスタ記憶回路４４（第６図）は商業的に入手可能な着
脱可能なディスクを有する１２インチあるいは１４イン
チレーデ読み出し書き込み装置１１４のような適当な記
録装置を含んでいる。成る装置ではアルカチル・トムソ
ン・ギガディスク（Ａｌｃａｔｅｌ　Ｔｈｏｍｓｏｎ　
Ｇｉｇａｄｉｓｃ　）を用いた。データはマスタ記憶回
路４４によシ標準工業コマンドに応じてディスク上に記
録されあるいはディスクから検索される。データおよび
マスタ記憶コマンドはともにデータバス５４を介して送
信される。

マスタ記憶コントローラ４０（第７図）は１例えばモト
ローラＭＶＭＥ　−１３Ｑのような商業的に入手できる
３２ピツト中央処理ユニｙト１１６とともにカスタムソ
フトウェアを用いる。５Ｃ８Ｉイ／ターフエースカード
１１８および汎用ノ臂うレルインターフェースカード１
２０がコントローラ４０を他の回路に対し標準データバ
スにより相互接続する。

ソース媒体４６（第８図）は、商業的に入手できるスタ
ジオ用の品質を有するリール−リールプレーヤ、レコー
ドプレーヤ、カセットプレーヤ。

ＣＤディスクプレーヤその他の通常はアナログ信号であ
るオーディオ出力信号を供給できる適当な装置１２６で
よい。ソース媒体４６は一旦ソノコマントを受信すると
、ソース媒体制御パス５８を介して“スタート″“スト
ップ″“巻戻し”等の命令に無関係に指示通シに応答し
、アナログ出力信号をソース媒体出力パス５０を介して
次段に送信する。

コマンドコントロールコンピュータ４２の制御下で記憶
コントローラ４０はバンド幅を選択する。

その後コントローラ４０はソース媒体制御パス５８を介
して信号を送信することによってソース媒体４６を起動
させる。マスタ記憶コントローラ４０が−Ｈソース媒体
４６を起動すると、コントローラ４０はＡＮＤ　Ｉモジ
ュール４８から入力データバス５２を介して送信される
サンプルを受信開始する。これらのサンプルはパス５２
およびデータバス５４を介してマスタ記憶回路４４に送
信される。

コマンドコントロールコンピュータ４２が読み出しを指
令した後、コントローラ４０はコマンドパス５６を介し
て目的コントローラ７２（第２図）を起動させる。目的
コントローラが始動した後は。

コントローラはマスタ記憶データバス５４および５Ｃ８
Ｉインターフエースカード（第７図）を介してデータを
マスタ記憶回路４４から取り出すための検索サイクルを
開始する。マスタ記憶回路４４から受信した情報はデー
タバス５４を介して中間ノ々ッファ記憶回路６４に送ら
れそこに記憶される。

第９図および第１０図はディジタル−アナログ（ＤＩＡ
Ｎ　）モジュール６８の第１の実施例およびモジュール
動作タイミングの詳細を示す図である。

このモジュール６８はディジタルデータを目的コントロ
ーラ回路７２から受信するに従って目的媒体６２に必要
とするアナログ情報に変換する。

ディジタル−アナログ変換プロセスは、目的コントロー
ラ回路７２が第９図のモジュール内のクロック分周ユニ
ット１３０を所望の出力サンプリング速度で動作するよ
うにセットするとともに開始する。サンプリング速度を
設定するコマンド信号はコマ、ンド制御パス７６を介し
て送信される。

このクロック速度が安定するに十分な長さの時間の後、
目的コントローラ７２（第２図）はパス７８を介して目
的媒体を起動する。中間バッファ記憶回路６４はデータ
バス６６を介して１６ビツトのサンプルをファーストイ
ンファーストアウトバッファ回路１３２（第９図）に連
続的に送信する。

ディジタル−アナログモジュール（第９図）における２
つの重要な回路はタイミング発生器１３４およびクロッ
ク分周ユニット１３０である。タイミング発生回路は回
路遅延を補償するため分周クロック／ＩＰルスを再調整
する。例えば信号がＦＩＦＯバッファ１３２からコンバ
ータ１４２に伝達されるのに要する回路遅延が存在し、
これを再調整パルスが補償する。

マスタクロック１３６はこの実施例では５．６４４８０
　ＭＨｚの周波数を有している。この周波数はクロック
分周ユニット１３０によって分周される。目的コントロ
ーラ７２は分局制御信号をマスタクロックパルスくり返
し速度を分周するために用いられるクロック分周ユニッ
ト１３０に送信する。同様に目的コントローラはまたコ
マンド制御パス７６および回路１３０を介して分局制御
信号をローノやスフィルタに送信する。このフィルタは
それをフィルタクロック周波数として用いる。

ローパスフィルタ１４０の出カバ出力ハッファ１４６通
して供給され、パス７０を介して目的媒体６２を駆動す
る。

サンプルクロックパルス列がタイミング発生器１３４に
送信されるに従って発生器１３４は読み出シハルスを発
生し、ファーストインファーストアウトバッファ１３２
に送る。この読み出しパルスが一旦送られると、データ
はファーストインファーストアウトバッファ１３２から
ディジタル−アナログコンバータ１４２へ読み出される
。コンバータ１４２は次いで導線１４３を介してタイミ
ング発生器１３４からスタート命令を受信する。

これによってコンバータはその入力に加えられた他のす
べてのデータを無視し、それが受信したディジタルデー
タ語をアナログ出力サンプルに変換する。アナログ出力
信号はバッファ段１４４を通過してローパスフィルタ１
４０に伝送される。このフィルタは装置の出力周波数応
答を制限する。

出力サンプル周波数は目的速度を変化することにより変
化できるため、ローノやスフィルタ１４０もソフトウェ
アを変更することなく遮断周波数を変化するようプログ
ラムし得る。

第１０図は第９図のディジタル−アナログコンバータ動
作のためのタイミングを示す図である。

このチャート図は説明を要することなく明らかであると
考えられる。

目的コ゛ントローラ７２の実施例の詳細が、２個の３２
ビツトバイナリカウンタ１５０，１５２およヒ目的コン
トロールラッチ１５４を含んで第１１図に示される。目
的コントロールプロセスは。

コマンドパス５６を介してスタートアドレスを３２ビツ
トバイナリカウンタ１５０内に記憶するマスタ記憶コン
トローラ４０とともに開始する。

目的コントローラ７２は、バス７６（第９図）を介して
ディジタル−アナログ回路６８を起動する。

次いでデータバイトはマスタ記憶回路４４（第２図）か
らマスタ記憶コントローラ４０を介して中間バッファ記
憶回路６４に流出し始める。

中間バッファ記憶回路６４（第１２図）は大型ＲＡＭア
レー１５６および９６メガバイトあるいはそれ以上の記
憶容量からなるメモリを持ったモジュールを備えている
。データはデータバス６５“（第１２図）を介してマス
タ記憶コントローラ４０（第２図）から送られ２回路１
５８において目的コントローラ７２から記憶アドレスバ
ス８０により受信された３２ビツト記憶アドレスと結合
される。この結合されたデータはその後ＲＡＭ　１５６
の指定されたアドレスに記憶される。データは目的コン
トローラ７２で発生され検索アドレスバス８２を介して
送られるアドレスに応答してＲＡＭ１５６から検索され
る。アドレスが一旦回路１６０にラッチされると、デー
タはＲＡＭアレー１５６から検索されデータバス６６を
介してＤＩＡＮモジュールに送られる。

中間バッファ記憶回路６４がデータバイトを受信する都
度２回路６４はまたデータバス５６の一部を介してスト
ローブ信号を目的コントローラ７２（第２図）に送る。

このストローブ信号はデータバイトが中間バッファ記憶
回路６４に記憶される都度カウンタ１５８を１だけ進め
る。この時。

新たなアドレスが１だけ進められ目的コントローラ７２
からアドレスバス８０を介して中間パラフッ記憶回路６
４に送り返される。このプロセスはマスタ記憶コントロ
ーラ４０がそのすべてのデータバイトを中間バッファ記
憶回路に送るまで続けられる。すべてのデータバイトが
送られた時回路６４はコマンドパス５６を介してサンプ
ル速度分周比をディジタル−アナログモジュール６８（
第２図）に送る。

サンプル速度が一旦モゾユール６８（第９図）内に設定
されると、目的コントローラ７２は目的媒体制御開始信
号を目的媒体制御パス７８（第１１図）を介して送る。

目的媒体がカセットレコーダであると仮定すると、それ
はこの信号によってレコードモードで起動させられる。

その後目的コントローラ回路７２は中間ノ々ッファ記憶
回路６４（第１２図）を起動し、コマンドパス８２を介
して検索アドレスルーチンを開始させかつ次いでディジ
タル−アナログモジュール６８を動作状態とする。モソ
ユール６８はデータバイト要求信号をそれらが要求され
た時データ要求バス７４を介して中間バッファ記憶回路
６４に送る。また。

目的コントローラ７２（第１図）は検索アドレスバイナ
リカウンタ１５２を１だけ進める。カウンタ１５２は次
いで新たに１だけ進められたアドレスを検索アドレスバ
ス８０を介して中間バッファ記憶回路６４に送る。この
プロセスは中間バッファ記憶回路６４からすべてのデー
タが送られた時まで続けられる。そしてすべてのデータ
が送られた時マスタ記憶コントローラ４０（第１図）は
ディジタル−アナログモジュールサンプル速度を停止し
、かつまた目的媒体制御パス７８を介して目的媒体６２
（第２図）を停止する。テープレコーダあるいは他の記
録装置はスイッチが切断される。

目的媒体６２による記録が完了すると、マスタ記憶コン
トローラ４０は「巻戻し」あるいは他の適当なコマンド
を目的媒体制御パス６０を介して記録生産を停止するた
めに送出する。

目的媒体６２（第２図）は商業的に入手し得るデュプリ
ケータおよび通常適当なカセットレコーダ、これはイン
フォニクス（Ｉｎｆｏｎｉｘ　）　＊ペンタゴン（Ｐｅ
ｎｔａｇｏｎ　）等の商標で販売されているが。

これらを含んでいてもよい。目的媒体６２は目的媒体制
御パス７８を介してそのコマンド（それらが「スタート
」、「停止」、「巻戻し」等であると否とにかかわらず
）を受信する。一旦それがそのコマンドを受信すると、
目的媒体６２は次いでそれが目的媒体信号パス７０を介
して受信するオーディオ信号を記録する。

第１４図は音楽がパルス符号変調（“ＰＣＭ″）信号に
変換される時従来の装置が直面した問題を示すグラフで
ある。このグラフは時間を水平軸に沿ってプロットし、
また音の振幅を垂直軸に沿ってプロットしている。類似
の音声信号よりはるかに複雑な音楽信号が示されている
。この複雑性は人の声が作シ出すよりもはるかに変化に
富む音を共同して作り出す楽器の集合（トランペット、
バイオリン、ドラム、鐘等）が存在することによる。

ＰＣＭ技術は伝送される音声信号の最高周波数が約３５
００　ｃｐｓである電話技術から始まった。電話技術に
対してなされた作業により、サンプリング速度は符号化
されるべき最高周波数の少くも２倍でなければならない
（すなわち、少くも７０００ｅｐＨの周波数でサンプリ
ングする）ことがわかった。

この標準的なＰＣＭサンプル速度（すなわち最高周波数
の２倍でサンプル）を音楽に適用する際。

２つの問題が存在する。第１に、単一の人の声の低い方
の周波数の波形は正弦波からそれ程大きく離れないため
、サイン波は電話線を伝送されてくる音声信号を適切に
近似する。しかし正弦波は例えばオーケストラの複合音
で満たされた楽器信号の分析には十分な基礎を提供し得
ない。第２に。

電話技術は信号の低価格な伝送に関心を有し、（１）人
の話す言葉を容易に理解すること、（２）全体の音が余
り耳ざわりでないことを唯一の十分な忠実度としている
。音楽においては単なる理解は十分ではない。単純な会
話に要求される品質よりはるかに高い品質標準における
完全な忠実性が要求される。

この点を示すため第１４図は、単純な正弦波では軽うじ
て最小限の入手可能な情報よシ多くは表現し得ないこと
を示すため、任意に描かれた音楽のアナログ波形２００
を含んでいる。したがって。

正弦波を基礎とした電話技術は音楽信号の符号化を如何
に行なうかを教示するには不適切である。

第４図において、マーク２１２．２１４は、再生される
最高周波数の２倍でサンプリングが実行されるべき伝統
的な関係を有する周期的にくり返される多くのタイムス
ロットのうちの１つの境界を示すものである。サンプル
ライン２１６の瞬間的振幅は、タイムスロッ）２１２，
２１４間におけるアナログ波形２００とサンプル波形２
１６との間の大まかな近似を示している。この近似は。

ライン２１６．２２８を形成するタイムスロットパルス
の？ルト／秒値はアナログ波形の平均値に一致するため
に生ずる。しかし−目すれば、アナログ曲線にはサンプ
ル曲線２１６において完全に失われた多くの情報が存在
することが明らかである。

次に、サンプル周期がアナログ波２００上の比較的ラン
ダムに位置する中間点２２４．２２６の代りにアナログ
波２００上のピーク値に一致するように、アナログ波形
がタイムスロット２１２゜２１４に対してわずかに偏位
しているものと仮定する０これによってサンプル波形２
２８が得られる。サンプル波形２１６，２２８の目視比
較から直ちにわかることは、サンプル波２２８はアナロ
グ曲線２００の非常に悪い表示となっている。本目的の
ために波形２１６は「最良」なケースと呼び、−波形２
２８は「最悪」なケースと呼ぶ。

アナログ波形２００とサンプル波形２１６゜２１８との
差（すなわち両者の空隙）は「サンプル誤差」として知
られている。タイムスロットおよびアナログ平均は必ず
しも得られた最悪ケースのサンプリング誤差に一致しな
い（すなわち誤差はサンプル波形２２８のものでありサ
ンプル波形２１６のものでｉない）という仮定がなされ
なければならない。したがってオーディオ装置は最悪ケ
ースの波形２２８に関し可能な限シ最良な結果を与える
ものでなければならない。

サンプル誤差はアナログ信号によって表わされる音の周
波数の増加とともに増えるということは明らかである。

したがってサンプル誤差はアナログ波２００をローパス
フィルタを通すことによって減少することができる。換
言すれば、もしフィルタによりピーク２２０．２２２．
２２３を除去すれば最悪ケースのサンプル波が最適なサ
ングル波形２１６に非常に近くなる。しかし再生された
アナログ波形はすでにローノ’ｌ？スフィルタを通すこ
とにより多くの特性を失っている。このアナログ波形２
００の低周波フィルタ作用によりピーク２２０．２２２
．２２３により表わされる情報を完全に破壊する。この
損失により、よシ高い忠実度を提供しようとするオーデ
ィオ再生装置にとって新たな一連の問題が発生する。こ
れらの問題の１つは記録信号に対するバンド幅を規制す
ることである。

もしサンプルがよシ頻繁に取られるならば（すなわち、
タイムスロット２１２．２１４のサンプル速度がよシ高
い周波数でくり返されるならば）サンプル波はアナログ
波形によシ近似されるであろう。しかし、記録装置の設
計技術者にとって。

工業標準タイムスロット＜シ返し速度は今や十分に確立
されているため、このサンプル速度を増すかなり独断的
な決定をすることは非常に困難なことである。もし記録
／再生装置が新たな異なるより高いサンプリング速度で
作動するように設計されたならば、この新しい標準で行
なわれた記録は。

現存する再生装置では再生できない。

本発明の第２の実施例においては、サンプリング装置は
アナログ信号をより接近して追跡するため、非常に高い
速度と、工業標準の下で可能な忠実度よりはるかに高い
忠実度で動作する。この高速サンプリング速度によシ得
られた結果は、もし波形が原アナログ信号に最良ケース
の波形で追跡し、近似するならば標準サンプリング速度
で現われるであろう理論的な波形を計算するコンピュー
タに供給される。その後、記録装置に送られたＰＣＭ信
号は計算された理論的なサンプリング波形に基くもので
あり、実際にアナログ信号を読み取ったサンプル波形に
基づくものではない。

より詳しく説明すると、第１５図は第１４図に示される
対応番号が付されたアナログ波形およびタイムスロット
と同じアナログ波形２００およびサンプリングタイムス
ロット２１２，２１４を示す。したがってこのタイムス
ロット２１２　、２１４に一致す゛るサンプリング波は
、従来から入手できる再生装置により符号化されかつ後
に再生されるでちろう標準サンプリング波のすべての特
性を備えている。他方、この実施例においては、サンプ
リング回路は非常に高速（標準サンプリング速度の１６
倍程度の）で駆動される。この結果、アナログ信号はこ
れに非常に近接して追随するのに十分な速さでサンプリ
ングされる。したがって、アナログ信号ははるかに忠実
に表わされる。この高速サンプリング周期は、各サンプ
ルがアナログ信号に一致する振幅を有する“Ｘ″印（そ
の１つは２３０である）により現わされる。

これらの高速サンプルからコンピュータは、アナログ波
形２００を最も近似するサンプル波形２３２あるいは２
３４を形成するパルスのがルト／秒値を計算する。第１
５図の最良ケースサンプル波形２３２は第１４図の最良
ケース波形２１６にほぼ同じに描かれている。それはペ
ストケースであるため１本発明とともに変化する。しか
し本発明の最悪ケース波形２３４は最良ケース波形２１
６から、従来技術における最悪ケース波形２２８が最良
ケース波形２１６から移動したと同じだけ移動させられ
ている。従来技術における２つのサンプル波形２１６，
２２８間の面積を本発明における２つのサンプル波形２
３２．２３４の間の面積と比較することにより１本発明
における最悪ケースサンプル波形２３４は最良ケースサ
ンプル波形２３２に対し、従来の最悪ケースサンプル波
形２２８が最良ケースサンプル波形２１６から偏位して
いる量より多く近似していることが容易に理解できる。

したがって、サンプリング波２２８がアナログ信号２０
０のピークおよび谷の両極端に一致するように、サンプ
リングがアナログ信号の極端なピークに一致する傾向に
あっても。

も早や問題はない。

第１６図は本発明の記録装置のための改良された忠実度
の高周波端スペクトラムを、標準サンプリング速度を用
いた従来の記録装置と比較して示すグラフである。一般
的な記録によシ得られる周波数はある低い周波数で立ち
上がシ、平坦な頂部を有しそしである高い周波数で立ち
下がる。第１６図は、標準装置について立ち下シは約２
０にで急激に生ずることを示している。本発明の装置に
おいては４０にで約２　ｄＢの損失、そして約６０にで
５　ｄＢの損失が存在する。これらの高い周波数におい
ては実際には人の耳には聞こえないが、そこには特に「
ノイズ」レンジにおいて記録音を大きく強化する心理的
応答が存在する（すなわちドラム、鐘等のようなもの）
。

第１７図は本発明のこの実施例を実施するための回路の
ブロック図である。詳述すればサンプルクロック入力は
第１５図において×印２３０で示されるようなアナログ
信号をよシ接近して追跡可能な適当な高周波〈シ返し速
度でのクロックパルスを受信する。通常のクロック速度
の１６倍のサンプル速度が適当であると考えられる。サ
ンプルイネ−ツル導線２４２が付勢された時、クロック
分周回路２４４はクロックパルスに応答しかつ数個の出
力信号を供給する。

アナログ信号は入力端２４６に現われ、全入力信号を標
準振幅にする利得調整回路２４８に印加され志。その後
、その信号は分離用のバッファ増幅器２５０を通過する
。本発明のサンプル速度は。

許容レベルの応答精度を有する単一のサンプルホールド
回路における部品による応答に対して余９に高いため、
２つのサンプルホールド回路２５２゜２５４が交互に動
作するように設けられる。サンプルホールド回路２５２
，２５４はクロック分周回路２４４により駆動される順
序・選択回路２５６の制御の下で交互に作動させられる
。これらのサンプルホールド回路を実際に選択する回路
はスイ、チ２５８．２６０．２５８’、２６０’で表わ
される。これらのサングルホールド回路の出力はアナロ
グ−ディジタルコンバータ２６２の入力に加えられる。

クロック分周回路２４４はクロック・ぞルスヲ＋［序・
選択回路２５６およびコンバータ２６２にサンプルクロ
ック２４０の高いくり返し速度で加えられる。これらの
・ぐルスはパルス整形器２６４によって再整形される。

この高いサンプル速度は標準サンプル速度の１６倍でよ
い。

クロック分周回路はタイミング発生器２６６に時間変換
を伝えるために・臂ルスを与えかつ、高速サンプルを標
準速度にグループ分けする。例えば。

前述の１６対１の時間変換においてはクロック分周回路
２４４は各１６個の順序クロックパルスの第１パルスの
タイミングで「第１」端子２６８にノセルスを発生する
。そして１６個目のパルスのタイミングで「最後」の端
子２７０に）母ルスを発生し、この直後にリセットノぐ
ルス２７２が「リセット」端子に加えられる。このよう
にして回路２６６は１６個の高速サンプルを１個の標準
サンプルにグループ分けする。

アナログ−ディジタルコンバータ２６２は各サンプルパ
ルスを、パルス整形器２６４を通してＧｏ　”端子に伝
送されるクロックパルスに応答して変換する。１つのグ
ループ内の１６個のサンプルのそれぞれのパルスの後に
、コンバータ２６２は「完了」信号をタイミング発生器
２６６に送る。

クロック分周回路２４４は１グループ内の１６個の高速
サンプルのそれぞれを、それらが受信されるに従って識
別するため、コンバータ２６２に印加されかつ符号化さ
れる１６個のサンプルのそれぞれに対し、４ビツトの番
号をＲＯＭ　２７４に送る。この番号によりＲＯＭ　２
７４は係数をアキュムレータ２７６に送シ、ここでこの
アキュムレータは乗算器として用いられる。ＲＯＭ内の
係数はＲＯＭを設計するプログラマによって記憶される
。例えば、もしすべての１６個のパルスが同じウェイト
番有する場合は１乗算器は各高速サンプルパルスに対し
て１／１６となる。他方回路２７６が１つの傾向を考慮
に入れると、グループ内の各高速サンプルに対し、異な
る係数を与えてもよい。したがってもしサンプルが、１
６個の高速サンプルクロックによシ三角形のアナログ曲
線に多かれ少なかれ従う包絡線を形成することを示すな
らば、係継は三角形の面積を表わす。もし高速サンプル
が１６個の高速サンプルのグループによって表わされる
すンプル面積内に矩形曲線の包絡線を有するならば。

他の係数が用いられる。

アナログ−ディジタルコンバータ回路２６２はアナニゲ
信号を表わすディジタル符号化・ぐルスのそれぞれをア
キュムレータ２７６に送る。そこでそれらの・やルスは
ＲＯＭ　２７４から発生された係数が乗ぜられかつ次い
でサンプル信号を、対応する工業標準サンプル速度に変
換するため累積される。

さらに詳述すれば、第１５図は標準サンプル周期２１２
，２１４間に１６個のＸ印をアナログ曲線２００上に示
すように描かれている。コン７４−タ２６２（第１７図
）はこれらのＸ印で表わされる各高速サンプルをパルス
符号に変換し、これはアキュムレータ２７６に送られる
。アキュムレータは標準タイムスロットに対応するグル
ープを構成する１６個のサンプルの符号を蓄積し、標準
タイムスロッ）２１２，２１４間のアナログ曲線を最も
よく表わす仮想サンプルのパルス符号を計算する。

データラッチ回路２７８は標準タイムスロットの仮想サ
ンプルを表わすパルス符号をダート出力するため周期的
に付勢される。この符号は直接記録されるカｉあるいは
装置の要求に応じてバッファ記憶が符号・やルスの再調
整を可能とするようＦＩＦＯメモリに伝送される。

仮想サンプルが標準速度で計算された都度、タイミング
発生器は、関連する機器に対しサンプリングが完了し符
号化の準備ができたことを知らせるため、「ストローブ
」導線にノ４ルスを供給する。

関連機器はアクノリッジ・ぐス２８２にノｆルスを供給
することによシ、上記ストローブに応答する。

この回路は今や次のサングルを処理する体制に入る。

ディジタル−アナログモジュール６８の第２の実施例は
第１７図に示された回路のほぼ逆である。

このモジュールにおいては、１６個の高速サンプルＡ’
ルスは異なる振幅が与えられこれによって真のアナログ
曲線により近く近似させられるため。

係数ＲＯＭ　２７４はよシ重要な役割を演する。

アナログ信号を復元する装置の詳細が第１８乃至２８図
に示される。これらの図はＤＩＡＮモジュール６８（第
２図）、目的コントローラ７２および中間バッファ記憶
回路６４である０ＤＩＡＮ　（第１８図）はＤＩＡＮモジュールの他の実
施例であり、これは第９図に示されかつより正確なアナ
ログ曲線を計算するものである。より詳しくは第１８図
のディジタル−アナログコンバータ回路（”　ＤＩＡＮ
　’　）は第３図のアナログ−ディジタル回路（”　Ａ
ＮＤＩ　’　）のほぼ逆である。これらのＤＩΔコンバ
ータ回路のそれぞれはまた本発明の装置におけるそれぞ
れの使用と離れて個々に有益である。

例えばＡＮＤ　Ｉ回路は記録装置の一部として用いるこ
とができ、またＤＩＡＮは再生装置において用いられる
。しかしこれらの回路はここでは１つの、装置において
共に用いられるように説明される。

第１８図のディジタル−アナログモジュールの過度のサ
ングル（ｏｖｅｒ８ａｍｐｌｅｄ　）出力はｔそれが第
３ｂ図に示されるようにフィルタ動作自体のほとんどす
べてを行なうため、出力ローノやスフィルタの必要性を
ほとんど除去する。ＤＩＡＮ動作はスイッチドキャノ母
シタフィルタを要することなく非常に高速な動作を可能
とする。また、もし出力゛速度を変更することが望まれ
るならば１例えば１６倍から３２倍にしようとするなら
ばＤＩＡＮ動作はローノ母スフィルタの必要性を除去す
る傾向にある。

第１９図において１曲ｆｉＡは第３図におけるアナログ
−ディジタル変換の基礎であった原アナログ波形を示す
。したがって理想的にこの正確な曲線がＤＩＡＮモジュ
ールの出力に望まれた。折線Ｂは。

標準ＰＣＭコンバータが第１９図の曲線Ａにおける点１
，２，３．４および５において取られたサンプルに基づ
いて作り出すであろう階段状出力曲線を表わす。曲線Ｃ
は第１８図のＤＩＡＮモジュールによって生成される算
出されたアナログ出力を表わしている。曲線Ｃは、連続
する点１および５間の変化を最もよく表わす正弦波の一
部に沿って均等に分散された点における１６個のサンプ
ル（各々点によって表わされる）を計算して得られるも
のである。

さらに詳しく説明すると、　ＤＩＡＮ　（第１８図）は
折線Ｂで表わされるディジタルあるいは階段状信号を受
信する。しかしアナログ信号は１．２，３゜４．５に′
おいて矩形な角を有する階段状波形は有していなかった
ことは完全に明らかである。これらの連続する点の間に
延在する比較的滑らかな曲線が存在した。上述したよう
に単純な正弦波によっては、それが電話通信用の人の音
声を近似する意味においてはアナログ音楽選曲の全体の
連続的流れを近似し得ない。しかし正弦波は矩形波よシ
はるかに良く１点１，２，３，４．５で表わされる短時
間に対しては正弦波でも音楽を近似する。

したがって第１９図の点１，２間の短い空間においては
、矩形波Ｂによる近似に比べ正弦波による部分は優れて
いる。

したがって本発明の回路は折線Ｂ上の点１ｔ２を見、こ
のサンプル点１，２間に均等に配列された１６個の点（
曲線Ｃ上に点で示される）を計算する。他の実施例にお
いては、コンピュータは点１．２によって表わされる変
化に最も良く一致するであろう正弦波の一部を計算する
。次に９回路は点２，３で表わさ五る変化を見、この次
の点間に均等に配列されたあるいは前記の変化を最も良
く近似する正弦波の一部を表わす１６個の点を計算する
。一実施例においては、計算されたアナログ波は点１，
２；２，３等の間では直線である。

他の実施例においては１点１，２間の変化に対して計算
された正弦波の一部と２点３，４および４゜５間に最も
生ずる可能性のある正弦波曲線の２つの部分によシアナ
ログ曲線を形成する。したがって、いずれかの実施例に
おいて２つの実施例の差異を考慮すると、　ＤＩＡＮコ
ンバータは実際には、中間バッファ記憶回路６４の先端
角に一致する「最も可能性の高い」曲線を描く。

このプロセスを用いることにより、原アナログ波形のよ
シ忠実な複製である波形が計算できる。

計算された波形は従来のディジタル曲線よシ滑らかであ
るため、ローパス出力フィルタの必要性を減少し、した
がって性能を向上するとともに回路の複雑性も除去でき
る。

第１８図のＤＩＡＮモジュールの動作は１６倍されタイ
ミング発生器３４８を介して印加されるクロック信号に
よシ調整される。このクロック装置は第１７図の２４４
で示されるクロック装置に類似している。

さらに詳述すると、サンプルデータは、第２図に示され
たパス６６と同じデータバス６６（第１８図）を介して
中間バッファ記憶回路６４（第２図・）から受信される
。このサンプルデータは。

目的コントローラ７２（第２図）から導線７６を介して
受信される最初のサンプルクロックパルス−を受信した
際、入力ラッチ３５２（第１８図）にラッチされる。次
いで減算器３５６は入力ラッチ３５２によって供給され
る現信号から最後のサンプルラッチ３５４の出力信号を
減算する。この減算の結果得られる差はデルタ変調ある
いは信号における変化（第１９図の点１，２あるいは２
，３００．）でアシ、これは次いで減算ユニット３５６
の出力端にラッチされる。この差あるいは変化信号は３
５７部で１６で除され、アキュムレータ３５８に印加さ
れる。

アキュムレータ３５８（第１８図）において。

減算器３５６の出力は最後のサンプルデータに１６回加
えられる。これらの新たに計算されたサンプルのそれぞ
れはディジタル−アナログコンバータ３６０に送られ、
ここでアナログ情報信号に変換される。このアナログ情
報信号は次いでローフ９スフイルタ３６２を介して出力
バッファ３６４に送られる。出力バッファは出力アナロ
グ信号を生成しかつ導線７６を介して第２図の目的媒体
回路６２に送る。第２０図は第１８図の回路のタイミン
グを示す一連の時間・やルスであり、説明を要しない程
度に明らかなものである。

目的コントローラ７２（第２１図）は第２図の目的コン
トローラ７２の他の実施例である。目的コントローラ７
２（第２１図）は第２図あるいは第１８図にそれぞれ示
される複数のＤＩＡＮモジュール６８を制御するマイク
ロプロセッサあるいは小型コンピュータである制御プロ
セッサ３７０を用いている。各ＤＩＡＮモゾユールはフ
ァーストインファーストアウトバッファメモリ３６８を
介して。

メモリからデータを取シ出しそれをデータバスに送シ出
すため直列・並列変換を行なうバイトアンスタッカ３８
０にアクセスする。制御プロセッサ３７０はまたメモリ
内のデータ蓄積を順次呼び出し、それをＤＩＡＮモジュ
ール６８を介して出力信号パスに伝送するために歩進す
るアドレス発生器３７２−３７６を駆動する。

本発明の装置が従来のオーディオカセットを記録するた
めに使われるものと仮定すると、それぞれ左右のチャン
ネルによりステレオサウンドを与えるＡおよびＢトラッ
クが存在する。もしそうであれば、　ＤＩＡＮ≠１（第
２１図）は、第２１図の左側端に符号Ｉｔ　ＡＬ”で示
されるように左チャンネルをＡトラック用に提供する。

ＤＩＡＮ　＋　２は右チャンネルをＢトラック、ＢＲ用
に提供する。もう１つのＤＩＡＮモジュール（図示せず
）はＢトラック用に左チャンネルを提供する。これらす
べてのチャンネルは第２図の導線７０に対応する。

入力信号は導線６５を介して中間バッファ記憶回路６４
に到達する。したがって信号路は導線６５から中間バッ
ファ回路６４．データラッチ３８５、バイトアンスタッ
カ３８０　、　ＦＩＦＯメモリ。

ＤＩＡＮモジュールおよび導体７ｏを介して続いている
。

さらに詳述すれば、記録された情報を再生する命令は第
２図でも示されるコマンドパス５ｏを介して受信される
。この命令は制御グロセサ３７０（第２１図）に供給さ
れ、そこで制御プロセサ３７０はＤＩＡＮモジュール６
８に関連するアドレス発生器３７２−３７６のそれぞれ
に対する適当なスタートアドレスを設定する。これらの
アドレスが設定された後、７″ロセサ３７０はアドレス
カウンタがアドレス発生器内で歩進する方向、したがり
てバイトが読み出される方向を選択する。両方向性の読
み出しのうちの選ばれた１つを提供する能力により、こ
の装置は記録された情報を前進および後進の両方向に再
生することができる。したがって、記録された目的媒体
は後進あるいは前進のいずれかの方向に記録することが
できる。換言すれば、従来のオーディオテープカセット
はテープが反対方向に移動する間に再生されるトラック
ＡおよびＢを有している。この例においては。

ＤＩＡＮモジュール≠１，２は、　ＤＩＡＮモジュール
φＮ（そしてもう１つは図示されていない）が反対方向
に読み出される間に前進方向に読み出される。

データをメモリから両方向に読み出すことによシ。

本発明ではトラックＡに対してはスタートから終シまで
記録し、トラックＢに対しては終シからスタートまで記
録する。使用者はテープが一方向に移動する間にサイド
Ａを再生し、その後カセットを裏返し、テープが反対方
向に移動する間にサイドＢを再生する。したがって２本
発明は１つの通路上の２つのトラックに記録するために
、メモリから両方向に読み出すことができる。

アドレスおよび方向の選択が完了した後、制御プロセサ
３７０は目的媒体の移動を開始させかつ適当なりＩＡＮ
モジュール６８の動作を可能にする。

ＤＩＡＮモジュールが一旦付勢されると、それはリクエ
スト制御ロジック３７８からデータを要求する。

リクエスト制御ロジック３７８は要求するＤＩＡＮモジ
ュール間の優先度を決定しかつ選択する。その後、ロジ
ックコントローラ３７８はバイトアンスタッカ３８０に
よシバイトがメモリから読み出される方向を選択しかつ
パス制御ロジック回路３８２からデータを要求する。こ
の状態は「完了」信号がパス制御ロジック回路３８２に
よって戻されるまで維持される。この「完了」信号はリ
クエスト制御ロジック回路に対し、すべてのデータ・ぐ
イトが中間バッファ記憶回路６４（第２図）内のＲＡＭ
　（ランダムアクセスメモリ）から読み出されたことを
告げる。この読み出し制御はパス８ｏおよび８２を介し
て行なわれる。この時、リクエスト制御ロジック３７８
はバイトアンスタッカ３８０からの「アンスタッカ完了
」命令を待っている。

バイト毎にバイトアンスタッカ３８０は読み出しデータ
をパス８０および８２　、　ＦＩＦＯメモリ３６８を通
して適当なりＩＡＮモジュール６８内に書き込む。

すべての・ぐイトが積み出された時、パイドア／スタッ
カ３８０はアンスタッカ完了信号をリクエスト制御ロジ
ック３７８に送り、それによって記録情報の読み出し完
了を表示する。リクエスト制御ロジック３７８は次いで
要求するＤＩＡＮモジュール内で行なわれたように１ア
ドレスを計数する。このアドレスからアドレス発生器は
制御プロセサ３７０により選択されかつアドレス発生器
３７２−３７６に与えられた方向に応じてカウントアツ
プあるいはカウントダウンのいずれかを行なう。

この時、リクエスト制御ロジック回路３７６は要求ＤＩ
ＡＮモジュールに対し確認パルスを送信し、これは次い
でサイクルを終了させる。

このデータ読み出しサイクルは、目的媒体が完全に記録
されるまで連続的にくり返される。その後制御プロセサ
３７０は、信号をパス７８を介して送信することにより
、目的媒体を停止させ、同時に、使用されたＤＩＡＮモ
ジュールを禁止する。このタイミングは前述のように第
２２図のフローチャートに記述されている。

パス制御ロジック回路３８２がリクエスト制御ロジック
３７８からの要求を受信した時１回路３８２はパス８０
．８２および読み出しおよび出力イネーブル線を介して
送り出された信号に応答して読み出しサイクルを開始す
る。その後ロジック回路３８２は、中間バッファ記憶回
路６４に対しメモリから記憶情報を読み出させる導線を
ストローブする。この状態はバッファ記憶回路がその読
み出しサイクルを終了するまで維持される。バッファ記
憶回路の読み出しサイクルの終了は中間バッファ記憶回
路からパス制御ロジック回路３８２に送出された「完了
」パルスによって表わされる。

パス制御６ジツク３８２はその後読み出し、書き込み、
ストローブおよび出力イネーブルラインを解放する。サ
イクルが完了したことを表わす信号がリクエスト制御回
路３７８に送り出される。この信号は完了ラインを介し
て送出される。この状態はリクエスト制御ロジック回路
３７８がパス制御ロジック回路３８２まで延びているリ
クエストライン″’　ＲＥＱ”を解放するまで維持され
る。パス制御ロジック回路３８２に続く一連の動作は第
２３図のフロー図に記述されている。

第２４図は第２図において項目４０として用いられたマ
スタ記憶コントローラの第２の実施例を示しさらに中間
バッファ記憶回路６４を含んでいる。

マスタ記憶コントローラはそれがマイクロゾロセサある
いは小型コンピュータ３７０およびリクエスト制御ロジ
ック３７８により制御される点において、第２１図の目
的コントローラと類似している。ロジック回路３７８は
全体回路４４（第２図）に組み込まれた複数のマスタ記
憶装置３８６にアクセスを有している。バイトスタッカ
３９０は・ぐラレルおよびシリアルデータ伝送間で変換
しかつデータをメモリから取り出しラインを介してそれ
を中間バッファ記憶回路に送信する。データは再びアド
レス発生回路の制御下でメモリから読み出される。

記録情報あるいはオーディオ信号は、レーザビームで記
録されたディスクでもよいマスタ記憶装置３８６から取
シ出される。より大きな容量を供給するためには、情報
を記憶するためのそのようなマスタ記憶ディスクを多く
設けてもよい。オーディオ信号の経路はマスタ記憶装置
からバイトスタッカ３９０．データドライノ？３９１．
パス５６および中間バッファ記憶回路６４を経て出力パ
ス６６に至る。

さらに詳述すれば、データ検索命令はコマンドパス５６
（第２４図）を介して受信され、制御プロセサ３７０に
記憶される。この時制御プロセサは個々に各マスタ記憶
装置３８６に関連づけられたアドレス発生器３７２−３
７８のそれぞれにおける適当なスターティングアドレス
を設定スる。

このスターティングアドレスは目的媒体上の音楽の配置
に関連付けられる。その後制御プロセサ３７０はすべて
のマスタ記憶ＦＩＦＯ（ファーストイン、ファーストア
ウト）バッファメモリ３８８をいかなる浮遊データも残
っていないことを確保するためにリセットする。

このプロセスが一旦完了すると、制御ゾロセサ３７０は
データ検索命令をマスタ記憶ユニット３８６に送る。マ
スタ記憶ユニットがデータの読み出しを開始する時、そ
れはまたデータをパイト毎に関連するＦＩＦＯバッファ
メモリ３８８にラッチする。各ＦＩＦＯバッファメモリ
がその容量の半分が記憶状態に達した時、メモリはリク
エスト制御ロジック回路からのサービスを要求する。リ
クエスト制御ロジック回路３７８はサービスを要求する
ＦＩＦＯ装置間の侵先順位を決定する。その後バッファ
メモリはバイトスタッカ３９０に対し最高電流の優先度
を持ってＦＩＦＯ装置にアイデンティフィケーションお
よびスタックスタート信号を送る。

バイトスタッカ３９０はバイト毎にＦＩＦＯバッファ３
８８からデータを読み出しそれを内部データレジスタに
ラッチする。すべてのバイトがスタックされた後、バイ
トスタッカ３９０は読み出し完了を示すため、スタック
完了信号をリクエスト制御ロジック回路３７８に送る。

リクエスト制御ロジック回路３７８はその後パス制御ロ
ジック回路３８２にリクエスト信号ＲＥＱを送る。この
状態はリクエスト制御ロジック回路３７８に対し、デー
タバイトがパス８０．８２を介して中間バッファ記憶内
のＲＡＭに書き込まれたことを示すため完了信号がパス
制御ロジック回路３８２から返送されるまで維持される
。

その後、リクエスト制御ロジック３７８は、マスタ記憶
装置３８６の１つを要求するために記憶アドレスカウン
タを歩進させる。このサイクルはすべての要求データが
マスタ記憶装置から読み出されるまで継続する。第２４
図のタイミングは第２５図のフローチャートに詳述され
ている。

中間バッファ記憶回路６４の詳細な開示は裁２７図に行
なわれている。これは基本的には周辺制御回路を有する
ランダムアクセスメモリ（ＲＡＭ）である。記録情報あ
るいはオーディオ信号は図面の左上方における６５から
入り６６から出力される。信号が中間バッファ記憶回路
６４内に存在する期間中、それらはＲＡＭアレー４００
内に記憶される。第２７図の残シは制御回路である。

さらに詳述すれば、パス制御ロジック回路３８２（第２
４図）がリクエスト制御ロジック回路３７８からリクエ
ストを受信すると、ロジック回路はパス８０．８２を介
して書き込み、パスイネーブル信号を送ることによシメ
モリサイクルへの書き込みを開始する。その後パス制御
ロジック３８２はパス８２内のストローブラインにパル
スを供給する。これにより中間バッファメモリはメモリ
に書き込みを行なう。この書き込み状態は中間バッファ
記憶回路がパス制御ロジック回路３８２へ送られる完了
パルスによシ表示される読み出しサイクルを終了するま
で維持される。これに応答してパス制御ロジックは読み
出し、書き込み、ストローブおよびパスイネーブルライ
ンを解放し、リクエスト制御ロジック回路３７８にサイ
クルが終了したことを示す。この状態はリクエスト制御
ロジック回路３７８がそのリクエストラインを解放する
まで維持される。この一連のパス制御ロジック回路３８
２に対する動作は第２５図のフローチャートに説明され
ている。

中間バッファ記憶回路（第２７図）は状態制御回路３９
０．リフレッシュ制御タイマ３９２．アドレスデコーダ
３９４．アドレスドライバ３９６゜データおよび制御ド
ライバ３９８および大容量ＲＡＭチ、プ４００を含んで
いる。状態制御ロジック回路３９０はデータバスを介し
て伝送されるパス制御ロジック３８２からのコマンドス
トローブパルスを待ち受ける。もしコマンドストローブ
・ぐルスが与えられ、アドレスデコーダ３９４からボー
ド選択信号が受信されると２％定のメモリポードがＲＡ
Ｍアレー４００内で動作状態に置かれる。

状態制御ロジック回路３９０はその後有効な読み出しあ
るいは書き込み・臂ルスの存在をチェックする。もしそ
れが有効な読み出し信号であれば、アドレスバスから受
信したアドレスはラッチされ。

行アドレスはアレー４００内のアドレスされたＲＡＭに
送られる。アドレスされた行はアドレスストローブ線（
ＲＡＳ　）および制御デコーダを介してストローブされ
２回路３９８を駆動する。

制御駆動回路３９８は４個のＲＡＭチッグのうちのいず
れがパス制御ロジック３８２によシ要求されているかを
決定し、適当なＲＡＳ信号を与える。

次いで、状態制御ロジック回路３９０は、アドレスライ
ントライバを変化するＭＵＸラインを介して列アドレス
に信号を与える。選択された列アドレスライン（ＣＡＳ
　）は制御駆動回路３９８を通してストローブされる。

回路３９８内の制御デコーダはその後適当なＣＡＳ信号
を与える。化Ｗアクセスタイムが経過した後、ＲＡＭア
レーから返送されるデータはデータラッチ３９６内にラ
ッチされる。

完了信号がパス制御ロジック３８２に与えられ。

このロジックはその後データを要求する。ＲＡＭチップ
内にデータを保持するためリフレッシュサイクルが挿入
される。これはまたボードで発生されたリフレッシュを
防止するためタイマ３９２をリセットする。リフレッシ
−サイクルが完了した後。

リフレッシュタイマ３９２はリセットされる。すべての
データノぐスドライノ々とともにコマンドストローブが
解放される。回路はそのアイドル状態に今や戻る。

もしデータバスを介して書き込み命令が受信されると、
アドレスがアドレスデコーダ３９４にう、チされる。制
御駆動回路３９８はデータおよび行アドレスをＲＡＭア
レーに２行アドレスストローブ信号（ＲＡＳ　）ととも
に送る。その後制御駆動回路３９８は列アドレスをアド
レスストローブ（ＣＡＳ　）とともにＲＡＭアレーに送
り、　ＲＡＭの書き込み時間に等しい時間待機する。書
き込みサイクルの完了後、完了命令が要求制御ロジック
に送られる。メモリを保持するためリフレッシュサイク
ルが追加される。リフレッシ−サイクルの完了後。

リフレッシ−タイマがリセットされ、コマンドストロー
ブがすべてのデータバスドライバとともに解放される。

回路は再びそのアイドル状態に戻る。

リフレッシュ制御タイマ３９２は読み出しあるいは書き
込み要求の）いずれかを受信した“後、所定の時間待機
する。もしＲＡＭアクセスが生じなければ、リフレッシ
ュ制御タイマ３９２は状態制御ロジック回路３９０に対
しリフレッシュサイクル信号を発するよう要求する。リ
フレッシュタイマはＲＡＭチップ内に連続的なデータ記
憶を維持する。

この装置に用いる適当な■チップは東芝株式会社で製造
されＴＣ５１１０００型として知られるような１メガピ
ツ）　ＲＡＭである。この型の複数マスタ記憶装置によ
シ可能な高データ転送速度のため。

１００ナノセカンドあるいはそれ以下のＲＡＭチップが
用いられる０第２８図は第２７図の中間・ぐッファ記憶
回路用のタイミングを与えるフローチャートである。

尚該技術分野に熟練した人々にとってはこの装置を如何
に修正し得るかは容易に理解できるであろう。したがっ
て添付の請求の範囲は本発明の真の範囲および精神に合
致するすべての均等構造を含むものと理解されるべきで
ある。

【図面の簡単な説明】

第１図は例えば音楽選局のような記録情報をマスタライ
ブラリに記憶するための本発明装置の第１の実施例のブ
ロック図。第２図はマスタライブラリから記録情報を検索する本発
明装置のブロック図。第３図は本発明の装置内で処理するためにアナログソー
ス音楽をディジタルデータに変換するアナログ−ディジ
タルモジュールの第１の実施例のブロック図。第３ａ図はＡＮＤ　ＩおよびＤＩＡＮモジュール内で用
いられるローＡスフィルタのブロック図。第３ｂ図は前記ローパスフィルタを通過する信号の上方
周波数範囲において遮断を生ずるクロック速度を示す図
。ｇ　４　図ハ第３図のアナログ−ディジタルコンバータ
の動作を示すタイムチャート。第５図は第１図の回路に用いられるコマンドコントロー
ルコンピュータのブロック図。第６図は第１図に用いられるマスタ記憶回路のブロック
図。第７図は第１図に用いられるマスタ記憶コントローラ回
路のブロック図。第８図は第１図において用いられるソース媒体のブロッ
ク図。第９図は本発明の装置内で処理されるディジタルデータ
を記録用のアナログ形式に変換するディツタルーアナロ
グモジュールの第１の実施例のブロック図。第１Ｏ図は第５図のディジタル−アナログコンバータの
タイミング図。第１１図はマスタライブラリから取り出されたデータを
アルバムサイズの記録媒体に転送する目的コントローラ
を示すプロ、り図。第１２図はマスタライブラリから読み出されかつ顧客ア
ルバム上に記録される前における記録情報目録に関連す
るディジタルデータをバッファ記憶する中間記憶回路の
ブロック図。第１３図はその上に顧客アルバムが記録される目的媒体
のブロック図。第１４図は従来のＰＣＭ記録における忠実度の損失を最
良のケースと最悪のケースにより示したグラフ。第１５図は本発明の第２の実施例が如何にＰＣＭ信号の
忠実度を改善するかを示す同様なグラフ。第１６図は本発明の第２の実施例が如何に記録された忠
実度を改善するかを図示する記録特性曲線の高周波端を
示すグラフ。第１７図はアナログ−ディジタルコンバータの第２の実
施例を示すブロック図９．。第１８図はディジタル−アナログコンバータの第２の実
施例を示すブロック図。第１９図はディツタルーアナログ回路が如何にディジタ
ル信号をアナログ信号に改善された忠実度を以って逆に
変換するかを示す第１５図に類似のグラフ。第２０図は第１８図のコンバータのタイムチャート。第２１図は第２図の情報検索に用いられる目的コントロ
ーラのブロックダイアダラム、。第２２図はリクエスト制御ロジックに応答する回路の状
態を示す第２１図の回路のフローチャート。第２３図はパス制御期間中の回路の状態を示す第２１図
の回路のフローチャート。第２４図は第２１図の情報検索回路に関連して用いられ
るマスタ記憶コントローラのブロック図。第２５図は制御状条の要求時における第２４図の回路状
態を示すフローチャート。第２６図はパス制御中の第２４図の回路の状態を示すフ
ローチャート。第２７図は第２図の中間バッファ記憶を示すブロック図
。第２８図は第２６図のランダムアクセスメモリに対する
制御を示すフローチャートである。４０・・・中央コントローラ、４２・・・マイクログロ
セサ、４４・・・マスタ記憶媒体、４６川ン一ス媒体。４８９１．アナログディジタル変換モジュール、５６−
６０・・・コントロールパス、６２・・・目的媒体。６４・・・中間バッファ記憶回路、６８・・・ディジタ
ル−アナログコンバータモジュール、７２・１．目的コ
ントローラ、７６・・・コマンドパス、７８・・・媒体
制御ハス、８０・・・記憶／検索アドレスバス、８３・
・・プリンタ、８５・・・キーが一ド、８６・・・入力
増幅器。８８・・・ロー２９スフィルタ、９０・・・サンプルホ
ールド増幅器、９４・・・アナログ−ディジタルコンバ
ータ、９８・・・ファーストインファーストアウトバッ
ファメモリ。＾ＮＯＩモノ島−ルタイｉ／グＦＩＧ、４コｉ／ピコントロールコンビ島−夕へ≦マスタ記憶源６ＦＩＧ、６ノース媒体他目　的　媒　体６２ＦＩＧ、＋３゜ＤＩＡＮ　４ノ為−ルタイｉングｍ１口７ナンフルクａフク：ＦＩＧ、ＩＯ４４ＫＩｌｉＫおけるｔノプル点第２１図のリクエスト制御０　？　ｙ　ｌ　１？１７０−　＋９−１　　　日６．
２２ｇ２１図ｆ）パス１ｇ４御ロジック用フローチャー
トＦＩＧ、２４　　　“′″−ｙ＞ａ−９偲第２４図０
″′”−′制御°′・′用　　　　　　ＦＩＧ、２５フ
ローチヤート？ｌＧ、２６　　　　″４”””’＋ｋＱｊｌ”／′７
１１１７０−チャート日Ｇ、２７　　　　　　中關パッ７テ記壇杷手続補正書（方式）昭和♂３年夕月２？日

Claims

【特許請求の範囲】

（１）アナログ形式で記録された記録情報目録用のソー
ス媒体と、前記アナログ記号をディジタル信号に変換す
るため、前記ソース媒体により前記記録情報目録を再生
することにより得られるアナログ信号に応答するモジュ
ール手段と、前記記録情報目録のそれぞれを個別に識別
するアドレスの下に前記変換されたディジタル信号をマ
スタライブラリ記憶内に記憶する手段と、前記マスタラ
イブラリから前記識別された目録のディジタル信号を検
索するために前記アドレスのうちの選択されたアドレス
に応答する手段と、前記ディジタル信号をアナログ形式
に再変換するため前記検索された信号に応答するモジュ
ール手段と、前記アナログ形式の検索された信号を顧客
用のアルバムに記録するための記録手段とを備えた顧客
記録アルバム用装置。
（２）前記ディジタル信号を通過させて前記アナログ信
号変換手段に供給するための少くも１つのディジタルフ
ィルタをさらに備えた特許請求の範囲（１）の装置。
（３）前記アルバム内において前記記録情報目録のそれ
ぞれのディジタル信号を、それらが前記マスタライブラ
リから検索されるにしたがって連続的に記憶する中間バ
ッファ記憶手段をさらに備え、これによって全顧客用ア
ルバムを記録するために要求される前記全検索目録の信
号が、前記顧客アルバムの実際の記録に先立って前記中
間バッファ記憶手段に記憶される特許請求の範囲（２）
記載の装置。
（４）前記記憶情報を前記バッファ記憶から前記ディジ
タル信号をアナログ信号に変換する再変換手段に転送す
るため、前記中間バッファ記憶内の全アルバムの前記デ
ィジタル信号の記憶の完了に応答する手段をさらに備え
た特許請求の範囲（３）の装置。
（５）前記アナログ−ディジタル変換モジュールは前記
ソース媒体からの入力アナログ信号を受信する入力端子
を備え、前記フィルタ手段は前記入力端子に結合され前
記アナログ信号の変化する状態を前記アナログ信号に近
似する連続的な安定状態信号に変換するためサンプル速
度で動作し、前記変換モジュールはさらに、前記安定状
態信号をディジタル信号に変換するためのアナログ−デ
ィジタル変換回路手段と、前記フィルタのサンプル速度
を入力コマンド信号に応答するように設定する手段とか
らなる特許請求の範囲（４）の装置。
（６）前記フィルタはこのフィルタの入力および出力間
において前記サンプル速度でスイッチされるキャパシタ
を備え、それによって前記アナログ信号の安定状態近似
は、前記キヤパシタが前記フィルタの出力を切替える都
度前記アナログ−ディジタル変換回路の入力に供給され
る特許請求の範囲（５）の装置。
（７）前記アナログ−ディジタル変換モジュール手段は
前記ソース媒体から受信された前記アナログ信号の所望
のレベルを設定するための少くも１つの入力増幅器、前
記フィルタ、サンプルホールド回路、前記アナログ−デ
ィジタル変換回路手段および出力回路からなる縦属回路
と、与えられたクロック速度を有するクロックパルス源
と、前記クロック速度の倍数である周期的にくり返され
る速度を有するタイミング信号を発生するため、前記ク
ロックパルスを分周する手段と、前記分周されたクロッ
ク速度で生成された前記タイミング信号を前記フィルタ
に印加する手段と、前記分周されたクロック速度で生成
された前記信号を再調整する手段と、前記再調整された
信号を前記サンプルホールド回路および前記アナログ−
ディジタルコンバータ回路手段を制御するため印加する
手段とを備えた特許請求の範囲（５）の装置。
（８）ディジタル−アナログ信号から再変換する前記モ
ジュール手段は、入力ディジタル信号を受信するための
端子と、前記端子に結合され前記検索されたディジタル
信号をそれらが受信される都度記憶するファーストイン
ファーストアウトバッファメモリ手段と、前記バッファ
メモリ手段に結合され前記ディジタル信号をアナログ信
号に変換するディジタル−アナログ変換回路手段とを備
え、前記フィルタ手段は前記顧客アルバムに記録された
前記信号のバンド幅を制御するため前記ディジタル−ア
ナログ変換回路手段に結合された特許請求の範囲（４）
の装置。
（９）与えられたクロックパルスくり返し速度を有する
クロックパルス源と、前記クロックパルスくり返し速度
を分周して選択された制御パルスくり返し速度を供給す
るために前記クロック源に結合する手段と、前記信号の
前記バンド幅を制御する前記フィルタを制御するため前
記選択されたくり返し速度における制御パルスを印加す
る手段と、前記選択されたパルスくり返し速度における
制御パルスの時間位置を調整する再調整手段と、前記フ
ァーストインファーストアウトバッファメモリ手段およ
び前記ディジタル−アナログ変換回路手段を制御するた
め前記調整パルスを印加する手段とをさらに備えた特許
請求の範囲（８）の装置。
（１０）前記バンド幅制御用の制御手段は、前記フィル
タの入力端子および出力端子間において前記サンプル速
度でスイッチされるキヤパシタからなる特許請求の範囲
（９）の装置。
（１１）入力アナログ信号を受信する入力端子と、前記
入力端子に結合され前記アナログ信号を表わす安定状態
電圧を変換するためのサンプル速度で動作するローパス
フィルタ手段と、前記安定状態電圧信号をディジタル信
号に変換する手段と、入力コマンド信号に応答して前記
サンプル速度を変更する手段とを備えたプログラマブル
アナログ−ディジタル変換モジュール。
（１２）前記アナログ−ディジタル変換モジユールは、
前記受信されたアナログ信号のレベルを設定するための
少くも１つの入力増幅器、前記ローパスフィルタ、サン
プルホールド回路、アナログ−ディジタル変換回路手段
および出力回路を含む縦属回路からなる特許請求の範囲
（１１）のコンバータ。
（１３）与えられたクロック速度を有するクロックパル
ス源と、前記クロック速度の倍数である周期的にくり返
される速度を有するタイミング信号を発生するため、前
記クロックパルスを分周する手段と、前記分周されたク
ロック速度で生成された前記タイミング信号を前記ロー
パスフィルタに印加する手段と、前記分周されたクロッ
ク速度で生成された前記タイミング信号を再調整する手
段と、前記再調整された信号を前記サンプルホールド回
路および前記アナログ−ディジタルコンバータ回路手段
を制御するため印加する手段とをさらに備えた特許請求
の範囲（１２）のコンバータ。
（１４）入力アナログ信号を受信する少くも１つの入力
端子と、前記端子に結合され前記入力ディジタル信号を
それらが受信される都度記憶するファーストインファー
ストアウトバッファメモリ手段と、前記バッファメモリ
手段に結合され前記ディジタル信号をアナログ信号に変
換するディジタル−アナログ変換回路手段と、前記信号
のバンド幅を選択的に制御するために前記変換モジュー
ルに結合された手段とを備えたディジタル−アナログ変
換モジュール。
（１５）与えられたクロック速度を有するクロックパル
ス源と、循環するくり返し速度を有する選択された制御
パルスを供給するために前記クロックパルスくり返し速
度を分周すべく、前記クロック源に結合された手段と、
前記信号のバンド幅を制御する前記手段を制御するため
前記制御パルスを前記循環くり返し速度で印加する手段
とを備えた特許請求の範囲（１４）のコンバータモジュ
ール。
（１６）前記循環くり返し速度で生ずるパルスを再調整
するためのタイミング発生手段と、前記バッファメモリ
手段および前記ディジタル−アナログコンバータ回路手
段を制御するため前記再調整されたパルスを印加する手
段とをさらに備えた特許請求の範囲時のコンバータ。
（１７）記録された情報目録のレパートリをマスタ記憶
ライブラリに記憶する手段と、前記マスタ記憶ライブラ
リから複数の個別的に選択された記録情報目録を読み出
す手段と、前記読み出された目録を一時記憶領域に集収
するため、前記記録情報目録の読み出しに応答する手段
と、前記選択された記録情報目録を含む顧客アルバムを
記録するための前記一時記憶領域に集収されたディジタ
ル信号を用いるために、前記選択された複数の目録の読
み出し完了に応答する手段とを備えた顧客用記録アルバ
ムを作成するための装置。
（１８）前記記録情報目録はそれらが前記マスタライブ
ラリに記憶される以前および前記顧客アルバムに記録さ
れた後にはアナログ形式で受信され、さらに前記アナロ
グ信号はそれらが前記マスタライブラリに記憶される前
にディジタル信号に変換する手段と、前記ディジタル信
号をそれらが前記マスタライブラリから読み出された後
およびそれらが前記顧客アルバム内に記録される前にア
ナログ信号に再変換する手段と、前記変換および再変換
に関連し、前記アルバム内に記録された信号のバンド幅
を制御するための手段とを備えた特許請求の範囲（１７
）の装置。
（１９）前記装置を制御するためのセントラルコマンド
コンピュータと、前記ライブラリおよび前記一時記憶領
域からの記録情報目録の読み出しを制御するための前記
コンピュータからのコマンドに応答する手段とをさらに
備えた特許請求の範囲（１７）の装置。
（２０）前記コマンドコンピュータは前記一時記憶領域
の読み出しを命令する前に前記ライブラリからアルバム
の記憶容量分の記録情報データの読み出しを命令する特
許請求の範囲（１９）の装置。
（２１）前記コマンドコンピュータは前記ライブラリか
ら限定された量の前記記録情報を連続的な読み出し、そ
の後前記一時記憶からデマンドフェッチベースで読み出
しを命令する特許請求の範囲（１９）の装置。
（２２）第１のサンプル速度を有する装置内で用いられ
るアナログ−ディジタルコンバータであり、このコンバ
ータは前記第１のサンプル速度よりはるかに高い周波数
である周期的にくり返されるサンプル速度でアナログ波
形をサンプリングする高速サンプリング手段と、前記ア
ナログ波形を最も良く近似する前記第１のサンプリング
速度で波形を計算する、前記高速サンプリングに応答す
る手段と、前記計算された波形を伝送する手段とからな
るアナログ−ディジタルコンバータ。
（２３）前記計算された波形を前記アナログ波形に近似
させる係数を前記高周波サンプルに乗する手段をさらに
備えた特許請求の範囲（２２）のコンバータ。
（２４）前記高速サンプルの変化の傾向をベースとして
前記係数に重み付けをする手段をさらに備えた特許請求
の範囲（２３）のコンバータ。
（２５）一対のサンプルホールド手段と、この一対のサ
ンプルホールド手段の交番する一方に前記高速サンプル
を連続的かつ交互に記憶するために前記高速サンプリン
グ手段に応答する手段と、前記高速サンプルをディジタ
ル信号に変換するため前記サンプルホールド手段の交番
する一方に応答する手段とをさらに備えた特許請求の範
囲（２３）のコンバータ。
（２６）前記第１のサンプル速度におけるサンプルに対
応させるように前記高速サンプルを十分に累積するため
に前記高速サンプルを計数しかつグループ化する手段と
、前記高速サンプルの各グループの開始および終了時に
おいて前記累積手段に信号を与える手段と、前記高速サ
ンプルの各グループに応答してサンプル信号を前記第１
のサンプル速度で送信するため、前記累積手段に応答す
る手段とをさらに備えた特許請求の範囲（２３）のコン
バータ。
（２７）１つのグループ内の前記高速サンプルのそれぞ
れに適用する係数信号を記憶するリードオンリーメモリ
と、前記第１のサンプル速度でサンプルを近似するため
に前記高速信号のそれぞれに対応する係数を乗する手段
とをさらに備えた特許請求の範囲（２６）のコンバータ
。
（２８）アナログ形式で予め記録された記録情報目録用
のソース媒体を備え、前記コンバータ手段は前記アナロ
グ信号をディジタル信号に変換するため前記記録情報目
録の再生から得られる前記アナログ信号に応答して動作
し、さらに前記記録情報目録のそれぞれを個別に識別す
るアドレスの下に前記変換されたディジタル信号をマス
タライブラリ記憶に記憶する手段と、前記マスタライブ
ラリからの識別された目録のディジタル信号を検索する
ため前記アドレス中の選択されたアドレスに応答する手
段と、前記ディジタル信号をアナログ形式に再変換する
ため前記検索された信号に応答する手段と、前記検索さ
れたアナログ形式の信号を顧客用アルバムとして記録す
る手段とを備えた特許請求の範囲（２７）のコンバータ
。
（２９）記録された情報目録のレパートリをマスタ記憶
ライブラリに記憶する手段と、前記マスタ記憶ライブラ
リから複数の個別的に選択された記録情報目録を読み出
す手段と、前記読み出された目録を一時記憶領域に集収
するため、前記記録情報目録の読み出しに応答する手段
と、前記選択された記録情報目録を含む顧客アルバムを
記録するための前記一時記憶領域に集収されたディジタ
ル信号を用いるために、前記選択された複数の目録の読
み出し完了に応答する手段とをさらに備えた特許請求の
範囲（２７）のコンバータ。
（３０）ディジタルデータ入力に応答しこのデータが受
信されるに従ってメモリに記憶する手段と、前記メモリ
に記憶された現在のデータを前記メモリに記憶された最
も最近の従前データから差し引いてデータに生じた変化
を見出す引き算手段と、前記引き算手段に応答し、前記
変化に一致する可能性のある曲線を形算しかつ前記の計
算に対応する複数のサンプル信号を発生する手段と、ア
ナログ信号を発生するため前記複数のサンプル信号に応
答する手段とを備えたディジタル−アナログコンバータ
。
（３１）前記ディジタルデータの前進および後進読み出
しを選択するための手段をさらに備え、これによって前
記データは初めから終りまでかあるいは終りから始めま
でのいずれの記録も可能である特許請求の範囲（３０）
のコンバータ。
（３２）テープ上の単一路上の２つの互いに反対方向に
進行するトラック上に両方向に記録する手段をさらに備
えた特許請求の範囲（３１）のコンバータ。
（３３）記憶されたデータから顧客アルバムを記録する
装置であって、この装置は別個のアナログ信号を個別的
に第１の周期速度でくり返すタイムスロットパルス信号
に変換する複数のディジタル−アナログコーバータと、
前記第１の周期速度よりはるかに高い周波数で再生され
る前記アナログ信号のサンプリングに対応する変換され
たディジタルパルス信号の内容を平均化するコンピュー
タ手段と、前記タイムスロットパルス信号を別個のアド
レスの下に記憶する手段と、前記記憶されたパルス信号
を読み出すために前記アドレスに応答する手段と、連続
するパルス信号における変化を検出するため前記読み出
されたパルス信号に応答する手段と、前記コンピュータ
手段に前記パルス信号の記憶内容を選択させたであろう
可能なアナログ波を計算するため、前記周波数でくり返
される各タイムスロット内における複数の点を計算する
、前記検出された変化に応答するディジタル−アナログ
コンバータと、前記複数の点に対応するアナログ信号を
与える手段とを備えた装置。
（３４）前記計算された可能なアナログ波は、最も最近
の従前変化の振幅に応じて前記検出された変化のそれぞ
れに適合する正弦波の一部である特許請求の範囲（３３
）の装置。
（３５）磁気テープを備え、前記記憶されたデータは前
記磁気テープ上に並列に記録された２対のチャンネルに
対応し、これらのチャンネルのそれぞれに対し前記ディ
ジタル−アナログコンバータが存在し、さらに前記読み
出し手段に対し前記記憶された信号を前進方向あるいは
後進方向のいずれの方向にも読み出させる手段とを備え
、前記チャンネルのうちのいくつかが前記テープ上で前
進方向に記録している間に前記チャンネルのうちの他の
チャンネルは同じテープ上で逆方向に同時に記録される
特許請求の範囲（３３）の装置。