JPS6326120A - 復号回路 - Google Patents
復号回路Info
- Publication number
- JPS6326120A JPS6326120A JP16951286A JP16951286A JPS6326120A JP S6326120 A JPS6326120 A JP S6326120A JP 16951286 A JP16951286 A JP 16951286A JP 16951286 A JP16951286 A JP 16951286A JP S6326120 A JPS6326120 A JP S6326120A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- basic
- nrz
- code conversion
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 68
- 230000004044 response Effects 0.000 claims abstract description 9
- 230000005764 inhibitory process Effects 0.000 abstract 4
- 230000010485 coping Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 230000003111 delayed effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は符号化されたバイポーラ信号を、少ない数のJ
−にフリツプフロツプとDフリップフロップを用いて選
択的にHD B (High Density Bi−
polar ) 2、HDB3、及びA M I (
AlternateMark Inversion)符
号変換則によりNRZ (Non=Return−to
−Zero)信号を得るものである。
−にフリツプフロツプとDフリップフロップを用いて選
択的にHD B (High Density Bi−
polar ) 2、HDB3、及びA M I (
AlternateMark Inversion)符
号変換則によりNRZ (Non=Return−to
−Zero)信号を得るものである。
本発明は、復号回路に関し、特にバイポーラ信号を所定
伝送符号変換法則に従ってNRZ信号に復号する回路に
関するものである。
伝送符号変換法則に従ってNRZ信号に復号する回路に
関するものである。
今日の伝送回線に用いられる符号としては色々あるが、
特に端局に用いられる連続符号防止のための符号変換と
してHDB2、HDB3、及びAMl符号変換があり、
これらを用いてバイポーラ信号をNRZ信号に復号する
回路が必要になっている。
特に端局に用いられる連続符号防止のための符号変換と
してHDB2、HDB3、及びAMl符号変換があり、
これらを用いてバイポーラ信号をNRZ信号に復号する
回路が必要になっている。
ここで、第6図を用いHDB3符号変換を簡単に説明す
ると、最終的に得たいNRZ信号(第6図(A))に連
続した「1」が在るとバイポーラ信号の正のユニポーラ
信号Pと負のユニポーラ信号Nは交互に生ずる。これは
AMI符号変換に相当する0次にrOJが4つ以上連続
すると1番目と4番目の「0」に対応して負のユニポー
ラ信号Nが「1」となり、その後、ユニポーラ信号Pと
Nが交互に出現し、再度rOJが連続して4以上発生し
たときにはユニポーラ信号Pにおいて1番目と4番目の
「0」に対応して「1」が生ずる(第6図(B)’)、
また、第6図(C)に示すようなNRZ信号の場合には
、第6図(D)に示すように最初の4連続rOJでユニ
ポーラ信号Nを第6図(B)と同様に作るが、次の4連
続「0」との間に1つの「1」しかなければ、この「1
」に対応するユニポーラ信号Pの「1」が次の4連続r
OJの1番目のrlJに対応して代替えされるように符
号変換することもHDB3の変換則である。
ると、最終的に得たいNRZ信号(第6図(A))に連
続した「1」が在るとバイポーラ信号の正のユニポーラ
信号Pと負のユニポーラ信号Nは交互に生ずる。これは
AMI符号変換に相当する0次にrOJが4つ以上連続
すると1番目と4番目の「0」に対応して負のユニポー
ラ信号Nが「1」となり、その後、ユニポーラ信号Pと
Nが交互に出現し、再度rOJが連続して4以上発生し
たときにはユニポーラ信号Pにおいて1番目と4番目の
「0」に対応して「1」が生ずる(第6図(B)’)、
また、第6図(C)に示すようなNRZ信号の場合には
、第6図(D)に示すように最初の4連続rOJでユニ
ポーラ信号Nを第6図(B)と同様に作るが、次の4連
続「0」との間に1つの「1」しかなければ、この「1
」に対応するユニポーラ信号Pの「1」が次の4連続r
OJの1番目のrlJに対応して代替えされるように符
号変換することもHDB3の変換則である。
同様にしてHDB2符号変換の場合には、連続符号rO
Jが3以上のときに適用され、AMI符号変換の場合は
、「1」の信号に対して必ず交互にユニポーラ信号Pと
Nを発生するものである点がHDB3符号変換と異なる
だけである。
Jが3以上のときに適用され、AMI符号変換の場合は
、「1」の信号に対して必ず交互にユニポーラ信号Pと
Nを発生するものである点がHDB3符号変換と異なる
だけである。
第7図は従来のHDB2、HDB3、及びAM■符号変
換回路を含んだ復号回路を示しており、P信号及びN信
号はそれぞれバイポーラ信号の正負のユニポーラ信号を
示している。このほか、復号回路にはHDB符号変換(
HDBn″H”)かAMI符号変換(AM1’L“)か
を選択する論理信号と、HDB符号変換の内、HDB2
符号変換(HDB2”L″)かHDB3符号変換(HD
B3”H”)かを選択する論理信号とが入力されている
。
換回路を含んだ復号回路を示しており、P信号及びN信
号はそれぞれバイポーラ信号の正負のユニポーラ信号を
示している。このほか、復号回路にはHDB符号変換(
HDBn″H”)かAMI符号変換(AM1’L“)か
を選択する論理信号と、HDB符号変換の内、HDB2
符号変換(HDB2”L″)かHDB3符号変換(HD
B3”H”)かを選択する論理信号とが入力されている
。
又、5L52はアンド・ノア・ゲート、53〜58はD
クリップフロップ、59.60はJ−にフリップフロッ
プ、61〜64はナンドゲート、65〜67はインバー
タ、そして68はアンドゲートである。
クリップフロップ、59.60はJ−にフリップフロッ
プ、61〜64はナンドゲート、65〜67はインバー
タ、そして68はアンドゲートである。
第8図乃至第10図はそれぞれHDB3、HDB2、及
びAMI符号変換に基づく第7図の従来の復号回路の動
作タイムチャートを示しており、各波形図に付した符号
は図中の符号に対応している。
びAMI符号変換に基づく第7図の従来の復号回路の動
作タイムチャートを示しており、各波形図に付した符号
は図中の符号に対応している。
まず、HDB3符号変換による動作を説明すると、ユニ
ポーラP信号及びN信号(HDB3符号変換を特別に受
けるパルスに斜線を付した)並びにJ−にフリップフロ
ンプロ0の出力信号[相]及びOXを入力したアンド・
ノア・ゲート51及び52は信号■及び0を発生する。
ポーラP信号及びN信号(HDB3符号変換を特別に受
けるパルスに斜線を付した)並びにJ−にフリップフロ
ンプロ0の出力信号[相]及びOXを入力したアンド・
ノア・ゲート51及び52は信号■及び0を発生する。
信号■はDフリップフロップ53で1ビット分遅延され
て信号0を出力し、その反転出力Oxが更にDフリップ
フロップ54で同様に遅延されて信号@を出力する。
て信号0を出力し、その反転出力Oxが更にDフリップ
フロップ54で同様に遅延されて信号@を出力する。
信号[相]はDフリップフロップ58で1ビツト遅延さ
れDフリップフロップ53の出力とともにナンドゲート
63及びインバータ66を介してJ−にフリップフロッ
プ59に入力される。このとき、HDBnは0H″、A
MIは3L″であるからJ−にフリップフロップ59は
作動し信号oxを出力する。
れDフリップフロップ53の出力とともにナンドゲート
63及びインバータ66を介してJ−にフリップフロッ
プ59に入力される。このとき、HDBnは0H″、A
MIは3L″であるからJ−にフリップフロップ59は
作動し信号oxを出力する。
また、HDB3が選択され、′H”レベルになっている
ので、インバータ65の出力はL”レベルとなってナン
ドゲート61及びDフリソプフロフブ57の動作を禁止
する。
ので、インバータ65の出力はL”レベルとなってナン
ドゲート61及びDフリソプフロフブ57の動作を禁止
する。
従って、Dフリップフロップ54の出力[相]はナンド
ゲート62を通って反転され、Dフリップフロップ55
.56によりそれぞれ信号@、[相]が得られる。
ゲート62を通って反転され、Dフリップフロップ55
.56によりそれぞれ信号@、[相]が得られる。
従って、J−にフリップフロップ59の反転信号Oxと
、Dフリップフロップ58の出力[相]の反転信号0x
と、Dフリップフロップ54の出力[相]の反転信号o
xと、Dフリップフロップ55の出力[相]と、を入力
するナンドゲート64の出力[相]と、Dフリップフロ
ップ56の出力[相]とを入力するアンドゲート68の
出力は第8図のNRZ波形となって斜線で示したユニポ
ーラ信号P及びNの部分信号をHDB3符号変換してい
ることが分かる。
、Dフリップフロップ58の出力[相]の反転信号0x
と、Dフリップフロップ54の出力[相]の反転信号o
xと、Dフリップフロップ55の出力[相]と、を入力
するナンドゲート64の出力[相]と、Dフリップフロ
ップ56の出力[相]とを入力するアンドゲート68の
出力は第8図のNRZ波形となって斜線で示したユニポ
ーラ信号P及びNの部分信号をHDB3符号変換してい
ることが分かる。
同様にしてHDB2符号変換を選択すれば第9図の波形
図が得られ、AMI符号変換を選択すれば第10図の波
形図が得られることは当業者に明らかであろう、この場
合、HDB 2を選択すると、Dフリップフロップ55
及び56は不動作となり、その代わりDフリップフロッ
プ57が動作する。
図が得られ、AMI符号変換を選択すれば第10図の波
形図が得られることは当業者に明らかであろう、この場
合、HDB 2を選択すると、Dフリップフロップ55
及び56は不動作となり、その代わりDフリップフロッ
プ57が動作する。
また、AMIの場合には、Dフリップフロップ55〜5
7及びJ−にフリップフロップ59を不動作としてその
出力をO”固定し、Dフリップフロップ54の反転出力
Oxがゲート64及び68を介して出力される。尚、波
形に付した。x、OX等の符号は例えば、フリップフロ
ップの出力信号0の反転信号を意味する。
7及びJ−にフリップフロップ59を不動作としてその
出力をO”固定し、Dフリップフロップ54の反転出力
Oxがゲート64及び68を介して出力される。尚、波
形に付した。x、OX等の符号は例えば、フリップフロ
ップの出力信号0の反転信号を意味する。
このような従来の復号回路では、HDB2とHDB3符
号変換の切り替え部の回路構成が複雑でDフリ7プフロ
ツプの数が多く規模が大きくなる。
号変換の切り替え部の回路構成が複雑でDフリ7プフロ
ツプの数が多く規模が大きくなる。
更に、AMI信号を出力する場合の切り替えが2つのJ
−にフリップフロップを用い複雑であるという問題点が
あった。
−にフリップフロップを用い複雑であるという問題点が
あった。
従って、本発明の目的は、出来るだけ回路構成の簡単な
HDB2、HDB3、及びAMI符号変換用の復号回路
を提供することである。
HDB2、HDB3、及びAMI符号変換用の復号回路
を提供することである。
第1図は上記の問題点を解決するため、バイポーラ信号
を構成する正負のユニポーラ信号P、NをHDB2、H
DB 3、及びAM!符号変換則により選択的にNRZ
信号に復号する本発明の回路を原理的に示した図で、1
は、正負のユニポーラ信号P、Nが入力され、HDB2
又はHDB3符号変換特有の連続した同極性ビットの後
方ビットを除いたユニポーラ信号の基本NRZ信号■X
、及びその後方ビットに対応した禁止ビット信号■Xを
発生する基本NRZ信号発生手段、2は、HDB2又は
HDB3符号変換の選択指令に応じて基本NRZ信号■
Xをシフトさせる連続符号発生手段、3は、基本NRZ
信号■Xをシフトしたもの■Xと禁止ビー/ ト信号■
XとからNRZ信号を発生するとともにAMI符号変換
の選択指令に応じて基本NRZ信号■Xに相当するNR
Z信号を出力する選択手段である。
を構成する正負のユニポーラ信号P、NをHDB2、H
DB 3、及びAM!符号変換則により選択的にNRZ
信号に復号する本発明の回路を原理的に示した図で、1
は、正負のユニポーラ信号P、Nが入力され、HDB2
又はHDB3符号変換特有の連続した同極性ビットの後
方ビットを除いたユニポーラ信号の基本NRZ信号■X
、及びその後方ビットに対応した禁止ビット信号■Xを
発生する基本NRZ信号発生手段、2は、HDB2又は
HDB3符号変換の選択指令に応じて基本NRZ信号■
Xをシフトさせる連続符号発生手段、3は、基本NRZ
信号■Xをシフトしたもの■Xと禁止ビー/ ト信号■
XとからNRZ信号を発生するとともにAMI符号変換
の選択指令に応じて基本NRZ信号■Xに相当するNR
Z信号を出力する選択手段である。
本発明を示す第1図において、いずれの符号変換におい
ても基本NRZ信号発生手段1はHDB2又はHDB3
符号変換特有の連続した同極性ビットの後方ビットを除
いたユニポーラ信号の基本NRZ信号■X、及びその後
方ビットに対応した禁止ビット信号■Xを発生する。基
本NRZ信号■Xは連続符号発生手段2でHDB2又は
HDB3符号変換の選択指令に応じてシフトされる。即
ち、HDB 2の場合には2ビツト、HDB 3の場合
には3ビットシフトされる。このシフトされた信号■X
と基本NRZ信号発生手段1からの禁止ビット信号■X
とを用いて選択手段3でNRZ信号が発生されるととも
に、選択手段3はAM[符号変換の選択指令に応じて基
本NRZ信号■Xに相当するNRZ信号を出力する。
ても基本NRZ信号発生手段1はHDB2又はHDB3
符号変換特有の連続した同極性ビットの後方ビットを除
いたユニポーラ信号の基本NRZ信号■X、及びその後
方ビットに対応した禁止ビット信号■Xを発生する。基
本NRZ信号■Xは連続符号発生手段2でHDB2又は
HDB3符号変換の選択指令に応じてシフトされる。即
ち、HDB 2の場合には2ビツト、HDB 3の場合
には3ビットシフトされる。このシフトされた信号■X
と基本NRZ信号発生手段1からの禁止ビット信号■X
とを用いて選択手段3でNRZ信号が発生されるととも
に、選択手段3はAM[符号変換の選択指令に応じて基
本NRZ信号■Xに相当するNRZ信号を出力する。
以下、本発明の詳細な説明する。
第2図は、第1図に概念的に示した本発明の復号回路の
実施例を示すもので、基本NRZ信号発生手段1は、正
負のユニポーラ信号P及びNを入力するJ−にフリップ
フロップ11と、このJ−にフリ7ブフロソプ11の出
力及びユニポーラ信号P、Nに応答して基本NRZ信号
■Xの1ビットシフト前の反転NRZ信号■を発生する
第1のアンド・ノア・ゲート12と、正負のユニポーラ
信号P、N及びJ−にフリップフロップ11の出力に応
答して禁止ビット信号■Xの1ビットシフト前の反転禁
止ビット信号■を発生する第2のアンド・ノア・ゲート
13と、信号■を1ビットシフトして基本NRZ信号■
Xを発生する第1のDフリップフロップ14と、信号■
を1ビットシフトして禁止ピント信号■Xを発生する第
2のDフリップフロップ15と、で構成されている。こ
の第1のDフリップフロップ14の反転出力は基本NR
Z信号発生手段1の出力である基本NRZ信号■Xにな
り、第2のDフリップフロップ15の反転出力が基本N
RZ信号発生手段1の出力である禁止ビット信号■Xに
なる。
実施例を示すもので、基本NRZ信号発生手段1は、正
負のユニポーラ信号P及びNを入力するJ−にフリップ
フロップ11と、このJ−にフリ7ブフロソプ11の出
力及びユニポーラ信号P、Nに応答して基本NRZ信号
■Xの1ビットシフト前の反転NRZ信号■を発生する
第1のアンド・ノア・ゲート12と、正負のユニポーラ
信号P、N及びJ−にフリップフロップ11の出力に応
答して禁止ビット信号■Xの1ビットシフト前の反転禁
止ビット信号■を発生する第2のアンド・ノア・ゲート
13と、信号■を1ビットシフトして基本NRZ信号■
Xを発生する第1のDフリップフロップ14と、信号■
を1ビットシフトして禁止ピント信号■Xを発生する第
2のDフリップフロップ15と、で構成されている。こ
の第1のDフリップフロップ14の反転出力は基本NR
Z信号発生手段1の出力である基本NRZ信号■Xにな
り、第2のDフリップフロップ15の反転出力が基本N
RZ信号発生手段1の出力である禁止ビット信号■Xに
なる。
連続符号発生手段2は、第1のDフリップフロップ14
からの基本NRZ信号■Xをそれぞれ1ビツトづつシフ
トさせる第3及び第4のDフリップフロップ21,22
と、HDB2符号変換指令(HDBn”H”、HDB
2″L1にした場合)に応答して第3のDフリップフロ
ップ21の出力のみを選択するとともにHDB 3符号
変換指令(HDBn”H”、HD83″H”にした場合
)に応答して第4のDフリップフロップ22の出力のみ
を選択する第3のアンド・ノア・ゲート23と、HDB
符号変換が選択されたときのみ第3のアンド・ノア・ゲ
ート23の出力を1ビットシフトさせる第5のDフリッ
プフロップ24と、で構成されている。25はHDB符
号選択のためのインバータである。
からの基本NRZ信号■Xをそれぞれ1ビツトづつシフ
トさせる第3及び第4のDフリップフロップ21,22
と、HDB2符号変換指令(HDBn”H”、HDB
2″L1にした場合)に応答して第3のDフリップフロ
ップ21の出力のみを選択するとともにHDB 3符号
変換指令(HDBn”H”、HD83″H”にした場合
)に応答して第4のDフリップフロップ22の出力のみ
を選択する第3のアンド・ノア・ゲート23と、HDB
符号変換が選択されたときのみ第3のアンド・ノア・ゲ
ート23の出力を1ビットシフトさせる第5のDフリッ
プフロップ24と、で構成されている。25はHDB符
号選択のためのインバータである。
選択手段3は、HDB符号変換が指令された時(HDB
n”H″)、第2のDフリップフロップ15の反転出力
■Xを通過させる第1のナンドゲート31と、AMI符
号変換が指令された時(AMl”L”)、第1のDフリ
ップフロ7ブ14の出力■を通過させる第2のナンドゲ
ート32と、第1及び第2のナンドゲート31.32の
出力と第5のDフリップフロップ24の反転出力との論
理積をとるアンドゲート33と、で構成されている。3
4はAMI符号変換のためのインバータである。
n”H″)、第2のDフリップフロップ15の反転出力
■Xを通過させる第1のナンドゲート31と、AMI符
号変換が指令された時(AMl”L”)、第1のDフリ
ップフロ7ブ14の出力■を通過させる第2のナンドゲ
ート32と、第1及び第2のナンドゲート31.32の
出力と第5のDフリップフロップ24の反転出力との論
理積をとるアンドゲート33と、で構成されている。3
4はAMI符号変換のためのインバータである。
次に、第2図に示した本発明の復号回路の実施例の動作
を第3図乃至第5図にそれぞれ示したHDB3、HDB
2、及びAMI符号変換則による復号タイムチャートを
参照して説明する。
を第3図乃至第5図にそれぞれ示したHDB3、HDB
2、及びAMI符号変換則による復号タイムチャートを
参照して説明する。
まず、第2図及び第3図において、バイポーラ信号の正
負の各成分のユニポーラ信号P及びNがJ−にフリップ
フロップ11に入力されて出力信号の及び■Xを発生す
る。これらの信号はアンド・ノア・ゲート12及び13
でアンド出力信号a〜dを経てノア出力■及び■を発生
する。第3図より分かるように、アンド出力a及びbは
、ユニポーラ信号P、Hのうち斜線を付したHDB3符
号変換に特有な連続した同極性の識別ビットの後方のビ
ットを除いたユニポーラ信号P、Nを逆の順序で交互に
AMI変換符号の如く現れている。
負の各成分のユニポーラ信号P及びNがJ−にフリップ
フロップ11に入力されて出力信号の及び■Xを発生す
る。これらの信号はアンド・ノア・ゲート12及び13
でアンド出力信号a〜dを経てノア出力■及び■を発生
する。第3図より分かるように、アンド出力a及びbは
、ユニポーラ信号P、Hのうち斜線を付したHDB3符
号変換に特有な連続した同極性の識別ビットの後方のビ
ットを除いたユニポーラ信号P、Nを逆の順序で交互に
AMI変換符号の如く現れている。
そして、アンド出力C及びdは残りの後方の識別ビット
が交互に現れている。従って、信号■はアンド出力a及
びbのNRZ信号の反転したものに相当し、信号■はア
ンド出力C及びdを合成したものに相当している。この
信号■はDフリップフロップ15で1ビットシフトされ
て最終的にNRZ信号を得るためのインヒビット信号、
即ち禁止信号■Xを作るものである。信号■は更にDフ
リップフロップ14で1ビットシフト遅延される。
が交互に現れている。従って、信号■はアンド出力a及
びbのNRZ信号の反転したものに相当し、信号■はア
ンド出力C及びdを合成したものに相当している。この
信号■はDフリップフロップ15で1ビットシフトされ
て最終的にNRZ信号を得るためのインヒビット信号、
即ち禁止信号■Xを作るものである。信号■は更にDフ
リップフロップ14で1ビットシフト遅延される。
このDフリップフロップ14の反転出力■Xは最終的な
NRZ信号の基礎を成すものであるから、ここでは基本
NRZ信号と称する。
NRZ信号の基礎を成すものであるから、ここでは基本
NRZ信号と称する。
基本NRZ信号■XはDフリップフロップ21及び22
でそれぞれ1ビツトづつシフトされて信号■及び■を出
力する。このとき第3図ではHDB3が選択されている
のであるから信号■はアンド・ノア・ゲート23で阻止
され、信号■のみがDフリップフロップ24に入力され
て出力信号■Xを発生しアンドゲート34へ送られる。
でそれぞれ1ビツトづつシフトされて信号■及び■を出
力する。このとき第3図ではHDB3が選択されている
のであるから信号■はアンド・ノア・ゲート23で阻止
され、信号■のみがDフリップフロップ24に入力され
て出力信号■Xを発生しアンドゲート34へ送られる。
一方、Dフリップフロップ15の反転出力■Xを入力し
ているナンドゲート31の他方の入力がHDBn″H″
であるから、信号■Xはそのまま出力されてアンドゲー
ト33に送られる。このアンドゲート33のもう一つの
入力はナンドゲート32の出力であるが、これは今、イ
ンバータ34によりH”レベルが続いているので、アン
ドゲート33は信号■Xと信号■Xの反転された信号0
との論理積をとってNRZ信号を最終的に出力する。
ているナンドゲート31の他方の入力がHDBn″H″
であるから、信号■Xはそのまま出力されてアンドゲー
ト33に送られる。このアンドゲート33のもう一つの
入力はナンドゲート32の出力であるが、これは今、イ
ンバータ34によりH”レベルが続いているので、アン
ドゲート33は信号■Xと信号■Xの反転された信号0
との論理積をとってNRZ信号を最終的に出力する。
次に、HDB2符号変換の場合は、HDB2“H”が選
択されることによりアンド・ノア・ゲート23で信号■
が通過し、信号■が阻止されるところだけが上述したH
DB3の場合と異なっており、そのタイムチャートは第
4図に示した通りである。
択されることによりアンド・ノア・ゲート23で信号■
が通過し、信号■が阻止されるところだけが上述したH
DB3の場合と異なっており、そのタイムチャートは第
4図に示した通りである。
従って、HDB2符号変換とHDB3符号変換との違い
はDフリップフロップによるビットシフト数が「3」で
あるか「4」であるかであり、これはそれぞれ信号■X
の禁止ビット信号に対し相対的にシフトさせ゛01連続
符号が連続したときの特有の符号変換則に対応している
。
はDフリップフロップによるビットシフト数が「3」で
あるか「4」であるかであり、これはそれぞれ信号■X
の禁止ビット信号に対し相対的にシフトさせ゛01連続
符号が連続したときの特有の符号変換則に対応している
。
最後にAMT符号変換の場合は、AMI″L3を選択す
ることにより、Dフリップフロップ24及びナンドゲー
ト31の出力が”H”に固定されるので、基本NRZ信
号■Xの反転信号■がアンドゲート32を通過して反転
され基本NRZ信号■Xに戻ってアンドゲート33から
NRZ信号として出力される。尚、AMf符号変換時に
は特有の連続した同極性と、トは出現しないのでアンド
出力C及びdは”L”に固定され、信号■も”H”に固
定されて禁止ビット信号は発生しない。
ることにより、Dフリップフロップ24及びナンドゲー
ト31の出力が”H”に固定されるので、基本NRZ信
号■Xの反転信号■がアンドゲート32を通過して反転
され基本NRZ信号■Xに戻ってアンドゲート33から
NRZ信号として出力される。尚、AMf符号変換時に
は特有の連続した同極性と、トは出現しないのでアンド
出力C及びdは”L”に固定され、信号■も”H”に固
定されて禁止ビット信号は発生しない。
尚、AMI符号変換に際しては、Dフリップフロップ1
4の出力■を用いて説明したが、基本NRZ信号■Xを
選択手段3内で反転して利用してもよい。
4の出力■を用いて説明したが、基本NRZ信号■Xを
選択手段3内で反転して利用してもよい。
このようにして、バイポーラ信号の各正負のユニポーラ
信号は所定の符号変換則に対応して基本NRZ信号、禁
止ビット信号を生成し、連続符号を発生することにより
所定のNRZ信号を得るものである。
信号は所定の符号変換則に対応して基本NRZ信号、禁
止ビット信号を生成し、連続符号を発生することにより
所定のNRZ信号を得るものである。
以上のように、本発明の復号回路によれば、HDB2又
はHDB3符号変換特有の連続した同極性ビットに着目
して基本NRZ信号及び禁止ビソト信号を発生し基本N
RZ信号をシフトさせて禁止ビットを合成してHDB2
及びHDB 3符号変換に対処するとともに、AMI符
号変換にはその基本N RZ信号自体を用いたので、フ
リップフロップを数を削減でき回路構成を非常に簡素化
できるという効果を奏する。
はHDB3符号変換特有の連続した同極性ビットに着目
して基本NRZ信号及び禁止ビソト信号を発生し基本N
RZ信号をシフトさせて禁止ビットを合成してHDB2
及びHDB 3符号変換に対処するとともに、AMI符
号変換にはその基本N RZ信号自体を用いたので、フ
リップフロップを数を削減でき回路構成を非常に簡素化
できるという効果を奏する。
第1図は本発明に係る復号回路の原理ブロック図、
第2図は本発明の復号回路の実施例を示す回路図、
第3図は本発明の復号回路で用いられるHDB3符号変
換による動作波形図、 第4図は本発明の復号回路で用いられるHDB2符号変
換による動作波形図、 第5図は本発明の復号回路で用いられるAMI符号変換
による動作波形図、 第6図はHDB3の符号変換則を説明するための波形図
、 第7図は従来の復号回路の構成を示す回路図、第8図は
従来の復号回路で用いられるHDB 3符号変換による
動作波形図、 第9図は従来の復号回路で用いられるHDB 2符号変
換による動作波形図、 第10図は従来の復号回路で用いられるAM!符号変換
による動作波形図、である。 第1図及び第2図において、 1は基本NRZ信号発生手段、 2は連続符号発生手段、 3は選択手段、 ■Xは基本NRZ信号、 ■Xは禁止ビット信号、 ■Xは基本NRZ信号を所定ピット数シフトしたf8号
、 11はJ−にフリップフロップ、 12.13.23はアンド・ノア・ゲート、14.15
.21〜24はDフリップフロ、ブ、31.32はナン
ドゲート、 33はアンドゲート、である。 尚、図中、同一符号は同−又は相当部分を示す。
換による動作波形図、 第4図は本発明の復号回路で用いられるHDB2符号変
換による動作波形図、 第5図は本発明の復号回路で用いられるAMI符号変換
による動作波形図、 第6図はHDB3の符号変換則を説明するための波形図
、 第7図は従来の復号回路の構成を示す回路図、第8図は
従来の復号回路で用いられるHDB 3符号変換による
動作波形図、 第9図は従来の復号回路で用いられるHDB 2符号変
換による動作波形図、 第10図は従来の復号回路で用いられるAM!符号変換
による動作波形図、である。 第1図及び第2図において、 1は基本NRZ信号発生手段、 2は連続符号発生手段、 3は選択手段、 ■Xは基本NRZ信号、 ■Xは禁止ビット信号、 ■Xは基本NRZ信号を所定ピット数シフトしたf8号
、 11はJ−にフリップフロップ、 12.13.23はアンド・ノア・ゲート、14.15
.21〜24はDフリップフロ、ブ、31.32はナン
ドゲート、 33はアンドゲート、である。 尚、図中、同一符号は同−又は相当部分を示す。
Claims (4)
- (1)バイポーラ信号を構成する正負のユニポーラ信号
(P、N)をHDB2、HDB3、及びAMI符号変換
則により選択的にNRZ信号に復号する回路において、 前記正負のユニポーラ信号(P、N)が入力され、HD
B2又はHDB3符号変換特有の連続した同極性ビット
を除いた前記ユニポーラ信号の基本NRZ信号([4]
x)、及び前記連続した同極性ビットに対応した禁止ビ
ット信号([5]x)を発生する基本NRZ信号発生手
段(1)と、 HDB2又はHDB3符号変換の選択指令に応じて前記
基本NRZ信号([4]x)をシフトさせる連続符号発
生手段(2)と、 前記基本NRZ信号([4]x)をシフトさせた信号(
[8]x)と前記禁止ビット信号([5]x)とからN
RZ信号を発生するとともにAMI符号変換の選択指令
に応じて前記基本NRZ信号([4]x)に相当するN
RZ信号を出力する選択手段(3)と、 を備えていることを特徴とした復号回路。 - (2)前記基本NRZ信号発生手段(1)が、前記正負
のユニポーラ信号(P、N)を入力するJ−Kフリップ
フロップ(11)と、該J−Kフリップフロップ(11
)の出力([1]、[1]x)及び前記正負のユニポー
ラ信号(P、N)に応答して反転NRZ信号([2])
を発生する第1のアンド・ノア・ゲート(12)と、前
記正負のユニポーラ信号(P、N)及び前記J−Kフリ
ップフロップ(11)の出力([1]、[1]x)に応
答して反転禁止ビット信号([3])を発生する第2の
アンド・ノア・ゲート(13)と、前記アンド・ノア・
ゲート(12)の出力([2])を1ビットシフトして
前記基本NRZ信号([4]x)を発生する第1のDフ
リップフロップ(14)と、前記第2のアンド・ノア・
ゲート(13)の出力([3])を1ビットシフトして
前記禁止ビット信号([5]x)を発生する第2のDフ
リップフロップ(15)と、で構成されている特許請求
の範囲第1項に記載の復号回路。 - (3)前記連続符号発生手段(2)が、前記基本NRZ
信号([4]x)をそれぞれ1ビットづつシフトさせる
第3及び第4のDフリップフロップ(21、22)と、
前記HDB2符号変換指令に応答して前記第3のDフリ
ップフロップ(21)の出力のみを選択するとともに前
記HDB3符号変換指令に応答して前記第4のDフリッ
プフロップ(22)の出力のみを選択する第3のアンド
・ノア・ゲート(23)と、HDB符号変換が選択され
たときのみ前記第3のアンド・ノア・ゲート(23)の
出力を1ビットシフトさせる第5のDフリップフロップ
(24)と、で構成されている特許請求の範囲第1項又
は第2項に記載の復号回路。 - (4)前記選択手段(3)が、前記HDB符号変換が指
令された時、前記禁止ビット信号([5]x)の反転出
力を通過させる第1のナンドゲート(31)と、前記A
MI符号変換が指令された時、前記基本NRZ信号([
4]x)の反転信号([4])を通過させる第2のナン
ドゲート(32)と、前記第1及び第2のナンドゲート
(31、32)の出力([11]、[10])と前記第
5のDフリップフロップ(24)との論理積をとるアン
ドゲート(33)と、で構成されている特許請求の範囲
第1項又は第2項に記載の復号回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16951286A JPS6326120A (ja) | 1986-07-18 | 1986-07-18 | 復号回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16951286A JPS6326120A (ja) | 1986-07-18 | 1986-07-18 | 復号回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6326120A true JPS6326120A (ja) | 1988-02-03 |
Family
ID=15887883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16951286A Pending JPS6326120A (ja) | 1986-07-18 | 1986-07-18 | 復号回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6326120A (ja) |
-
1986
- 1986-07-18 JP JP16951286A patent/JPS6326120A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09162744A (ja) | デジタル変調装置、その方法及び記録媒体 | |
JPH0428180B2 (ja) | ||
US7956785B2 (en) | Return to zero digital to analog converter and converting method thereof | |
US4617552A (en) | Method and apparatus for converting a digital data | |
KR100329320B1 (ko) | 디지털신호전송회로 | |
KR950010213B1 (ko) | 디지탈 코드 변환 장치 및 방법 | |
JPS6326120A (ja) | 復号回路 | |
JPH04506136A (ja) | 二進情報を符号化するためのデジタル回路 | |
JPH07202714A (ja) | パラレル・シリアル・データ変換回路 | |
JP2607538B2 (ja) | 加算回路 | |
JPS63108566A (ja) | デイジタルミユ−テイング回路 | |
US20060109948A1 (en) | High frequency counter circuit | |
JPH0590970A (ja) | Cmiエンコーダ回路 | |
JPH0681050B2 (ja) | 並列形ad変換器 | |
JPS63222519A (ja) | B8zs/b6zs符号回路 | |
JP2008294492A (ja) | 多相クロック生成回路 | |
SU1559413A1 (ru) | Комбинационный преобразователь форм кода | |
JPS61105640A (ja) | 並列補数回路 | |
JP2594699B2 (ja) | 5b6b符号則逆変換回路 | |
RU2161369C1 (ru) | Устройство для декодирования двоичных кодов хемминга | |
JPS63306718A (ja) | シリアルアクセス回路 | |
JPS62241435A (ja) | スプリツトフエ−ズ符号復号回路 | |
RU2029431C1 (ru) | Преобразователь кодов | |
JP4679433B2 (ja) | 発振回路 | |
JPH0536292A (ja) | シフトレジスタ回路 |