JPS6326115A - ３値コントロ−ル回路 - Google Patents
３値コントロ−ル回路Info
- Publication number
- JPS6326115A JPS6326115A JP61169994A JP16999486A JPS6326115A JP S6326115 A JPS6326115 A JP S6326115A JP 61169994 A JP61169994 A JP 61169994A JP 16999486 A JP16999486 A JP 16999486A JP S6326115 A JPS6326115 A JP S6326115A
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- inverter
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101150110971 CIN7 gene Proteins 0.000 abstract description 5
- 101150110298 INV1 gene Proteins 0.000 abstract description 5
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/16—Conversion to or from representation by pulses the pulses having three levels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
２電源を用いた３値コントロール回路であって、１ピン
に入力するハイレベル（以下、Ｈレベルと称す）、ロー
レベル（以下Ｌレベルと称す）、およびハイインピーダ
ンスの３値入力に対応してそのレベルを可変としたレベ
ル回路の出力をしきい値に差異を設けた２つのインバー
タ回路に印加し、２つのインバータ回路の３つの状態で
３値を判別することにより、回路構成を簡単化できる。
に入力するハイレベル（以下、Ｈレベルと称す）、ロー
レベル（以下Ｌレベルと称す）、およびハイインピーダ
ンスの３値入力に対応してそのレベルを可変としたレベ
ル回路の出力をしきい値に差異を設けた２つのインバー
タ回路に印加し、２つのインバータ回路の３つの状態で
３値を判別することにより、回路構成を簡単化できる。
本発明は３値コントロール入力回路、すなわち３値を判
別して制御する回路に関するものである。
別して制御する回路に関するものである。
本発明の回路は例えば多モードを有する機器のモード切
換等に使用することができる。
換等に使用することができる。
従来、多モード切換等に使用される３値コントロール入
力回路は、３値の電源、例えば高位の端子（５Ｖ）、接
地端子（ＯＶ）、低位の端子（−５Ｖ）の三つの電源端
子を用いており、３値の電源を用窓しなければならなか
った。これは集積回路で電源が２値で供給される場合そ
の３値コントロール回路を構成するのは困難である。こ
の問題を解決し、２値の電源で「１」、「０」、ｒ Ｈ
ｚＪ（ハイインピーダンス）の３値コントロール入力回
路を先に本発明者が提案している（特願昭５９−４３６
４１号）、。
力回路は、３値の電源、例えば高位の端子（５Ｖ）、接
地端子（ＯＶ）、低位の端子（−５Ｖ）の三つの電源端
子を用いており、３値の電源を用窓しなければならなか
った。これは集積回路で電源が２値で供給される場合そ
の３値コントロール回路を構成するのは困難である。こ
の問題を解決し、２値の電源で「１」、「０」、ｒ Ｈ
ｚＪ（ハイインピーダンス）の３値コントロール入力回
路を先に本発明者が提案している（特願昭５９−４３６
４１号）、。
しかし、従来２電源（電源と接地）におけるデジタル回
路では、「１」、「０」の２値でデータを判別しており
、ｒＨｚ、Ｊのデータは判別に困難性があり、そのため
回路も複雑になっていた。
路では、「１」、「０」の２値でデータを判別しており
、ｒＨｚ、Ｊのデータは判別に困難性があり、そのため
回路も複雑になっていた。
本発明は、高位および低位の２電源を用い、Ｈレベル、
Ｌレベルおよびハイインピーダンス（Ｈｚ）の３値を判
別する３値コントロール回路において、そのしきい値に
差がある２つのインバータ回路と、咳高位および低位の
電源端子間に挿入されると共に、前記３値の入力端子に
接続し、該３値入力に応じた電位を該接続点に発生する
レベル回路とを設け、該レベル回路の接続点に前記２つ
のインバータ回路の入力端子を接続してなることを特徴
とする３値コントロール回路を提供するものである。
Ｌレベルおよびハイインピーダンス（Ｈｚ）の３値を判
別する３値コントロール回路において、そのしきい値に
差がある２つのインバータ回路と、咳高位および低位の
電源端子間に挿入されると共に、前記３値の入力端子に
接続し、該３値入力に応じた電位を該接続点に発生する
レベル回路とを設け、該レベル回路の接続点に前記２つ
のインバータ回路の入力端子を接続してなることを特徴
とする３値コントロール回路を提供するものである。
上記によれば、２つのインバータ回路のしきい値ｖｔｈ
の違いで、レベル回路の接続点に現れる３値入力に対応
した電位変化でインバータ回路の出力に３つの状態をと
らせることが可能となり、回路構成が簡単化される。
の違いで、レベル回路の接続点に現れる３値入力に対応
した電位変化でインバータ回路の出力に３つの状態をと
らせることが可能となり、回路構成が簡単化される。
第１の実施例として、上記レベル回路を分圧回路による
バイアス段とレベルシフト段で構成する実施例を第１図
に示している。第１図（ａ）において、ＩＮが入力信号
、Ｚ ｌ 、ｚ２．ｚ３はバイアス段のインピーダンス
素子、Ｑｌ、Ｑ２ 、Ｑ３はレベルシフト段のトランジ
スタで、 Ｑｌはｐ−ｃｈ型のＭＯ３Ｉ−ランジスタ、
Ｑ２． Ｑ３はｎ−ｃｈ型のＭＯＳ）ランジスタであっ
て、それぞれのゲートにはバイアス段のインピーダンス
素子により分圧された電圧が印加される。ｐ−ｃｈ型お
よびｎ−ｃｈ型のＭＯＳ）ランジスタＱ４．Ｑ５は第１
のインバータ回路段ＩＮＶ １を構成し、ｐ−ｃｈ型お
よびｎ−ｃｈ型のＭＯＳ）ランジスタ１１６．Ｑ７は第
２のインバータ回路段ＴＮＶ ２を構成する。そして、
インバータ回路段ＩＮＶ １の入力端子はレベルシフト
段の０１と０２のドレインの接続点Ｂに接続しており、
インバータ回路段ｒＮＶ ２の入力端子にはレベルシフ
ト段のＱ２．０３のソースとドレインの接続点Ａに接続
している。なお１１．Ｉ２はインバータ段ＴＮＶＩとＩ
ＮＶ ２の出力点に接続したインバータであり、その出
力を０ＩＩＴＩおよびＯＵＴ ２と衛示している。
バイアス段とレベルシフト段で構成する実施例を第１図
に示している。第１図（ａ）において、ＩＮが入力信号
、Ｚ ｌ 、ｚ２．ｚ３はバイアス段のインピーダンス
素子、Ｑｌ、Ｑ２ 、Ｑ３はレベルシフト段のトランジ
スタで、 Ｑｌはｐ−ｃｈ型のＭＯ３Ｉ−ランジスタ、
Ｑ２． Ｑ３はｎ−ｃｈ型のＭＯＳ）ランジスタであっ
て、それぞれのゲートにはバイアス段のインピーダンス
素子により分圧された電圧が印加される。ｐ−ｃｈ型お
よびｎ−ｃｈ型のＭＯＳ）ランジスタＱ４．Ｑ５は第１
のインバータ回路段ＩＮＶ １を構成し、ｐ−ｃｈ型お
よびｎ−ｃｈ型のＭＯＳ）ランジスタ１１６．Ｑ７は第
２のインバータ回路段ＴＮＶ ２を構成する。そして、
インバータ回路段ＩＮＶ １の入力端子はレベルシフト
段の０１と０２のドレインの接続点Ｂに接続しており、
インバータ回路段ｒＮＶ ２の入力端子にはレベルシフ
ト段のＱ２．０３のソースとドレインの接続点Ａに接続
している。なお１１．Ｉ２はインバータ段ＴＮＶＩとＩ
ＮＶ ２の出力点に接続したインバータであり、その出
力を０ＩＩＴＩおよびＯＵＴ ２と衛示している。
ここで、本実施例の特徴はインバータ段ＩＮＶ １にお
いてはトランジスタＱ４のサイズを大とし、Ｑ５を小と
してインバータ段のしきい値ｖｔｈを大にしており、一
方、インバータ段ＩＮＶ ２においては、これと逆にト
ランジスタＱ６のサイズを小にし、Ｑｌを大に設定して
いることである。
いてはトランジスタＱ４のサイズを大とし、Ｑ５を小と
してインバータ段のしきい値ｖｔｈを大にしており、一
方、インバータ段ＩＮＶ ２においては、これと逆にト
ランジスタＱ６のサイズを小にし、Ｑｌを大に設定して
いることである。
次に、本実施例の回路動作を説明する。
■ 入力が「１」でＩＮがＨレベルの時Ｑ１はそのゲー
トがＨレベルだからオフ、Ｑ３は常時ある正電圧がかか
っているのでオンしている。
トがＨレベルだからオフ、Ｑ３は常時ある正電圧がかか
っているのでオンしている。
Ｑ２のゲートはバイアス段で分圧された所定の正電圧が
かかっており、Ｑ２もオンしている。それにより、接続
点Ｂ＃：、Ａも共にＬレベルになる。ＢがＬレベルだか
ら、Ｑ４がオン、Ｑ５がオフ、ＡがＬレベルだから、Ｑ
６がオン、Ｑｌがオフであり、インバータの出力点Ｎｌ
、Ｎ２は共にＨレベルであって、Ｉｔ、１２で反転され
て０ＵＴＩ、０ＵＴ２には共にＬレベル「０」が出力す
る。
かかっており、Ｑ２もオンしている。それにより、接続
点Ｂ＃：、Ａも共にＬレベルになる。ＢがＬレベルだか
ら、Ｑ４がオン、Ｑ５がオフ、ＡがＬレベルだから、Ｑ
６がオン、Ｑｌがオフであり、インバータの出力点Ｎｌ
、Ｎ２は共にＨレベルであって、Ｉｔ、１２で反転され
て０ＵＴＩ、０ＵＴ２には共にＬレベル「０」が出力す
る。
■ 入力が「０」でＩＮがＬレベルの場合Ｑ１がオンし
、Ｑ２はオフ、 Ｑ３はオンで接続点Ｂは電源電圧に近
いＨレベルで、ＡはＬレベルがでる。
、Ｑ２はオフ、 Ｑ３はオンで接続点Ｂは電源電圧に近
いＨレベルで、ＡはＬレベルがでる。
Ｂのレベルは電源電圧に近いＨレベルでインバータ段Ｉ
ＮＶ １のしきい値Ｖｔｈ １以上だから、Ｑ４はオフ
、Ｑ５がオンで、その接続点Ｎ１はＬレベルであり、１
１の出力ＯＵＴ １はＨレベル「１」である。
ＮＶ １のしきい値Ｖｔｈ １以上だから、Ｑ４はオフ
、Ｑ５がオンで、その接続点Ｎ１はＬレベルであり、１
１の出力ＯＵＴ １はＨレベル「１」である。
へのレベルはＬレベルであり、インバータ段ＩＮｖ２の
しきい値Ｖｔｈ ２以下であるからＱ６はオンして、Ｑ
７はオフでその接続点Ｎ２の電位はＨレベルで、Ｉ２の
出力ＯＵ↑２はＬレベル「０」である。
しきい値Ｖｔｈ ２以下であるからＱ６はオンして、Ｑ
７はオフでその接続点Ｎ２の電位はＨレベルで、Ｉ２の
出力ＯＵ↑２はＬレベル「０」である。
■ 入力がｒ Ｈ２Ｊの場合
バイアス段のＺ １１２２１２３による分圧はトランジ
スタＱ１、Ｑ２が共にオンするように設定されている。
スタＱ１、Ｑ２が共にオンするように設定されている。
また、Ｑ３もオンしている。それにより、Ｂは成るＨレ
ベルになる、Ａはこれより低いＨレベルになる。これら
の■レベルはいずれも後段のインバータ段ＩＮＶ １
、ｒＮＶ ２のしきい値Ｖｔｈ Ｉ ５Ｖｔｈ２以上で
、トランジスタＱ４．Ｑ６をオフ、トランジスタＱ５．
Ｑ７をオンするようなレベルとする。したがッテ、コノ
場合ＩＮＶ １、ＩＮＶ ２ （７）出力点Ｎｌ、Ｎ２
のレベルはＬレベルで、インバータＩ１． Ｉ２により
反転されて出力０ＵＴＩ、０ＵＴ２はＨレベル「１」を
出力する。
ベルになる、Ａはこれより低いＨレベルになる。これら
の■レベルはいずれも後段のインバータ段ＩＮＶ １
、ｒＮＶ ２のしきい値Ｖｔｈ Ｉ ５Ｖｔｈ２以上で
、トランジスタＱ４．Ｑ６をオフ、トランジスタＱ５．
Ｑ７をオンするようなレベルとする。したがッテ、コノ
場合ＩＮＶ １、ＩＮＶ ２ （７）出力点Ｎｌ、Ｎ２
のレベルはＬレベルで、インバータＩ１． Ｉ２により
反転されて出力０ＵＴＩ、０ＵＴ２はＨレベル「１」を
出力する。
以上に示した実施例の３値入力と出力との関係を第１図
（ｂ）に図示している。
（ｂ）に図示している。
次に、本発明の他の実施例を第２図に示している。第２
図（ａ）において、第１図と同じ箇所には同一符号で指
示している。図中、ＩＮＶ １段、ＩＮＶ２段の構成は
第１図の場合と同じである。この実施例で異なる点は、
レベル回路をバイアス段とレベルシフト段に分けること
なく、単にバイアス段を分圧抵抗Ｒ１、Ｒ２で構成しそ
の中点と入力ＩＮの接続点Ｃを直接ＩＮＶ １およびＩ
ＮＶ ２の入力端子に接続した点である。 この実施例
においても、ＩＮｖｌのしきい値Ｖｔｈ １をＩＮＶ
２ （７）しきい値Ｖｔｈ２より太き（している。それ
により、 ■ 入力ＩＮがＨレベルの時 ＩＮＶ １．ＩＮＶ ２ （７）しきい値Ｖｔｈ １．
Ｖｔｈ ２よりレベルが高いから、いずれもその出力点
Ｎｌ、Ｎ２のレベルはＬレベルであり、ＩＩ、 １２の
反転出力０ＵＴＩ 、 ０ＵＴ２はともにＨレベル「１
」が出力する。
図（ａ）において、第１図と同じ箇所には同一符号で指
示している。図中、ＩＮＶ １段、ＩＮＶ２段の構成は
第１図の場合と同じである。この実施例で異なる点は、
レベル回路をバイアス段とレベルシフト段に分けること
なく、単にバイアス段を分圧抵抗Ｒ１、Ｒ２で構成しそ
の中点と入力ＩＮの接続点Ｃを直接ＩＮＶ １およびＩ
ＮＶ ２の入力端子に接続した点である。 この実施例
においても、ＩＮｖｌのしきい値Ｖｔｈ １をＩＮＶ
２ （７）しきい値Ｖｔｈ２より太き（している。それ
により、 ■ 入力ＩＮがＨレベルの時 ＩＮＶ １．ＩＮＶ ２ （７）しきい値Ｖｔｈ １．
Ｖｔｈ ２よりレベルが高いから、いずれもその出力点
Ｎｌ、Ｎ２のレベルはＬレベルであり、ＩＩ、 １２の
反転出力０ＵＴＩ 、 ０ＵＴ２はともにＨレベル「１
」が出力する。
■ 入力ＩＮのレベルがＬレベルｒＯＪ（７）時ＩＮＶ
１．ＩＮＶ ２ （７）しきい値Ｖｔｈ １．Ｖｔｈ
２よりレベルが低いから、いずれもその出力点Ｎｌ、
Ｎ２のレベルはＨレベルであり、１１．Ｉ２の反転出力
０υＴｌ 、 ０ＵＴ２はともにＬレベルｒＯＪが出力
する。
１．ＩＮＶ ２ （７）しきい値Ｖｔｈ １．Ｖｔｈ
２よりレベルが低いから、いずれもその出力点Ｎｌ、
Ｎ２のレベルはＨレベルであり、１１．Ｉ２の反転出力
０υＴｌ 、 ０ＵＴ２はともにＬレベルｒＯＪが出力
する。
■ 入力ＩＮがハイインピーダンスｒ ）ＩｚＪでアル
場合 分圧回路の抵抗Ｒ１，Ｒ２により高位の電源Ｖｃｃと低
位の電源Ｖｓｓの中間の電圧が接続点Ｃにあら′われ、
ＩＮＶ １．ＩＮＶ ２の入力端子に印加される。この
時、ＩＮＶ １のしきい値Ｖｔｈ １は大であり、その
入力端子の電位はＶｔｈ １以下であるから、Ｑ５はオ
フで０６がオンであって、出力点Ｎ１の電位はＨレベル
で、Ｉ１の反転出力０ＵＴＩはＬレベル「０」である。
場合 分圧回路の抵抗Ｒ１，Ｒ２により高位の電源Ｖｃｃと低
位の電源Ｖｓｓの中間の電圧が接続点Ｃにあら′われ、
ＩＮＶ １．ＩＮＶ ２の入力端子に印加される。この
時、ＩＮＶ １のしきい値Ｖｔｈ １は大であり、その
入力端子の電位はＶｔｈ １以下であるから、Ｑ５はオ
フで０６がオンであって、出力点Ｎ１の電位はＨレベル
で、Ｉ１の反転出力０ＵＴＩはＬレベル「０」である。
一方、ＩＮＶ ２のしきい値Ｖｔｈ ２は小さく設定し
てあり、分圧回路の接続点Ｃの電位はそのしきい値を越
えているから、Ｑ６がオフ、Ｑ７がオンして、出力点Ｎ
２の電位はＬレベルとなり、Ｉ２の反転出力ＯＵＴ ２
はＨレベル「１」となる。
てあり、分圧回路の接続点Ｃの電位はそのしきい値を越
えているから、Ｑ６がオフ、Ｑ７がオンして、出力点Ｎ
２の電位はＬレベルとなり、Ｉ２の反転出力ＯＵＴ ２
はＨレベル「１」となる。
以上の入力３値と出力の関係を第２図（ｂ）に図示して
いる。
いる。
この実施例によれば、−段と回路構成が簡単になる利点
があるが、先の第１図の場合と比較するとＩＮＶ １．
ＩＮＶ ２（７）入力が共通であり、ＪＮＶ １
。
があるが、先の第１図の場合と比較するとＩＮＶ １．
ＩＮＶ ２（７）入力が共通であり、ＪＮＶ １
。
ＩＮＶ ２ （７）しきい値Ｖｔｈ １ 、 Ｖｔｈ
２の違いだけで３値を判別するので、動作マージンに関
しては第１図の場合より低下する。
２の違いだけで３値を判別するので、動作マージンに関
しては第１図の場合より低下する。
以上のように、本発明によれば、２電源を用いた場合に
、インバータＩＮＶ １、ＩＮＶ ２のしきい値に大小
の違いをつけこれを利用して、１ピンに入カスるＨレベ
ル、Ｌレベルおよびハイインピーダンスの３値を判別す
ることができ、回路構成を簡単にすることができる。
、インバータＩＮＶ １、ＩＮＶ ２のしきい値に大小
の違いをつけこれを利用して、１ピンに入カスるＨレベ
ル、Ｌレベルおよびハイインピーダンスの３値を判別す
ることができ、回路構成を簡単にすることができる。
第１図（ａ）、 （ｂ）はそれぞれ本発明の実施例の
３値コントロール回路の構成を示す回路図、および３値
入力と出力の関係を示す図、第２図（ａ）、 （ｂ）
はそれぞれ本発明の他の実施例の構成を示す回路図、お
よび３値入力と出力の関係を示す図である。
３値コントロール回路の構成を示す回路図、および３値
入力と出力の関係を示す図、第２図（ａ）、 （ｂ）
はそれぞれ本発明の他の実施例の構成を示す回路図、お
よび３値入力と出力の関係を示す図である。
Claims (1)
- 【特許請求の範囲】 高位および低位の２電源を用い、ハイ（Ｈ）レベル、ロ
ー（Ｌ）レベルおよびハイインピーダンス（Ｈｚ）の３
値を判別する３値コントロール回路において、 そのしきい値に差がある２つのインバータ回路と、 該高位および低位の電源端子間に挿入されると共に、前
記３値の入力端子に接続し、該３値入力に応じた電位を
該接続点に発生するレベル回路とを設け、 該レベル回路の接続点に前記２つのインバータ回路の入
力端子を接続してなることを特徴とする３値コントロー
ル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61169994A JPS6326115A (ja) | 1986-07-18 | 1986-07-18 | ３値コントロ−ル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61169994A JPS6326115A (ja) | 1986-07-18 | 1986-07-18 | ３値コントロ−ル回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6326115A true JPS6326115A (ja) | 1988-02-03 |
Family
ID=15896622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61169994A Pending JPS6326115A (ja) | 1986-07-18 | 1986-07-18 | ３値コントロ−ル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6326115A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0589221A1 (de) * | 1992-09-24 | 1994-03-30 | Siemens Aktiengesellschaft | Integrierte Halbleiterschaltungsanordnung |
| JP2008206208A (ja) * | 2004-08-20 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 高周波増幅回路およびこれを用いた移動体通信端末 |
| JP2016091146A (ja) * | 2014-10-31 | 2016-05-23 | 京セラドキュメントソリューションズ株式会社 | 電子機器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5973372A (ja) * | 1983-08-08 | 1984-04-25 | Masaharu Takano | 走行体 |
-
1986
- 1986-07-18 JP JP61169994A patent/JPS6326115A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5973372A (ja) * | 1983-08-08 | 1984-04-25 | Masaharu Takano | 走行体 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0589221A1 (de) * | 1992-09-24 | 1994-03-30 | Siemens Aktiengesellschaft | Integrierte Halbleiterschaltungsanordnung |
| JP2008206208A (ja) * | 2004-08-20 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 高周波増幅回路およびこれを用いた移動体通信端末 |
| JP2016091146A (ja) * | 2014-10-31 | 2016-05-23 | 京セラドキュメントソリューションズ株式会社 | 電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104214A (en) | Current mode logic circuit, source follower circuit, and flip flop circuit | |
| US4064405A (en) | Complementary MOS logic circuit | |
| KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
| JPH04150411A (ja) | 二重電圧源インタフェース回路 | |
| JPS6326115A (ja) | ３値コントロ−ル回路 | |
| KR970001697B1 (ko) | 레벨 변환 회로 | |
| US6426658B1 (en) | Buffers with reduced voltage input/output signals | |
| US20020140455A1 (en) | Level shift circuit for stepping up logic signal amplitude with improved operating speed | |
| JP2944373B2 (ja) | 半導体集積回路 | |
| KR100261179B1 (ko) | 씨모스 전압 레벨 쉬프트 회로 | |
| JP2908254B2 (ja) | 三値論理入力回路 | |
| JPH0529847A (ja) | 能動負荷回路及びそれを用いた差動増幅器 | |
| JPH03258115A (ja) | インバータ回路装置 | |
| JPH02266609A (ja) | セット・リセット式フリップフロップ回路 | |
| JPH02170618A (ja) | 多ビット定電流出力回路を有する半導体集積回路 | |
| JPS63132527A (ja) | Ｃｍｏｓ論理回路 | |
| JP2803633B2 (ja) | 半導体集積回路 | |
| JPS6025323A (ja) | 半導体集積回路 | |
| JPH04180407A (ja) | ダイナミック型フリップフロップ回路 | |
| JPS63299518A (ja) | ２値−３値変換回路 | |
| JPS5849952B2 (ja) | アドレスバツフア回路 | |
| JPS5990426A (ja) | ３ステ−トバツフア回路 | |
| JPH0369210A (ja) | レベルシフター回路 | |
| JPH01162414A (ja) | 出力回路 | |
| JPS6334798A (ja) | ラツチ回路 |