JPS63260153A - 半導体装置用パツケ−ジ - Google Patents
半導体装置用パツケ−ジInfo
- Publication number
- JPS63260153A JPS63260153A JP9441687A JP9441687A JPS63260153A JP S63260153 A JPS63260153 A JP S63260153A JP 9441687 A JP9441687 A JP 9441687A JP 9441687 A JP9441687 A JP 9441687A JP S63260153 A JPS63260153 A JP S63260153A
- Authority
- JP
- Japan
- Prior art keywords
- sections
- external connecting
- connecting terminals
- base
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000006073 displacement reaction Methods 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 210000001331 nose Anatomy 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置用パッケージに関し、特にプラスチ
ックリードレス・チップ・キャリヤ・パッケージを用い
る半導体装置用パッケージに関する。
ックリードレス・チップ・キャリヤ・パッケージを用い
る半導体装置用パッケージに関する。
従来、この種の半導体装置用パッケージは、第４図に示
すように、外部接続用端子２は側面４から導出され一度
底面３方向へ折曲げられ、更に先端が底面３に向って折
曲げられて、断面が５字型の形状になっている。
すように、外部接続用端子２は側面４から導出され一度
底面３方向へ折曲げられ、更に先端が底面３に向って折
曲げられて、断面が５字型の形状になっている。
上述した従来の半導体装置用パッケージは、外部接続用
端子は側面の導出部１箇所でパッケージ（こ固定されて
いるのみであるので、外部接続用端子が位置ずれを生じ
易いという欠点がある。
端子は側面の導出部１箇所でパッケージ（こ固定されて
いるのみであるので、外部接続用端子が位置ずれを生じ
易いという欠点がある。
本発明の目的は、外部接続用端子の位置ずれの発生を防
止できる半導体装置用パッケージを提供することにある
。
止できる半導体装置用パッケージを提供することにある
。
本発明の半導体装置用パッケージは、底面の周辺部に所
定の間隙をもって形成される複数個の絶縁性の突起部と
、側面から導出され前記底面の方向に折曲げられ更に先
端が前記底面に向って折曲げられ前記突起部の前記間隙
に挿入される複数個の外部接続用端子とを含んで構成さ
れる。
定の間隙をもって形成される複数個の絶縁性の突起部と
、側面から導出され前記底面の方向に折曲げられ更に先
端が前記底面に向って折曲げられ前記突起部の前記間隙
に挿入される複数個の外部接続用端子とを含んで構成さ
れる。
次に、本発明について図面を参照して説明する。
第１図（ａ＞及び（ｂ）はそれぞれ本発明の第１の実施
例の平面図及び側面図である。
例の平面図及び側面図である。
第１図に示すように、底面３の周辺部に所定の間隙をも
って形成される絶縁性の複数個の突起部１と、側面４か
ら導出される複数個の外部接続用端子２とを含む。
って形成される絶縁性の複数個の突起部１と、側面４か
ら導出される複数個の外部接続用端子２とを含む。
外部接続用端子２は側面４から導出され底面３の方向に
折曲げられた後、更に先端が底面３に向って折曲げられ
て断面が５字状になっている。
折曲げられた後、更に先端が底面３に向って折曲げられ
て断面が５字状になっている。
第２図は第１図のＡ部拡大斜視図である。
第２図に示すように、突起部１の相互の間隙は外部接続
用端子２が挿入できるようその幅ａに合せて設定され、
突起部１の形成箇所はそれぞれ外部接続用端子２の間隙
部に対向する位置になっている。
用端子２が挿入できるようその幅ａに合せて設定され、
突起部１の形成箇所はそれぞれ外部接続用端子２の間隙
部に対向する位置になっている。
従って、５字状に折曲げられた先端部分が突起部１の間
隙に挿入されることにより、外部接続用端子２の位置ず
れが防止される。
隙に挿入されることにより、外部接続用端子２の位置ず
れが防止される。
第３図は本発明の第２の実施例に用いる突起部の拡大斜
視図である。
視図である。
第３図に示すように、第２の実施例では突起部１、の上
面が底面３と平形でなく、底面３の周辺から内部に向っ
て下降する傾斜を有している。
面が底面３と平形でなく、底面３の周辺から内部に向っ
て下降する傾斜を有している。
このような突起部の形状とすることにより、はんだ付は
実装時に突起部４１がプリント基板のペーストはんだに
食込みパッケージのプリント基板に対する位置ずれが防
止できるという利点がある。
実装時に突起部４１がプリント基板のペーストはんだに
食込みパッケージのプリント基板に対する位置ずれが防
止できるという利点がある。
以上説明したように本発明は、底面に突起部を設けるこ
とにより、外部接続用端子を側面の導出部と底面の突起
部との２箇所で所定の位置に固定することができるので
、外部接続用端子の位置ずれを防止できるという効果が
ある。
とにより、外部接続用端子を側面の導出部と底面の突起
部との２箇所で所定の位置に固定することができるので
、外部接続用端子の位置ずれを防止できるという効果が
ある。
第１図（ａ）及び（ｂ）はそれぞれ本発明の第１の実施
例の平面図及び側面図、第２図は第１図のＡ部拡大斜視
図、第３図は本発明の第２の実施例に用いる突起部の斜
視図、第４図（ａ）及び（ｂ）はそれぞれ従来の半導体
装置用パッケージの一例の平面図及び側面図である。 １．１．・・・突起部、２・・・外部接続用端子、３・
・・底面、４・・・側面、ａ・・・間隙。 第１ 図 牛２ 図 第３図 第４図
例の平面図及び側面図、第２図は第１図のＡ部拡大斜視
図、第３図は本発明の第２の実施例に用いる突起部の斜
視図、第４図（ａ）及び（ｂ）はそれぞれ従来の半導体
装置用パッケージの一例の平面図及び側面図である。 １．１．・・・突起部、２・・・外部接続用端子、３・
・・底面、４・・・側面、ａ・・・間隙。 第１ 図 牛２ 図 第３図 第４図
Claims (1)
- 底面の周辺部に所定の間隙をもって形成される複数個
の絶縁性の突起部と、側面から導出され前記底面の方向
に折曲げられ更に先端が前記底面に向って折曲げられ前
記突起部の前記間隙に挿入される複数個の外部接続用端
子とを含むことを特徴とする半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9441687A JPS63260153A (ja) | 1987-04-17 | 1987-04-17 | 半導体装置用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9441687A JPS63260153A (ja) | 1987-04-17 | 1987-04-17 | 半導体装置用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63260153A true JPS63260153A (ja) | 1988-10-27 |
Family
ID=14109634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9441687A Pending JPS63260153A (ja) | 1987-04-17 | 1987-04-17 | 半導体装置用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63260153A (ja) |
-
1987
- 1987-04-17 JP JP9441687A patent/JPS63260153A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4465898A (en) | Carrier for integrated circuit | |
| EP0759637A2 (en) | Semiconductor package and mounting method | |
| US5309020A (en) | Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate | |
| JP2738772B2 (ja) | 面実装型電子部品 | |
| US4495376A (en) | Carrier for integrated circuit | |
| JPS63260153A (ja) | 半導体装置用パツケ−ジ | |
| JPS62118555A (ja) | 集積回路パツケ−ジ | |
| US4984062A (en) | Packaged semiconductor device | |
| KR100246360B1 (ko) | 마이크로 비지에이 패키지 | |
| JPH06252326A (ja) | 多端子部品、配線基板、多端子部品の実装構造 | |
| JPH02111093A (ja) | 半導体装置の表面実装構造 | |
| JPS62134945A (ja) | モ−ルドトランジスタ | |
| JPH0212861A (ja) | 樹脂封止型半導体装置 | |
| JP2994346B1 (ja) | 部品搭載方式 | |
| JP2535680Y2 (ja) | 電子冷却素子接続装置 | |
| JPH10229151A (ja) | モールド型電子部品 | |
| JPS635248Y2 (ja) | ||
| JPH10256421A (ja) | 半導体装置及びその実装方法 | |
| JPS61120489A (ja) | フラツトパツケ−ジ型ｉｃ実装用基板 | |
| JPH09219481A (ja) | 面実装型ダイオードの製造方法 | |
| JPS59189662A (ja) | 樹脂封止型半導体装置 | |
| JP2517002Y2 (ja) | 半導体素子収納用パッケージ | |
| JPS63152162A (ja) | 半導体装置 | |
| JP2818700B2 (ja) | 半導体装置 | |
| JPS6032350A (ja) | 段重ねパッケ−ジ型半導体装置 |