JPS63259592A - ドライバ回路及びその駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶ディスプレイや、プラズマ・ディスプレ
仁蛍光表示管等の、表示体を駆動する多出力ドライバ回
路の回路方式に関する。

〔従来の技術〕

従来の大出力電流、大出力電圧を有する補助型金属半導
体（以下Ｃ−ＭＯ５）出力のドライバは第２図ａの様に
、出力ドライバ部、Ｐチャンネルトランジスタ（以下Ｐ
ｃｈ−Ｔｒ）及びＮチャンネル・トランジスタ（以下Ｎ
ｃｈ−Ｔｒ）のゲートを接続して同一な制御信号で駆動
していた。

〔発明が解決しようとする問題点〕

しかし第２図（ａ）の様な回路では、出力のスイッチン
グ時に、Ｐｃｈ−Ｔｒ、Ｎｃｈ−ＴｒがＯＮ、ＯＮ状態
になるので両方のＴｒを通って、過大なショート電流が
流れる。またそのショート電流は、前段制御回路の出力
の立ち上り、立ち下りの応答時間が長くなれば、なるだ
け流れつづける。そこでドライバ駆動用信号の立ち上り
、立ち上り応答時間を短縮するためにドライバ前段に出
力ドライバより小さいバッファ用インバータを数段入れ
る等をした。しかし、数段入れたインバータにもショー
ト電流は流れるし、ドライバ部のショート’ｉｌｉ流は
除去出来ない、このショート電流は集積回路（以下ＩＣ
）の消費電流を増加させる。

また熱を発生する。この熱はドライバ出力数を増加させ
る程に増加するしドライバＯＮ、ＯＦＦ周波数を上げれ
ば上げる程増加するため、パッケージ等の外部要因から
の制約、たとえば、パッケージの許容損失により制限さ
れ、ドライバの多出力化や高速動作は不可能であった。

また、過大なショート電流は、電源電圧に変動を起こし
、ＩＣ内部のデータを反転させてしまったり、他の電源
ノイズに敏感な回路にも影響を及ぼし、誤動作を起こす
事がある。

ショート電流を無くす方法としては第２図（ｂ）の様に
出力ドライバ前段回路に遅延回路を含み位相差を付けた
信号を、出力ドライバ、Ｐｃｈ、−Ｔｒ、Ｎｃｈ−Ｔｒ
のゲート信号とじて別々に入力する方法がある。しかし
この回路では、出力ドライバ部の’Ｔｌｊ源電圧が、高
電圧になると、データ転送部等（以下Ｄシック部）の信
号を、高電圧信号に交換する、レベルシフト回路の応答
時間が長くなるため、出力ドライバ、Ｐｃｈ−Ｔｒ、Ｎ
ｃｈ−Ｔｒのゲート信号の位相差をかなり、大きく取る
必要がある。よって、位相差を大きくするために、ディ
レィ回路内の容量や抵抗の面積が大きくなる。このディ
レィ回路が各出力ドライバの数だけ付く事になるので、
ＩＣチップの面積が増大してしまう。

また、内蔵容量や抵抗のバラツキによって、出力ドライ
バ、ＯＮ、ＯＦＦの伝達時間に、各出力間で差が生じて
しまい、プラズマ・ディスプレイ等の高速で動作するデ
ィスプレイでは、色むら等の悪い症状が現われる等の問
題点があった。

本発明の多出力ドライバは、以上の様な問題点を解決す
るもので、その目的とする所は、ドライ、バの多出力化
可能、高速動作可能、安価なパッケージ実装可能とする
ために出力ドライバ部のショート電流を無くし、消費電
流を少なくするとともに、ＩＣチップ面積の増大を防ぐ
ことにある。

〔問題点を解決するための手段〕

上記問題点を解決するために、本発明の多出力ドライバ
は以下の構成を有する車を特徴とする。

直列データを並列データに交換するシフト・レジスタと
、前記並列データをラッチする回路と、ラッチ内データ
にかかわらず、出力状態を外部信号により固定する、機
能を有する出力制御回路とで構成される多出力ドライバ
において以下の構成を有する事を特徴とする、相補型金
属酸化膜半導体構造の多出力ドライバ。

ａ）データ内容にかかわらず、ドライバ出力状態を固定
する、外部信号を入力とし、入力に対し、立ち上がり時
や、立ち下がり時に、任意の時間、延長した信号を出力
する遅延回路 ｂ）ゲートを別々の信号で駆動する、相補型出力のドラ
イバ回路 Ｃ）前記ｂ）の出力ドライバ片側トランジスタＯＮ、Ｏ
ＦＦの入力として、データとａ）の外部信号の論理和ま
たは、論理積を使い、もう一方のトランジスタのＯＮ、
ＯＦＦの入力として、データとａ）の遅延回路の出力信
号の論理和または、論理積を使った、出力ドライバＯＮ
、ＯＦＦ、制御回路 〔作用〕 本発明の上記の構成によれば、出力ドラバのＯＮ、ＯＦ
Ｆ切り変りを、ＢＫ倍信号制御する事によって、ＢＫ倍
信号ＢＫ倍信号ら遅延回路を通って作られた制御信号（
以下、ＢＫＤ信号が）ラッチ内データと論理和あるいは
論理積を取って、出力ドライバのＰｃｈを制御する回路
、Ｎｃｈを制御する回路に、別々に入力される。したが
って出力ドライバＰｃｈ−ＴｒとＮｃｈ−ＴｒがＯＮ、
ＯＦＦするタイミングに差ができる。この時、Ｎｃｈ−
ＴｒとＰｃｈ−ＴｒがＯＮ、ＯＮＬない様に位相差を付
けるので、出力ドライバ部にショート電流は流れない。

またドライバの数だけの遅延回路を必要どせず、１個の
みの遅延回路で良いので、チップサイズの増大はない。

許容損失の低い、安値のパッケージに実装できるのでコ
ストが下る。

〔実施例１〕 ｉ１図は本発明の実施例のブロック図であって（ｉ号Ｓ
Ｉは、シリアルデータで、シフト・レジスタｌの中を転
送された後、シリアルデータ出力としてＳＯへ出力する
。信号ＣＫはシフト・レジスタ１のデータを転送する転
送りロック、信号ＬＰは、ラッチ回路２のラッチパルス
、信号ＢＫは、出力固定制御信号で、ＢＫ倍信号、ＢＫ
倍信号入力している間、ドライバ出力６は、Ｌｏｗ　（
以下Ｌ）固定される。

シリアルデータ３１は、ｎビットのシフトレジスタ１に
入力されると、ラッチパルスＬＰにより、ラッチ回路２
に出力される。

ラッチパルスＬＰを入力する以前に、信号ＢＫを人力し
て、ドライバ出力をＬにする。ついでラッチ・パルスを
入力し、ラッチ・出力を変えた後に、ＢＫ倍信号解除す
る。すなわち、出力ドライバの切り替わりは、恒にＢＫ
倍信号同期した使用方法となる。

回路３はドライバ制御回路であり、内部は第３図の様に
なっている。この例の場合、ドライバ部電圧ＶＤは７０
Ｖ程度ロジック部の電圧ＶＬは５Ｖ程度であり、ｌ／ベ
ルシフト回路、ＮＡＮＤ２ケインバータｌヶを含んでい
る。この回路の入力１５にラッチの出力データ１４にＢ
Ｋ倍信号反転信号であるＢＫ信号１Ｇに５の遅延回路の
出力であるＢＫＤ信号を接続している。レベルシフト回
路の特性は、第４図の様な特性であり、信号の伝達に数
ＩＬｓｅｃ程度の時間を要する。

したがって出力ドライバＰｃｈ−Ｔｒ、Ｎｃｈ−Ｔｒの
０ＦＦ−ＯＦＦのタイミングを作るためには、出力Ｈｉ
ｇｈ　（以下Ｈ）からＬに切り変える時、Ｐｃｈ−Ｔｒ
のＯＦＦ信号を入力し、レベルシフトの応答時間よりも
遅れて、Ｎｃｈ−ＴｒのＯＮ信号を入力する必要がある
。出力をＬからＨに切り変える時は、自然にＰｃｈ−Ｔ
ｒのＯＮする時間は遅れるので、入力信号は同時に入力
されれば良い、遅延回路５の実施例は第５図の様になっ
ていて、インバータ２個とＮＡＮＤ１個、容ｆ＃１個か
ら構成されている。この回路は、入力信号に対して、そ
れと逆相の任意の遅延信号を、インバータと内蔵容量で
作り、入力信号と遅延信号（７）ＮＡＮＤを取っている
。任意の遅延信号は、レベルシフトの応答時間よりも、
若干長くなる様に設定する。以上のような構成により、
ドライバ部でのショート？ｌ！流は、完全に消す事がで
きた。

〔実施例２〕 第６図は、本発明の実施例２のブロック図であって信号
ＳＩ、ＧＫ、ＬＰ、ＢＫ、出力ＳＯは実施例１で示した
ものと同等である。ラッチ回路２でのデータ出力なＱＭ
、その反転をＱＭとする。

ドライバ制御回路３には、ＮｏＨ１ケ、０Ｒ−ＮＡＮＤ
ｌケロジック電圧系のインバータ１ケ、レベルシフト回
路、ドライバ電圧系のインバータ１ケを含んでいる。一
点鎖線の左側がドライバ電圧ＶＬ、右側がドライバ電圧
ＶＤである。

遅延回路５には、遅延のためのインバータ６コと容量３
ケ、他にＮｏＨ１ケ、インバータ２ケを含んでいる。

ドライバ制御回路のＮｏＨの入力としては、ＱＭと、Ｂ
Ｋ倍信号、０Ｒ−ＮＡＮＤのＮＡＮＤ側の入力としては
、ＢＫＤ信号を、ＯＲの入力としてＱＭと゛Ｌ′″レベ
ルを入力している。

ドライバ電圧系のインバータは、ドライバＴｒに比較し
て、かなり小さなサイズのＴｒを使用している。これは
、レベルシフト回路の応答時間を速めるために配置され
たものであり、そこに流れるショート電流はドライバシ
ョート電流に比較して、極端に小さくなる様に設計され
ている。またこのインバータを入れた事により、レベル
シフトに流れるショート電流も減少している。

この実施例も実施例１と同様の使用方法で、ＬＰを入力
する以前にＢＫ倍信号入力し、ついでにＬＰを入力レラ
ッチ出力を変えた後にＢＫ倍信号解除する。

９５７図は、従来の実施例のブロック図であって信号Ｓ
Ｉ、ＣＫ、ＬＰ、ＢＫ、出力ＳＯは実施例１で示したも
のと同等である。ドライバ制御回路部、ドライバ出力部
の構成は本発明の実施例２と異なっている。２４のＶＰ
は、内蔵の抵抗の分割によって、ＶＤより若干低い電圧
を与える。このレベルシフトは、トランジスタ負荷型の
レベルシフトであり、立ち上り、立ち下りの応答が遅い
ため２つのインバータを介して、ドライバのゲートに信
号を与える構成である。

第８図は、出力０Ｎ−ＯＦＦ周波数２５（Ｘ−軸）とＶ
Ｄ＝７０Ｖの時の消費電流２６（Ｙ−軸）のグラフであ
る。２７は、第７図の従来の実施例のデータである。こ
の時のドライバ出力の数は２０ビツトである。それに対
し２８は、本発明の実施例２のデータであり、この時の
ドライバ出力の数は６４ビツトである。一点鎖線２９は
、パッケージの許容損失（２５０，ｍＷ）から制限され
る消費電流値の上限を示す。このグラフかられかる様に
従来のドライバでは出力数２０ビツトで、０Ｎ−ＯＦＦ
周波数は２０ＫＨ２以下であり、本発明のドライバは、
出力数６４ビツトで０Ｎ−ＯＦＦ周波数は１００ＫＨ２
が可能となる。

〔発明の効果〕

以上の様に本発明の多出力ドライバ回路を使用すれば、
出力ドライバの０Ｎ−ＯＦＦ時の過大なショート電流を
無くす本が出来るので、消費電流減らす事が出来る。消
費電流が減るので、ＩＣ自体のＲ１熱が減り、パッケー
ジの許容損失等により制限されていた、ドライバの多出
力化及び高速動作となる。また、過大なショート電流に
より、電源変動を起こし、ロジック内部のデータを反転
させてしまったり、又電源ノイズに敏感な他の回路への
影響も旭くなり、誤動作が無くなる。全出力数の遅延回
路も必要無いので、チップ面積は増大券 しない、苫出力間での伝達時間にバラツキは生じないの
で、プラズマ・ディスプレイ等の高速動作するディスプ
レイに色むら等の症状は現われず美しい表示が出来る。

許容損失の高い特別なパッケージを使用しなくて済むの
で、安価なパッケージに実装可能となり、コストメリッ
トが大きくなる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す多出力ドライバのブ
ロック図。 第２図は（ａ）は、従来技術の多出力ドライバを示した
図。 ｆｊＳ２図は（ｂ）は、出力回路例をを示した図。 第３図は、本発明のドライバ制限回路の図。 第４図は、レベルシフト回路の応答を表わした図。 ｆｆ１５図は、ディレィ回路の１実施例を示した図。 第６図は、本発明の実施例を示す多出力ドライバのブロ
ック図。 第７図は、従来の技術の多出力ドライバの１実施例の図
。 第８図は、本発明と従来の技術の多出力ドライバの消費
電流を示した１図。 １・・・・・・シフトレジスタ ２・・・・・・ラッチ回路 ３・・・・・・ドライバ制御回路 ４・・・・・・ドライバ回路 ５・・・・・・遅延回路 ６・・・・・・ドライバ出力 フ・・・・・・遅延回路 ８・・・・・・出力制御回路 ９　・−・−・Ｐ　ｃ　ｈ　−Ｔ　ｒ　’ＩＡＭＪＪ用
インバータ１０・・・・・・Ｎｃｈ−Ｔｒ駆動用インバ
ータ１１・・・・・・Ｐｃｈ−Ｔｒ制御信号入力１２・
・・・・・Ｐｃｈ−Ｔｒ制御信号出力１３・・・・・・
Ｎｃｈ−Ｔｒ制御信号出力１４・・・・・・ＢＫ入力信
号 １５・・・・・・ラッチデータ入力信号１６・・・・・
・ＢＫＤ入力信号 １７・・・・・・Ｘ軸（時間・・・１目盛１用５）１８
・・・・・・Ｙ軸（゛電圧・・・ｌ目盛１０ｖ）１９・
・・・・・１１の入力信号波形 ２０・・・・・・１２の出力信号波形 ２１・・・・・・ＢＫ信号入力 ２２・・・・・・ＢＫＤ出力信号 ２３・・・・・・コンデンサ ２４・・・・・・内蔵抵抗分割により作られる、ＶＤよ
り若干低い電圧ＶＰ ２５・・・・・・出力ＯＮ、０ＦＦ−周波数２６・・・
・・・消費電流 ２７・・・・・・従来の実施例の特性 ２８・・・・・・本発明の実施例２の特性２９・・・・
・・許容損失から制限される消費電流上限以上 出願人　セイコーエプソン株式会社 Ｑ 第２図【ａ） 第２図（ｂ） ＶＤ　　　　　ＶＤ 第５図 第８図

Claims (1)

1. 【特許請求の範囲】 直列データを並列データーに変換するシフト・レジスタ
   と、前記並列データーをラッチするラッチ回路と、ラッ
   チ内データーにかかわらず、出力状態を外部信号により
   固定する、機能有する出力制御回路とで構成される多出
   力ドライバーにおいておいて以下の構成を有する事を特
   徴とする、相補型金属酸化膜半導体構造の多出力ドライ
   バａ）データ内容にかかわらず、ドライバ出力状態を固
   定する、外部信号を入力とし、入力に対し、立ち上り時
   や、立ち下り時に、任意の時間、遅延した信号を出力す
   る遅延回路。 ｂ）ゲートを別々の信号で駆動する、相補型出力のドラ
   イバ回路。 ｃ）前記ｂ）のドライバ回路の出力ドライバ片側トラン
   ジスタＯＮ、ＯＦＦの入力とし、データと前記ａ）の遅
   延回路の外部信号の論理和または、論理積を使い、もう
   一方のトランジスタのＯＮ、ＯＦＦの入力として、デー
   タと前記ａ）の遅延回路の出力信号の論理和または論理
   積を使った、出力ドライバーＯＮ、ＯＦＦ、制御回路。