JPS63257039A - アドレストレ−ス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアドレストレース装置に関し、特にマイクロプ
ログラムにより制御される情報処理装置におけるアドレ
ストレース装置に関する。

〔従来の技術〕

従来、この種のアドレストレース装置では、マイクロ命
令アドレスをトレースレジスタに連続的に格納しており
、トレースレジスタのレジスタの個数が少ない構成では
マイクロ命令のデバッグや異常動作の解析を行うには情
報量が少なく、解析目的の個所を見つけるまでにはトレ
ースを何度も繰り返さなければならなかった。

〔発明が解決しようとする問題点〕

上述した従来のアドレストレース装置では、マイクロ命
令アドレスをトレースレジスタに連続的に格納していた
ので、レジスタの個数によりトレース作業の効率が左右
されるという欠点がある。

しかし、大規模集積回路（ＬＳＩ）の内部に組み込むこ
とのできるレジスタの個数には制限があるので、トレー
スレジスタのレジスタの個数を単純に増加させることは
できない。

本発明の目的は、上述の点に鑑み、トレース作業におけ
る必要な情報に関して再評価し条件分岐命令でかつ条件
分岐成功のときにのみマイクロ命令アドレスをトレース
することにより、効率的なレジスタの使用が行えるよう
にしたアドレストレース装置を捉供することにある。

ｃ問題点を解決するための手段〕 本発明のアドレストレース装置は、マイクロプログラム
により制御される情報処理装置において、マイクロプロ
グラムの実行アドレスをトレースするためにマイクロ命
令アドレスを格納するトレースレジスタと、マイクロ命
令を格納する制御記憶と、この制御記憶から読み出され
たマイクロ命令を格納するマイクロ命令レジスタと、こ
のマイクロ命令レジスタに格納されたマイクロ命令をデ
コードするマイクロ命令デコーダと、このマイクロ命令
デコーダからのマイクロ命令が条件分岐命令であること
を示す出力、前記マイクロ命令レジスタからのマイクロ
命令の条件選択フィールド情報および分岐条件を入力し
て条件分岐成功か否かを判定する条件分岐判定回路と、
この条件分岐判定回路が条件分岐成功を示すときに前記
条件分岐命令ないしはその近傍のマイクロ命令アドレス
を前記トレースレジスタに書き込む制御部とを有する。

〔作用〕

本発明のアドレストレース装置では、トレースレジスタ
がマイクロプログラムの実行アドレスをトレースするた
めにマイクロ命令アドレスを格納し、制御記憶がマイク
ロ命令を格納し、マイクロ命令レジスタが制御記憶から
読み出されたマイクロ命令を格納し、マイクロ命令デコ
ーダがマイクロ命令レジスタに格納されたマイクロ命令
をデコードし、条件分岐判定回路がマイクロ命令デコー
ダからのマイクロ命令が条件分岐命令であることを示す
出力、マイクロ命令レジスタからのマイクロ命令の条件
選択フィールド情報および分岐条件を入力して条件分岐
成功か否かを判定し、制御部が条件分岐判定回路が条件
分岐成功を示すときに条件分岐命令ないしはその近傍の
マイクロ命令アドレスをトレースレジスタに書き込む。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する。

図は、本発明の一実施例の構成を示す回路図である。本
実施例のアドレストレース装置は、マイクロ命令を格納
する制御記憶１と、制御記憶１から読み出されたマイク
ロ命令１１を一時的に格納するマイクロ命令レジスタ２
と、マイクロ命令レジスタ２に格納されたマイクロ命令
をデコードするマイクロ命令デコーダ３と、マイクロ命
令レジスタ２からのマイクロ命令の条件選択フィールド
情報２１．マイクロ命令デコーダ３からのマイクロ命令
が条件分岐命令であることを示す条件分岐命令表示信号
３１および分岐条件４１を入力して条件分岐成功か否か
を判定する条件分岐判定回路４と、マイクロ命令デコー
ダ３からのマイクロ命令が条件分岐命令であることを示
す条件分岐命令表示信号３１および条件分岐判定回路４
からの条件分岐成功表示信号４２を入力してアドレスセ
レクタ６および９に対するアドレス選択信号５１および
トレースレジスタ１０に対する実行アドレス書込み指示
信号５２を発生する制御部５と、分岐アドレス６１また
はアドレスレジスタ８からの実行アドレス８１を選択し
て出力するアドレスセレクタ６と、アドレスセレクタ６
からのアドレスを＋１して出力する加算器７と、加算器
７からの出力を一時的に格納するアドレスレジスタ８と
、分岐アドレス６１またはアドレスレジスタ８からの実
行アドレス８１を選択して制御記憶１に対する読出しア
ドレス９１として出力するアドレスセレクタ９と、複数
のレジスタがカスケード接続されてなるトレースレジス
タ１０とを含んで構成されている。

次に、このように構成された本実施例の動作について説
明する。

制御記憶１から読出しアドレス９１で読み出されたマイ
クロ命令１１は、マイクロ命令レジスタ２に一時的に格
納される。

マイクロ命令レジスタ２に格納されたマイクロ命令は、
マイクロ命令デコーダ３によりデコーダされて各種制御
を行う。ここで、マイクロ命令レジスタ２に格納された
マイクロ命令が条件分岐命令であった場合には、条件分
岐命令表示信号３１が条件分岐判定回路４および制御部
５に出力される。

条件分岐判定回路４は、マイクロ命令レジスタ２からの
マイクロ命令の条件選択フィールド情報２１、マイクロ
命令デコーダ３からの条件分岐命令表示信号３１および
分岐条件４１を入力して条件分岐成功か否かを判定し、
条件分岐成功時には条件分岐成功表示信号４１を制御部
５に出力する。

制御部５は、マイクロ命令デコーダ３からの条件分岐命
令表示信号３１と条件分岐判定回路４からの条件分岐成
功表示信号４１とを入力し、マイクロ命令が条件分岐命
令でかつ条件分岐成功のときに分岐アドレス選択信号５
１を出力してアドレスセレクタ６および９に分岐アドレ
ス６１を選択させて出力させる。また、これと同時に、
実行アドレス書込み指示信号５２を出力し、トレースレ
ジスタ１０にアドレスレジスタ８から出力される実行ア
ドレス８１を書き込むように指示する。

トレースレジスタ１０は、制御部５から実行アドレス書
込み指示信号５２が与えられると、アドレスレジスタ８
からの実行アドレス８１を次段のレジスタに順次ブツシ
ュしながら書き込む。

なお、上記実施例では、トレースレジスタ１０に書き込
まれる実行アドレス８１は、現在実行している条件分岐
命令のマイクロ命令アドレスよりも常に１だけ進んだア
ドレスを示しているが、これは本発明の目的を達成する
ための構成を単純化した結果であり、実用上は何らの問
題もない。

〔発明の効果〕

以上説明したように本発明は、条件分岐命令でかつ条件
分岐成功を条件分岐判定回路で判定して条件分岐が行わ
れた条件分岐命令ないしはその近傍のマイクロ命令アド
レスのみをトレースレジスタに順次格納するようにした
ことにより、簡単な構成で効率的なトレースレジスタの
使用を行え、複雑なマイクロプログラムであっても条件
分岐による制御の流れを容易に明らかにすることができ
、デバッグ効率を向上させることができるという効果が
ある。

【図面の簡単な説明】 図は本発明の一実施例の構成を示す回路図である。 図において、 １・・・制御記憶、 ２・・・マイクロ命令レジスタ、 ３・・・マイクロ命令デコーダ、 ４・・・分岐条件判定回路、 ５・・・制御部、 ６・・・アドレスセレクタ、 ７・・・加算器、 ８・・・アドレスレジスタ、 ９・・・アドレスセレクタ、 １０・・・トレースレジスタ、 １１・・・マイクロ命令、 ２１・・・条件選択フィールド情報、 ３１・・・条件分岐命令表示信号、 ４１・・・条件分岐成功表示信号、 ４２・・・分岐条件、 ５１・・・分岐アドレス選択信号、 ５２・・・実行アドレス書込み指示信号、６１・・・分
岐アドレス、 ８１・・・実行アドレス、 ９１・・・読出しアドレスである。

Claims (1)

1. 【特許請求の範囲】 マイクロプログラムにより制御される情報処理装置にお
   いて、 マイクロプログラムの実行アドレスをトレースするため
   にマイクロ命令アドレスを格納するトレースレジスタと
   、 マイクロ命令を格納する制御記憶と、 この制御記憶から読み出されたマイクロ命令を格納する
   マイクロ命令レジスタと、 このマイクロ命令レジスタに格納されたマイクロ命令を
   デコードするマイクロ命令デコーダと、このマイクロ命
   令デコーダからのマイクロ命令が条件分岐命令であるこ
   とを示す出力、前記マイクロ命令レジスタからのマイク
   ロ命令の条件選択フィールド情報および分岐条件を入力
   して条件分岐成功か否かを判定する条件分岐判定回路と
   、この条件分岐判定回路が条件分岐成功を示すときに前
   記条件分岐命令ないしはその近傍のマイクロ命令アドレ
   スを前記トレースレジスタに書き込む制御部と、 を有することを特徴とするアドレストレース装置。