JPS63251825A - Control system for real time timer - Google Patents
Control system for real time timerInfo
- Publication number
- JPS63251825A JPS63251825A JP62086506A JP8650687A JPS63251825A JP S63251825 A JPS63251825 A JP S63251825A JP 62086506 A JP62086506 A JP 62086506A JP 8650687 A JP8650687 A JP 8650687A JP S63251825 A JPS63251825 A JP S63251825A
- Authority
- JP
- Japan
- Prior art keywords
- time timer
- real
- contents
- counter
- real time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 6
- 230000010365 information processing Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 230000015654 memory Effects 0.000 abstract description 2
- 230000003936 working memory Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
1i公1
本発明は実時間タイマ制御方式に関し、特に情報処理装
置内の晶1時機′構である実時間タイマ装置の制御方式
に関する。DETAILED DESCRIPTION OF THE INVENTION 1. Field of the Invention The present invention relates to a real-time timer control system, and particularly to a control system for a real-time timer device that is a crystal clock mechanism in an information processing device.
更米且I
多くの情報処理装置はソフトウェアで利用可能な各種の
タイマを有し、その代表的なものは実時間タイマである
。実時間タイマはプログラムがその値を読出すことによ
り時刻を知る手段となるもので、60進表示が使用され
ることが多い。マイクロプログラム制御を用いた情報処
理装置において、タイマの分解能が比較的粗い場合には
、少Rのハードウェアにより実時間タイマを実現できる
。Sarame and I Many information processing devices have various timers that can be used in software, a typical one of which is a real-time timer. A real-time timer is a means for a program to know the time by reading its value, and is often expressed in hexadecimal. In an information processing device using microprogram control, if the resolution of the timer is relatively coarse, a real-time timer can be realized using hardware with low R.
すなわち、タイマの分解能に相当する周期でマイク[I
プログラムに割込みを要求する手段を設けると共に、マ
イクロプログラムにより参照可能な記憶手段内の実時間
タイマ用領域を予め準備しておき、割込要求が発生され
る度に一般の演算回路とこれを制御するマイクロプログ
ラムとにより装置仕様に応じた方式で当該実時間タイマ
用領域を更新すればよいことになる。In other words, the microphone [I
In addition to providing a means for requesting an interrupt in the program, a real-time timer area is prepared in advance in the storage means that can be referenced by the microprogram, and this is controlled with the general arithmetic circuit every time an interrupt request is generated. The real-time timer area can be updated using a microprogram that corresponds to the device specifications.
しかしながら、タイマの分解能として高いものが要求さ
れる場合には、かかる方法では、タイマ更新のための割
込が頻発してシステムの性能が低下することになり、こ
れを避けるためにはタイマ用の専用ハードウェアが必要
となるという欠点がある。However, if high resolution is required for the timer, this method will cause frequent interrupts to update the timer, degrading system performance. The disadvantage is that dedicated hardware is required.
免且豊旦濃
そこで、本発明は従来のもののかかる欠点を排除すべく
なされたものであり、その目的とするところは、最小の
ハードウェアmにて分解能の高い実時間タイマを実現す
ることが可能な情報処理装置における実時間タイマ制御
方式を提供することにある。Therefore, the present invention was made to eliminate such drawbacks of the conventional ones, and its purpose is to realize a high-resolution real-time timer with the minimum amount of hardware. An object of the present invention is to provide a real-time timer control method in an information processing device.
及IVす」瓜
本発明によれば、マイクロプログラム制御の情報処理装
置における実時間タイマ制御方式であって、刻時パルス
によって歩道するカウンタと、このカウンタの桁あふれ
によりマイクロプログラムに割込要求を発生する手・段
と、演t1機能を右する演n手段と、実時間タイマ用領
域を有する記憶手段とを設け、前記割込要求に応答して
、前記カウンタの内容と前記実時間タイマ用領域に格納
された内容とを前記演算手段により加算してこの加n結
果により前記実時間タイマ用領域を更新し、マイクロプ
ログラムからの実時間タイマの読出し指示に応答して、
前記カウンタの内容と前記実時間タイマ用領域に格納さ
れた内容とを加算してこの加算結果を実時間タイマの読
出し値とすることを特徴とする実時間タイマ制御方式が
得られる。According to the present invention, there is provided a real-time timer control method in a microprogram-controlled information processing device, which includes a counter that is clocked by a clock pulse, and an interrupt request to the microprogram caused by an overflow of the counter. a storage means having an area for a real-time timer, and in response to the interrupt request, the content of the counter is adding the contents stored in the area by the calculation means, updating the real-time timer area with the result of the addition, and responding to a real-time timer read instruction from the microprogram;
A real-time timer control system is obtained, characterized in that the contents of the counter and the contents stored in the real-time timer area are added and the addition result is used as a read value of the real-time timer.
実施例 次に、本発明について図面を参照して説明する。Example Next, the present invention will be explained with reference to the drawings.
第1図は本発明の実施例である実時間タイマ装置のブロ
ック図であり、32ビツト幅のバス1によって、タイマ
ユニブ822作業記憶ユニツI・3゜演算ユニット4が
相互接続されている。FIG. 1 is a block diagram of a real-time timer device according to an embodiment of the present invention, in which a timer unit 822, working storage unit I, and 3° arithmetic unit 4 are interconnected by a 32-bit wide bus 1.
タイマユニット2は1ミリ秒毎に刻時パルス22を発生
する発生器21および刻時パルスによって歩進する10
ビツトの2進カウンタ23を含む。The timer unit 2 includes a generator 21 that generates a clock pulse 22 every millisecond and a clock 10 that is incremented by the clock pulse.
It includes a bit binary counter 23.
2進カウンタは最上位ビットからの桁上りをセットする
桁あふれビットを有し、このビットがセットされるとマ
イクロプログラム割込要求信号24を出力する。2進カ
ウンタの内容および桁あふれビットはそれぞれマイクロ
プログラムの指示によってリセットすることができ、ま
たバスに出力することができる。The binary counter has an overflow bit that sets a carry from the most significant bit, and outputs a microprogram interrupt request signal 24 when this bit is set. The contents of the binary counter and the overflow bit can each be reset by instructions from the microprogram and can be output to the bus.
作業記憶ユニット3はマイクロプログラムによってアド
レスを指定してバス上の4バイトのデータを書込み、ま
たその内容をバスに読出すことができる作業記憶を含む
。The working memory unit 3 includes a working memory that can be addressed by a microprogram to write 4 bytes of data on the bus, and read its contents onto the bus.
演算ユニット4は演算器41.3個のレジスタ42.4
3.44および定数発生回路45を含み、マイクロプロ
グラムにより制御される。演算器41はAレジスタ42
あるいはQレジスタ43を左側入力とし、Bレジスタ4
4あるいは定数発生回路45の出力を右側入力として、
32ビツト幅のデータの論理演算、2進加減算および1
0進加減算を行い、その出力をAレジスタあるいはQレ
ジスタに格納する。定数発生回路45はマイクロ命令語
中の8ビツトの定数フィールドを32ビツトに拡張して
出力する機能を有づ°る。The arithmetic unit 4 has arithmetic unit 41.3 registers 42.4
3.44 and a constant generation circuit 45, and is controlled by a microprogram. Arithmetic unit 41 is A register 42
Alternatively, the Q register 43 is used as the left input, and the B register 4
4 or the output of the constant generation circuit 45 as the right input,
Logical operations on 32-bit wide data, binary addition/subtraction and 1
Performs 0-base addition and subtraction and stores the output in the A register or Q register. The constant generation circuit 45 has a function of expanding the 8-bit constant field in the microinstruction word to 32 bits and outputting it.
加減算における桁上りは桁上りフリップフロップ46に
格納され、この状態をマイクロプログラムによって判定
することができ、また後続の加減算の桁上り入力とする
ことができる。3つのレジスタ42〜44は全てバス1
に接続されていて、このバス上のデータを取込んで格納
し、その内容をバスに出力することができる。また、A
レジスタ42およびQレジスタ43の内容は甲独にある
いは連結してシフトすることができるようになっている
。A carry in an addition/subtraction is stored in a carry flip-flop 46, and this state can be determined by a microprogram and can be used as a carry input for subsequent addition/subtraction. All three registers 42-44 are on bus 1
It is connected to the bus, and can capture and store data on this bus, and output its contents to the bus. Also, A
The contents of the register 42 and the Q register 43 can be shifted sequentially or concatenated.
第2図は本情報処理装置の実時間タイマのデータ形式を
図示したものであり、8バイト艮の24時間周期60進
表示である。第3図はタイマ用2進カウンタをバスに出
力したときのバス上のデータ形式を図示したものであり
、桁あふれビットの状態と10ビツトの2進カウンタ値
が左詰めでバスに出力される。FIG. 2 illustrates the data format of the real-time timer of this information processing apparatus, and is expressed in 8-byte hexadecimal with a 24-hour period. Figure 3 shows the data format on the bus when the binary counter for the timer is output to the bus.The overflow bit status and the 10-bit binary counter value are output to the bus in a left-justified manner. .
本情報処理装置の実時間タイマはソフトウェア命令によ
って初期値が設定される。このとき、マイクロプログラ
ムは2進カウンタ23を桁あふれビットも含めてリセッ
トし、ソフトウェア命令が指示する図示せぬ主記憶番地
から第2図の形式の実時間タイマ設定値を読出して、作
業記憶ユニット3中の2語の実時間タイマ領域(以下こ
れらをTIMH,TIMLと表示する)に格納する。以
後、2進カウンタは1ミリ秒毎に歩進してゆき、桁あぶ
れが起るとマイクロブ0グラムへの割込要求信号24を
出力する。The initial value of the real-time timer of this information processing device is set by a software instruction. At this time, the microprogram resets the binary counter 23 including the overflow bit, reads the real-time timer setting value in the format shown in FIG. They are stored in the real-time timer area of 2 words in 3 (hereinafter referred to as TIMH and TIML). Thereafter, the binary counter increments every millisecond, and when a digit error occurs, it outputs an interrupt request signal 24 to the microb 0gram.
第4図は2進カウンタ23からの割込によって起動され
るマイクロプログラムのフローチャートである。マイク
ロプログラムが2進カウンタ23からの割込を受付ける
と、まず、ステップ(a)で2進カウンタの桁あふれビ
ットをリセットし、ステップ(b)〜(d)で作業記憶
ユニツ!・中の実時間タイマ値をA、Qレジスタにセッ
トして、これを右へ8ビツトシフトする。次にステップ
(e)〜(0)でQレジスタ内の秒、ミリ秒表示桁に2
進カウンタの一周期(2”=1024ミリ秒)に相当す
る定数を10進加算する。−さらにこの値にVブルーチ
ンを使用して60進補正を施し、ステップ(h)、(i
)で作業記憶ユニット中の実時間タイマ用領域に出込む
。FIG. 4 is a flowchart of a microprogram activated by an interrupt from the binary counter 23. When the microprogram receives an interrupt from the binary counter 23, it first resets the overflow bit of the binary counter in step (a), and then resets the working memory unit in steps (b) to (d).・Set the real time timer value in the A and Q registers and shift it to the right by 8 bits. Next, in steps (e) to (0), the second and millisecond display digits in the Q register are set to 2.
A constant corresponding to one cycle of the decimal counter (2" = 1024 milliseconds) is added in decimal. - Furthermore, this value is subjected to sexagesimal correction using the V blue routine, and steps (h) and (i
) to access the real-time timer area in the working memory unit.
第5図は60進補正を行うサブルーチンの70−ヂヤー
トである。まず、ステップ(a)でQレジスタ中の秒表
示桁から°“60”を10進減算し、ステップ(b)で
桁上り(フローチャート中ではCと表示)の有無を判定
することによって、秒表示桁が“60”以上であるか否
かを調べる。“60″未満であれば、ステップ(C)で
’ 60 ”を秒表示桁に加算しくすなわち秒表示桁を
もとの値に戻して)、ステップl)で表示桁位置を本来
の形に戻して終了する。秒表示桁が“60”以上であれ
ば、さらにステップ(d)〜(f)で分表示桁が“59
”以上であるか否かを調べ、“5′9”:未満であれば
ステップ(0)で分表示桁に60″を10進加算しくす
なわちもどの分表示値に“1”を加詐して)、ステップ
(k)、(ρ)で表示桁位置をもとに戻して終了する。FIG. 5 shows the 70-digit subroutine for sexagesimal correction. First, in step (a), ° "60" is subtracted in decimal form from the second display digit in the Q register, and in step (b), the presence or absence of a carry (indicated as C in the flowchart) is determined to display the second. Check whether the digit is "60" or more. If it is less than "60", in step (C) add '60' to the seconds display digit (in other words, return the seconds display digit to its original value), and in step l) return the display digit position to its original form. If the second display digit is "60" or more, the minute display digit is set to "59" in steps (d) to (f).
Check whether it is greater than or equal to ``5'9'': If it is less than ``5'9'', add 60'' in decimal to the minute display digit in step (0), that is, add ``1'' to any minute display value. ), the display digit position is returned to the original position in steps (k) and (ρ), and the process ends.
分表示桁が“59″以上であれば、ステップ(h)、(
i)で時表示桁が゛23″23″あるか否かを調べ、”
23”未満であればステップ(j)で時表示桁に“24
″を10進加算しくすなわちもどの時表示値に゛1パを
加算して)、“23”以上であればそのまま(すなわら
時表示値は00′′のまま)、ステップ(k)、(ρ)
で表示桁位置をもとに戻して終了する。If the minute display digit is “59” or more, step (h), (
i) Check whether the hour display digit is ``23'' and ``23''.
If it is less than “23”, step (j) sets “24” to the hour display digit.
'' is added as a decimal, i.e., add 1pa to the hourly displayed value), and if it is ``23'' or more, leave it as is (that is, the hourly displayed value remains 00''), step (k), (ρ)
Return the displayed digit position to the original position and exit.
第6図はソフトウェア命令によって実時間タイマ値の読
出しが指示されたときの処理を示すフローチャートであ
る。まずステップ(a)、(b)で、Aレジスタをクリ
アし、2進カウンタの値を桁あふれビットを含めてQレ
ジスタおよびBレジスタにロードする。ステップ(C)
では、Qレジスタに8レジスタを2進加算することによ
って、Qレジスタ中の2進数を2倍し、左端ビットを桁
上りフリップフロップにセットする。ステップ(d)で
は、桁上りフリップフロップの値を桁上り入力として8
レジスタをAレジスタに10進加nすることににって、
Aレジスタ中の10進数を2倍してステップ(C)にお
ける桁上りを加算する。ステップ(C)、(d)を11
回繰返すことによって、Qレジスタ中に左詰めで格納さ
れていた11ビツトの2進数がio′i!数に変換され
て、Aレジスタに右詰めで格納される。次にステップ(
e)〜(h)で、Aレジスタ中の値を左に12ビツトシ
フトした後に8レジスタに転送し、作業記憶ユニット中
の実時間タイマ値をA、Qレジスタにロードして右に8
ビツトシフ!・する。すなわち、Bレジスタには2進カ
ウンタの値が、Qレジスタには実時間タイマ値の下位桁
が、いずれも5桁の10進数として左詰めで格納される
。さらに、ステップ(i)でこれらの値を10進加算し
た後、1ノブルーチンで60進補正を施し、ステップ(
j)、(k)でこれをソフトウェア命令の指定する主記
憶番地に格納して処理を終了する。FIG. 6 is a flowchart showing the processing when reading out the real-time timer value is instructed by a software instruction. First, in steps (a) and (b), the A register is cleared and the value of the binary counter, including the overflow bit, is loaded into the Q register and the B register. Step (C)
Now, by adding 8 registers to the Q register in binary, the binary number in the Q register is doubled, and the leftmost bit is set in the carry flip-flop. In step (d), the value of the carry flip-flop is set to 8 as the carry input.
By adding the decimal register to the A register,
The decimal number in the A register is doubled and the carry in step (C) is added. Steps (C) and (d) 11
By repeating this several times, the 11-bit binary number stored left-justified in the Q register becomes io'i! It is converted into a number and stored in the A register right-justified. Then step (
In e) to (h), the value in the A register is shifted to the left by 12 bits, then transferred to the 8th register, the real-time timer value in the working memory unit is loaded into the A and Q registers, and the value is shifted to the right by 8 bits.
Bitsif! ·do. That is, the value of the binary counter is stored in the B register, and the lower digits of the real-time timer value are stored in the Q register as 5-digit decimal numbers, left-justified. Furthermore, after decimal addition of these values in step (i), sexagesimal correction is performed in the 1-knob routine, and step (i) is performed.
In steps j) and (k), this is stored in the main memory address specified by the software instruction, and the process ends.
この様に、例えば1ミリ秒の刻時パルスを10ビツトの
2進カウンタ23によりカウントさせつつこのカウンタ
の1周期である2 10= 1024ミリ秒ごとの桁あ
ふれによりマイクロプログラムに割込要求を発生させ、
この割込要求に応答して記憶ユニット3上の実時間タイ
マ用領域の内容とカウンタ23の内容とを加算処理して
この加算結果により当該実時間タイマ用領域の内容を更
新することにより、実時間タイマを構成している。そし
て、この実時間タイマを読出す場合には、実時間タイマ
用領域の内容と2進カウンタの現在の内容とを加算し、
この加算値を実時間タイマ読出し値とするのである。In this way, for example, a 1 millisecond clock pulse is counted by the 10-bit binary counter 23, and an interrupt request is generated to the microprogram due to overflow every 210 = 1024 milliseconds, which is one period of this counter. let me,
In response to this interrupt request, the content of the real-time timer area on the storage unit 3 is added to the content of the counter 23, and the content of the real-time timer area is updated based on the addition result. Configuring a time timer. When reading this real-time timer, add the contents of the real-time timer area and the current contents of the binary counter,
This added value is used as the real-time timer read value.
こうすることにより、カウンタと、記憶手段と、演口手
段とによる9迅のハードウェア回路をマイクロプログラ
ムにより制御する構成とすることができ、分解能の高い
実時間タイマを実現可能となる。また、60進補正のた
めのサブルーチンを設定しておけば、60進表示の実時
間タイマとなるものである。By doing so, it is possible to have a configuration in which nine hardware circuits including a counter, a storage means, and a performance means are controlled by a microprogram, and a real-time timer with high resolution can be realized. Furthermore, if a subroutine for sexagesimal correction is set, it becomes a real-time timer with sexagesimal display.
発明の効果
叙上の如く、本発明によれば、9闇のハードウェアとマ
イクロプログラム制御とを用いることにより、分解能の
高い実時間タイマを構成できるという効果がある。Effects of the Invention As described above, according to the present invention, a real-time timer with high resolution can be constructed by using hardware and microprogram control.
第1図は本発明の実施例である実時間タイマの構成を承
りブロック図、第2図は本実施例における実時間タイマ
のデータ形式を示した図、第3図は実時間タイマ用2進
カウンタの内容をバスに出力したときのデータ形式を示
した図、第4図は2進カウンタからの割込要求によって
起動されるマイクロプログラムのフローチャート、第5
図は60進補正を行うマイクロブログラムサブルーヂン
のフローチャート、第6図は実時間タイマの読出処理を
行うマイクロプログラムのフローヂV−トである。
主要部分の符号の説明
1・・・・・・バス
2・・・・・・タイマユニット
3・・・・・・作業記憶ユニット
4・・・・・・演算ユニット
21・・・・・・パルス発生器
23・・・・・・カウンタ
41・・・・・・演算器Fig. 1 is a block diagram showing the configuration of a real-time timer according to an embodiment of the present invention, Fig. 2 is a diagram showing the data format of the real-time timer in this embodiment, and Fig. 3 is a binary representation for the real-time timer. Figure 4 shows the data format when the contents of the counter are output to the bus. Figure 4 is a flowchart of the microprogram activated by an interrupt request from the binary counter. Figure 5
This figure is a flowchart of a microprogram subroutine for performing sexagesimal correction, and FIG. 6 is a flowchart of a microprogram for performing read processing of a real-time timer. Explanation of symbols of main parts 1... Bus 2... Timer unit 3... Working memory unit 4... Arithmetic unit 21... Pulse Generator 23...Counter 41...Arithmetic unit
Claims (1)
タイマ制御方式であって、刻時パルスによって歩進する
カウンタと、このカウンタの桁あふれによりマイクロプ
ログラムに割込要求を発生する手段と、演算機能を有す
る演算手段と、実時間タイマ用領域を有する記憶手段と
を設け、前記割込要求に応答して、前記カウンタの内容
と前記実時間タイマ用領域に格納された内容とを前記演
算手段により加算してこの加算結果により前記実時間タ
イマ用領域を更新し、マイクロプログラムからの実時間
タイマの読出し指示に応答して、前記カウンタの内容と
前記実時間タイマ用領域に格納された内容とを加算して
この加算結果を実時間タイマの読出し値とすることを特
徴とする実時間タイマ制御方式。A real-time timer control method in a microprogram-controlled information processing device, which includes a counter that increments based on a clock pulse, a means for generating an interrupt request to the microprogram when the counter overflows, and an arithmetic operation having an arithmetic function. and storage means having a real-time timer area, and in response to the interrupt request, the arithmetic means adds the contents of the counter and the contents stored in the real-time timer area. The real-time timer area is updated based on the addition result, and in response to a real-time timer read instruction from the microprogram, the contents of the counter and the contents stored in the real-time timer area are added. A real-time timer control method characterized in that the addition result is used as a read value of a real-time timer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62086506A JPS63251825A (en) | 1987-04-08 | 1987-04-08 | Control system for real time timer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62086506A JPS63251825A (en) | 1987-04-08 | 1987-04-08 | Control system for real time timer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63251825A true JPS63251825A (en) | 1988-10-19 |
Family
ID=13888865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62086506A Pending JPS63251825A (en) | 1987-04-08 | 1987-04-08 | Control system for real time timer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63251825A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5745662A (en) * | 1992-10-19 | 1998-04-28 | Star Micronics Co., Ltd. | Signal processing apparatus of a printer utilizing interruption signals |
JP2006155493A (en) * | 2004-12-01 | 2006-06-15 | Fujitsu Ten Ltd | Timer device |
-
1987
- 1987-04-08 JP JP62086506A patent/JPS63251825A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5745662A (en) * | 1992-10-19 | 1998-04-28 | Star Micronics Co., Ltd. | Signal processing apparatus of a printer utilizing interruption signals |
JP2006155493A (en) * | 2004-12-01 | 2006-06-15 | Fujitsu Ten Ltd | Timer device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1560130A (en) | Electronic timekeeping system | |
US5048019A (en) | Method of testing a read-only memory and device for performing the method | |
JPS63251825A (en) | Control system for real time timer | |
JPS6047612B2 (en) | Microinstruction output control method | |
JP2725419B2 (en) | Counting circuit | |
JP3503659B2 (en) | Control signal generator | |
SU1513622A1 (en) | Code-to-time interval converter | |
JP2709201B2 (en) | Microcomputer | |
JPS5922587Y2 (en) | random number generator | |
JPS6111493B2 (en) | ||
SU1161943A1 (en) | Microcommand memory control unit | |
JPS5840769B2 (en) | random number generator | |
JPS6216579B2 (en) | ||
JPS6133721Y2 (en) | ||
JPH0343843A (en) | Counter circuit | |
JPH03139741A (en) | History information storing system | |
JPS63115084A (en) | Initial setting device for electronic timepiece | |
JPS61169952A (en) | Automatic checking method of one-bit error correcting function of memory | |
JPH0318771B2 (en) | ||
JPH0158528B2 (en) | ||
JPS6128107A (en) | Data trace device | |
JPH0619752A (en) | Microcomputer | |
JPH0352037A (en) | Time two-way simulation system | |
JPH04211826A (en) | Programmed arithmetic unit | |
JPH06161946A (en) | Dma address control method |