JPS63249227A - 情報検索回路 - Google Patents
情報検索回路Info
- Publication number
- JPS63249227A JPS63249227A JP62083464A JP8346487A JPS63249227A JP S63249227 A JPS63249227 A JP S63249227A JP 62083464 A JP62083464 A JP 62083464A JP 8346487 A JP8346487 A JP 8346487A JP S63249227 A JPS63249227 A JP S63249227A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- record
- search
- information
- retrieval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光ファイル・システム等における情報検索回
路に関し、特に、ハードウェアによりフィールド間の論
理検索を高速に行う情報検索回路に関する。
路に関し、特に、ハードウェアによりフィールド間の論
理検索を高速に行う情報検索回路に関する。
光ファイル・システムでは、多量の文書の画像データを
蓄積し1文書検索の高速化が課題となっている。
蓄積し1文書検索の高速化が課題となっている。
従来の検索方法では、ソフトウェアによる検索を行って
来たが、ハードウェアによる検索も提案され、検索をよ
り高速化する方向に進んでいる。
来たが、ハードウェアによる検索も提案され、検索をよ
り高速化する方向に進んでいる。
例えば、特開昭60−105040号公報に記載されて
いる装置では、フィールド毎にオートマトンを備え、検
索の高速化をはかっている。
いる装置では、フィールド毎にオートマトンを備え、検
索の高速化をはかっている。
しかし、検索の高速化のため、今までソフトウエアでサ
ポートしていた検索機能を全てハードウェアによりサポ
ートすると、回路構成が大きくなり過ぎる。
ポートしていた検索機能を全てハードウェアによりサポ
ートすると、回路構成が大きくなり過ぎる。
上記従来技術では、フィールド間における論理検索につ
いては配慮がなされず、フィールド間の論理演算につい
ては、各フィールドの検索結果に対して、ソフトウェア
の介入が必要であった。
いては配慮がなされず、フィールド間の論理演算につい
ては、各フィールドの検索結果に対して、ソフトウェア
の介入が必要であった。
このため、検索速度の向上が難しいという問題があった
。
。
本発明の目的は、このような問題点を改善し、ハードウ
ェアにより、フィールド間に設定された論理演算を実行
することが可能な情報検索回路を提供することにある。
ェアにより、フィールド間に設定された論理演算を実行
することが可能な情報検索回路を提供することにある。
上記目的を達成するため、本発明の情報検索回路は、1
、若しくは複数セクタを1個のエリア(レコード)とし
、そのレコードを任意のバイト数で区切った複数のエリ
アを設け、それらの個々のエリア(フィールド)に、登
録データのタイトルを構成する複数項目の1個を割り当
てて記憶し、更にレコード群に対して、各フィールド毎
に検索条件を設定し、各レコードが検索条件と一致する
か否かを判定する情報検索装置において、挿入される1
文字コード毎に、シリアルに検索結果を示す複数のビッ
ト列の中、その時点で検索結果を示すビットを記憶する
手段(フィールド間制御RAM)と、そのフィールド間
制御RAMが記憶した情報により、有効なビットのみを
選び出す手段(有効ビット判定回路)と、検索結果が上
記検索条件と一致しない場合、次のレコードの検索が開
始されるまで、不一致状態を保持する手段(状態保持回
路)と、その状態保持回路が持つ1レコードに対する検
索果情報の0RF1理をとる手段(OR回路)とを備え
たことに特徴がある。
、若しくは複数セクタを1個のエリア(レコード)とし
、そのレコードを任意のバイト数で区切った複数のエリ
アを設け、それらの個々のエリア(フィールド)に、登
録データのタイトルを構成する複数項目の1個を割り当
てて記憶し、更にレコード群に対して、各フィールド毎
に検索条件を設定し、各レコードが検索条件と一致する
か否かを判定する情報検索装置において、挿入される1
文字コード毎に、シリアルに検索結果を示す複数のビッ
ト列の中、その時点で検索結果を示すビットを記憶する
手段(フィールド間制御RAM)と、そのフィールド間
制御RAMが記憶した情報により、有効なビットのみを
選び出す手段(有効ビット判定回路)と、検索結果が上
記検索条件と一致しない場合、次のレコードの検索が開
始されるまで、不一致状態を保持する手段(状態保持回
路)と、その状態保持回路が持つ1レコードに対する検
索果情報の0RF1理をとる手段(OR回路)とを備え
たことに特徴がある。
本発明においては、シリアルに入力された文字コード(
1バイト)に対する検索結果を複数ビットの出力で示す
検索方式において、どのビットが、そのフィールドに設
定された条件での検索結果を示しているかという情報を
、予め初期設定の段階でフィールド間制御RAMに格納
している。
1バイト)に対する検索結果を複数ビットの出力で示す
検索方式において、どのビットが、そのフィールドに設
定された条件での検索結果を示しているかという情報を
、予め初期設定の段階でフィールド間制御RAMに格納
している。
この情報は、1フイールド検索終了毎に順次、ラッチさ
れ、次段の有効ビット判定回路に送られる。
れ、次段の有効ビット判定回路に送られる。
この有効ビット判定回路で選ばれた有効ピッ1−に不一
致判定の結果が示されると、有効ビット判定回路の次段
に設けた状態保持回路では、そのビットに不一致コード
が起きたことを、1レコードの検索が終了するまで保持
し、各々のビット情報を最終段のOR回路に送る。
致判定の結果が示されると、有効ビット判定回路の次段
に設けた状態保持回路では、そのビットに不一致コード
が起きたことを、1レコードの検索が終了するまで保持
し、各々のビット情報を最終段のOR回路に送る。
フィールド間に、1個でもOR論理条件が設定されると
、複数の検索条件組み合わせが成立するが、各々の組み
合わせに各ビットが対応して1ビツトの判定結果を示し
、各ビットのそれぞれに状態保持回路を備え、最終のO
R回路で各条件のORを取るため、フィールド間の論理
演算を行うことができる。
、複数の検索条件組み合わせが成立するが、各々の組み
合わせに各ビットが対応して1ビツトの判定結果を示し
、各ビットのそれぞれに状態保持回路を備え、最終のO
R回路で各条件のORを取るため、フィールド間の論理
演算を行うことができる。
以下1本発明の一実施例を図面により説明する。
第1図は、本発明の一実施例における情報検索装置の構
成図、第2図は本発明の一実施例における情報検索回路
の回路構成図である。
成図、第2図は本発明の一実施例における情報検索回路
の回路構成図である。
本実施例の情報検索装置は、第1図のように、セレクタ
(SEL)8.初期アドレス格納部11、DRAMで構
成された有限オートマトン9、フリップ・フロップ(F
F)で構成されたラッチ回路10゜および情報検出回路
1を備え、さらに、情報検出回路1は有効ビット判定回
路(SEL)2、状態保持回路(FF)3、フィールド
間制御RAM (RAM)4.RAMカウ:151(C
NT)5.およびOR回路(OR)6を備える。
(SEL)8.初期アドレス格納部11、DRAMで構
成された有限オートマトン9、フリップ・フロップ(F
F)で構成されたラッチ回路10゜および情報検出回路
1を備え、さらに、情報検出回路1は有効ビット判定回
路(SEL)2、状態保持回路(FF)3、フィールド
間制御RAM (RAM)4.RAMカウ:151(C
NT)5.およびOR回路(OR)6を備える。
また、第2図のように、有効ビット判定回路2は複数の
ANDゲート22から構成され、状態保持回路3は複数
のフリップ・フロップ(FF)23から構成される。
ANDゲート22から構成され、状態保持回路3は複数
のフリップ・フロップ(FF)23から構成される。
なお1本実施例では、有限オートマトン9を用いた検索
方式を採用し、予め、複数のRAMが初期設定の段階で
検索結果を記憶し5文字コード7をアドレスとして1バ
イトずつ挿入する度に、そのアドレスに記憶された検索
結果を出力する。つまり、これは状態遷移を利用した検
索方式であり、その複数のRAMが持つ有限な領域を有
限オートマトン9とする。
方式を採用し、予め、複数のRAMが初期設定の段階で
検索結果を記憶し5文字コード7をアドレスとして1バ
イトずつ挿入する度に、そのアドレスに記憶された検索
結果を出力する。つまり、これは状態遷移を利用した検
索方式であり、その複数のRAMが持つ有限な領域を有
限オートマトン9とする。
本実施例の情報検索装置では、初期アドレス格納部11
に格納された初期アドレスがセレクタ8により選ばれ、
初期文字コード7とともに、アドレスとして有限オート
マトン9に入力される。
に格納された初期アドレスがセレクタ8により選ばれ、
初期文字コード7とともに、アドレスとして有限オート
マトン9に入力される。
有限オートマトン9は、予めセットされた状態コード、
つまり、次の飛び先、および検索結果を出力し、そのデ
ータはラッチ回路1oに格納される。また、飛び先は次
のアドレスとしてセレクタ8へ送られ、検索結果は情報
検索回路1の有効ビット判定回路2へ送られる。
つまり、次の飛び先、および検索結果を出力し、そのデ
ータはラッチ回路1oに格納される。また、飛び先は次
のアドレスとしてセレクタ8へ送られ、検索結果は情報
検索回路1の有効ビット判定回路2へ送られる。
情報検索回路1の初期設定としては、レコードが変わる
度にリセット信号(R8T)が入力され、状態保持回路
3を構成するフリップ・フロップ23群には全て1がセ
ットされ1次段のOR回路6へ送られる。
度にリセット信号(R8T)が入力され、状態保持回路
3を構成するフリップ・フロップ23群には全て1がセ
ットされ1次段のOR回路6へ送られる。
有効ビット判定回路2では、ラッチ回路10を介してに
送られた検索結果を示す各ビットは、設定されたフィー
ルド間論理条件の個々の条件に対応して結果を出力する
。
送られた検索結果を示す各ビットは、設定されたフィー
ルド間論理条件の個々の条件に対応して結果を出力する
。
つまり、2個のフィールド間にOR論理が設定されると
1条件数は2個となるため、検索結果を示すビットの中
、2ビツトが有効なビットになる。
1条件数は2個となるため、検索結果を示すビットの中
、2ビツトが有効なビットになる。
この検索結果の選択は、フィールド間制御RAM4に予
め格納された情報、つまり、どのビットが有効であるか
という情報をもとにする。
め格納された情報、つまり、どのビットが有効であるか
という情報をもとにする。
なお、RAMカウンタ5は、フィールド間制御RAM4
に格納された各フィールド毎の有効ビット情報のエリア
指示を行う。
に格納された各フィールド毎の有効ビット情報のエリア
指示を行う。
また、有効ビット判定回路2が検索結果21の選択を行
う過程については、検索が開始されると。
う過程については、検索が開始されると。
1文字コードの入力に従い、有限オートマトン9から状
態データとして検索結果21が有効ビット判定回路2を
構成する各ANDゲート22に振り分けられる。
態データとして検索結果21が有効ビット判定回路2を
構成する各ANDゲート22に振り分けられる。
さらに、有効ビット判定回路2には、フィールド間制御
RA M 5から、状態保持回路3の何れのフリップ・
フロップ23を使用するかという情報が1という形で送
られ、使用しないビットは全て0となる。
RA M 5から、状態保持回路3の何れのフリップ・
フロップ23を使用するかという情報が1という形で送
られ、使用しないビットは全て0となる。
こうして選択されたデータは、次段の状態保持回路3の
フリップ・フロップ群において、検索結果としてラッチ
され、次段のOR回路6へ送出される。このOR回路6
の出力が求める判定結果24である。
フリップ・フロップ群において、検索結果としてラッチ
され、次段のOR回路6へ送出される。このOR回路6
の出力が求める判定結果24である。
また、有効なビットに検索不一致情報Oが入力された場
合も、状態保持回路3は、1レコードの検索が終了して
次のリセット信号が来るまで、0状態を保持し続ける。
合も、状態保持回路3は、1レコードの検索が終了して
次のリセット信号が来るまで、0状態を保持し続ける。
なお、フィールド間制御RAM4には、検索間 ・始時
の初期アドレス格納部11を共用できるが、初期アドレ
スが必要な場合以外は、RAMカウンタ5は有効ビット
情報を格納した番地にポインタを置いている。
の初期アドレス格納部11を共用できるが、初期アドレ
スが必要な場合以外は、RAMカウンタ5は有効ビット
情報を格納した番地にポインタを置いている。
また、最終段のOR回路6(フィールド間OR論理)で
全ての論理演算に不一致が起こった場合のみ、検索不一
致判定Oが出力される。
全ての論理演算に不一致が起こった場合のみ、検索不一
致判定Oが出力される。
このように、有限オートマトンを用いた場合、フィール
ド間にAND条件のみが設定されると、1個のフリップ
・フロップで処理され、フィールド間のOR検索はOR
で結ばれたフィールド数と等しい個数のフリップ・フロ
ップで実現されるため、フィールド間の論理演算が可能
である。
ド間にAND条件のみが設定されると、1個のフリップ
・フロップで処理され、フィールド間のOR検索はOR
で結ばれたフィールド数と等しい個数のフリップ・フロ
ップで実現されるため、フィールド間の論理演算が可能
である。
本発明によれば、ハードウェアによる検索機能にソフト
ウェアを介入することなく、フィールド間論理演算検索
機能を付加することができるため、多機能、かつ高速の
情報検索回路を小規模なハードウェアで実現することが
可能である。
ウェアを介入することなく、フィールド間論理演算検索
機能を付加することができるため、多機能、かつ高速の
情報検索回路を小規模なハードウェアで実現することが
可能である。
第1図は本発明の一実施例における情報検索装置の構成
図、第2図は本発明の一実施例における情報検索回路の
回路構成図である。 1:情報検索回路、2:有効ビット判定回路(SEL)
、3:状態保持回路(FF)、4:フィールド間制御R
AM(RAM)、5 : RAMカウンタ(CNT)、
6 :OR回路(OR)、7:文字コード。 8:セレクタ(SEL)、9:有限オートマトン。 10:ラッチ回路(FF)、 11 :初期アドレス格
納部、21:検索結果、22 : ANDゲート、23
:フリップ・フロップ(FF)、24:判定結果、R8
T:リセット信号、CLK:クロック信号。
図、第2図は本発明の一実施例における情報検索回路の
回路構成図である。 1:情報検索回路、2:有効ビット判定回路(SEL)
、3:状態保持回路(FF)、4:フィールド間制御R
AM(RAM)、5 : RAMカウンタ(CNT)、
6 :OR回路(OR)、7:文字コード。 8:セレクタ(SEL)、9:有限オートマトン。 10:ラッチ回路(FF)、 11 :初期アドレス格
納部、21:検索結果、22 : ANDゲート、23
:フリップ・フロップ(FF)、24:判定結果、R8
T:リセット信号、CLK:クロック信号。
Claims (1)
- 1、1若しくは複数のセクタを1個のレコードとし、該
レコードを任意のバイト数で区切った複数のフィールド
を設け、個々の該フィールドに登録データのタイトルを
構成する複数項目の1個を割り当てて記憶し、更にレコ
ード群に対して、各フィールド毎に検索条件を設定し、
各レコードが検索条件と一致するか否かを判定する情報
検索装置において、挿入される1文字コード毎に、シリ
アルに検索結果を示す複数のビット列の中、その時点で
の検索結果を示すビットを記憶する手段と、該記憶手段
が記憶し地情報により、有効なビットのみを選び出す手
段と、該検索結果が上記検索条件と一致しない場合、次
のレコードの検索が開始されるまで、その不一致状態を
保持する手段と、該保持手段が持つ1レコードに対する
検索結果情報のOR論理をとる手段とを備えたことを特
徴とする情報検索回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62083464A JP2696832B2 (ja) | 1987-04-03 | 1987-04-03 | 情報検索回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62083464A JP2696832B2 (ja) | 1987-04-03 | 1987-04-03 | 情報検索回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63249227A true JPS63249227A (ja) | 1988-10-17 |
JP2696832B2 JP2696832B2 (ja) | 1998-01-14 |
Family
ID=13803187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62083464A Expired - Fee Related JP2696832B2 (ja) | 1987-04-03 | 1987-04-03 | 情報検索回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2696832B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56145428A (en) * | 1980-04-14 | 1981-11-12 | Hitachi Ltd | Data retrieval device |
-
1987
- 1987-04-03 JP JP62083464A patent/JP2696832B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56145428A (en) * | 1980-04-14 | 1981-11-12 | Hitachi Ltd | Data retrieval device |
Also Published As
Publication number | Publication date |
---|---|
JP2696832B2 (ja) | 1998-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2502469B2 (ja) | 文字デ―タを圧縮し圧縮済みデ―タを展開するための静的辞書構造を提供する方法および手段 | |
JPH0410649B2 (ja) | ||
US4131947A (en) | Random access digital sorter | |
JPH0666050B2 (ja) | ソート処理方法 | |
JPS63249227A (ja) | 情報検索回路 | |
EP0166577A2 (en) | Information sorting and storage apparatus and method | |
JP2926803B2 (ja) | ソート処理方法 | |
JPS6362083A (ja) | 射影デ−タ生成方式 | |
RU2037215C1 (ru) | Запоминающее устройство | |
JPH0752451B2 (ja) | 情報検索装置 | |
JPH09330322A (ja) | データ検索装置 | |
JPH0642248B2 (ja) | 情報検索装置 | |
SU1007099A1 (ru) | Устройство дл сортировки чисел | |
JPH0531790B2 (ja) | ||
JPS6266326A (ja) | 日本語デ−タ整列処理方式 | |
JP2529466B2 (ja) | 区切り装置 | |
JPS63172335A (ja) | ソ−ト処理装置 | |
JPH0926872A (ja) | パイプラインマージソータ | |
JPH0748309B2 (ja) | 記号列照合メモリおよびそのカスケード接続方式 | |
JP2002157151A (ja) | データ管理装置 | |
JPS61162898A (ja) | 連想メモリ装置 | |
JPH0378666B2 (ja) | ||
JPH04286072A (ja) | テーブル高速検索方式 | |
JPH1021053A (ja) | データ処理装置 | |
JPH03216729A (ja) | 電子計算機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |