JPH0926872A - パイプラインマージソータ - Google Patents

Abstract

(57)【要約】 【課題】 パイプラインマージソータの構成の簡略化及
び処理の高速化を図る。 【解決手段】 ソート処理装置がソートキー部のみを比
較し、ソートキー部が同値の場合は、比較器８がキー同
値信号１５を同値処理制御器６１に発する。同値処理制
御器６１は入力レコード列に付加された初期化ワードに
格納された動作モードに従って、ＦＩＦＯ、ＬＩＦＯ、
重複キーを有するレコードの除去の処理を行う。また昇
降順チェック器５１は初期化ワードで指定された場合、
比較レジスタ６、７へのレコードの格納順を監視し、ソ
ート済みレコード列の昇降順チェックを行う。昇降順チ
ェックはパイプラインマージソータ中の余ったソート処
理装置を初期化ワードにて指定して行うことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データレコードを
ソートキー部の大小関係に従って順番に並べ替えるパイ
プラインマージソータに関する。

【０００２】

【従来の技術】図２１、図２２はそれぞれ、例えばProc
eedings of 5th International Workshop on Database
Machines（以下、文献１とする。）の１５２頁、１４５
頁に示された従来のソート処理装置、パイプラインマー
ジソータの構成を示す図である。

【０００３】図２１において、従来のソート処理装置の
構成及び概略動作を説明する。入力レコード８０とし
て、２つのソート済みレコード列が順次入力される。第
１の入力レコード列が記憶装置８１に格納され、続いて
第２の入力レコード列が記憶装置８１に格納され始め
る。この段階で比較処理装置８２はこれら２つの入力レ
コードのマージ処理を開始する。記憶装置８１から第１
の入力レコード列を構成するレコードが１つ比較レジス
タ８３（ＣＲ₁ ）に読み出され、同様に第２の入力レコ
ード列のレコードが１つ比較レジスタ８４（ＣＲ₂ ）に
読み出される。レコードは複数の部分（フィールド）か
ら構成されており、その中のソートのため大小比較に使
用するフィールドをソートキー部、又は簡単にキー部と
呼ぶ。比較レジスタ８３、８４に格納されたレコードは
比較器８７でソートキー部を例えば簡単な一例としては
先頭からビット比較されて、ソートキーの大小を判定さ
れる。この際、処理データ数カウンタ８８、８９はビッ
トをカウントし、処理の制御に利用される。昇順降順指
定信号９０で昇順が指定された場合は比較器８７からは
ソートキーの小さい方から順に出力レコード列９１に出
力され、降順が指定された場合は、逆に大きい方から出
力される。

【０００４】図２２のパイプラインマージソータ１００
は、図２１の従来のソート処理装置９５を複数段直列接
続（ここでは７段直列接続）したものである。

【０００５】ソートすべきレコードは左端のソート処理
装置に入力される。ソート処理装置は入力レコード列を
２つずつマージし、出力するので、出力レコード列の長
さは入力レコード列の長さの倍となる。そしてこのマー
ジソート処理が各段のソート処理装置において行われる
ため、入力レコード列は図２２で右側にある後段のソー
ト処理装置に進むに従って長くなる。したがって、期待
される入力レコード列のサイズを基に、後段のソート処
理装置ほど記憶装置８１の容量を倍増していくように設
計される。図２２はこの構成を採ったパイプラインマー
ジソータであり、記憶装置８１の容量が倍増する様子
が、記憶装置８１の矩形の大きさにより表現している。

【０００６】このような構成を採った場合、入力レコー
ド列のサイズがソート処理装置の設計上想定したサイズ
より大きいときに、初めのいくつかのソート処理装置を
素通りすなわちバイパスさせ、記憶装置８１がこの入力
レコード列を１つ格納できる容量を有する段からマージ
ソート処理を開始させることが行われる。バイパスさせ
る段を指定する初期化ワードが、最初の入力レコード列
の先頭に付加され、これが初期化ワード読取器９２によ
り読み取られ、バイパスモードレジスタ９３に保持さ
れ、バイパスするか否かの制御が行われる。初期化ワー
ドはソート処理装置全体の動作制御情報を有しているの
で、初期化ワード読取器９２で読み取り後、初期化ワー
ド書込器９４により、最初の出力レコード列の先頭に付
加される。

【０００７】図２３は図２１の従来のソート処理装置の
利用形態を示す構成図である。図２１のソート処理装置
では、入力レコード列８０中のレコードのソートキー部
が同値の場合の動作が規定されていない。そこでマイク
ロプロセッサ１１０を用いて、（ａ）ソートキー部が同
値であるときは、ソート処理装置９５に到着順を判別さ
せるため、レコードに連続番号を付加してソート処理装
置９５の入力レコードとする前処理１１１と、（ｂ）ソ
ート処理装置９５の出力レコードに対して、ソートキー
部が同値で重複するレコードを削除する重複除去を行う
後処理１１２と、を同一キーモード指定信号１１３によ
る指定に応じて行い、また（ｃ）ソート処理装置９５の
出力の昇降順が昇順降順指定信号１１４の指定通りにな
っているかどうかを調べ、出力レコード列９１として出
力する昇降順チェックを後処理１１５として行うことが
行われている。

【０００８】図２４は、文献１の１４６頁の図であり、
パイプラインマージソータ内でのレコードの移動を示す
図である。これを用いて、ソート処理の詳細動作を説明
する。図２４ではレコードが“１４，９，１０，７，
３，２，６，１１，１，１３，４，９，１２，５，１
５，８”の順でソート処理装置（ＳＥ１）に入力され
る。説明上、ここでは降順のソートが指定されている場
合を考える。

【０００９】ソート処理装置（ＳＥ１）は上記レコード
の１つずつを長さ１のソート済みレコード列（以下、ソ
ート済みレコード列をストリングと呼ぶ。）とし、スト
リングを２つずつ入力レコード列として取り扱う。２つ
のストリング毎すなわちここでは２つのレコード毎に降
順にソートし、長さ２のストリングとして出力する。例
えば、最初に入力されたレコード“１４”を記憶装置は
格納し、これと次に入力されたレコード“９”とが比較
器で比較され、“１４”が先に出力され、“９”を後に
出力し、長さ２のストリング“（１４，９）”が形成さ
れる。これを次々と繰り返すと、ソート処理装置（ＳＥ
１）からは“（１４，９），（１０，７），（３，
２），（１１，６），（１３，１），（９，４），（１
２，５），（１５，８）”の順でレコードが２つずつソ
ートされる。これが次段のソート処理装置 （ＳＥ２）
の記憶装置に向けて出力される。この様子は図２４のＳ
Ｅ２の部分に示されている。ここで、“１４”と“９”
の比較により“１４”が先に出力される期間には、同時
に次のストリングである入力レコード“１０”が比較処
理装置（ＳＥ１）に読み込まれてくる。同様に、“１
４”に続いて“９”が出力される期間には次の入力レコ
ード“７”が読み込まれ、先に格納しておいたレコード
“１０”との比較が行われる。

【００１０】次段のソート処理装置（ＳＥ２）は、ソー
ト処理装置（ＳＥ１）から入力されてくる長さ２のスト
リングを２つずつマージソートして、長さ４のストリン
グとして次段のソート処理装置（ＳＥ３）の記憶装置に
向けて出力する。前記例によれば、ソート処理装置（Ｓ
Ｅ２）はソート処理装置（ＳＥ１）から入力されてくる
ストリング“（１４，９）”を記憶装置に格納する。こ
の格納したストリングの先頭レコード“１４”と、次に
入力されてくるストリング“（１０，７）”の先頭レコ
ード“１０”とを比較する。降順が指定されているため
“１４”がまず出力される。続いて最初のストリングの
残りのレコード“９”と後のストリングの先頭レコード
“１０”とが比較され、“１０”が出力される。次に先
のストリングの残りのレコード“９”と後のストリング
のレコード“７”とが比較され、“９”、“７”の順に
レコードが出力される。この動作を繰り返すと、ソート
処理装置（ＳＥ２）からは“（１４，１０，９，７），
（１１，６，３，２），（１３，９，４，１），（１
５，１２，８，５）”の順で長さ４のストリングが次段
のソート処理装置（ＳＥ３）の記憶装置に向けて出力さ
れる。この様子は図２４のＳＥ３の部分に示されてい
る。ここで、“１４”と“１０”の比較により“１４”
が先に出力される期間には、同時に先のストリングの次
の入力レコード“９”が記憶装置から比較処理装置（Ｓ
Ｅ２）に読み出され、後のストリングの次のレコード
“７”が記憶装置に格納される。同様に、“１４”に続
いて“１０”が出力される期間には“７”が比較処理装
置に読み出され、次のストリングの先頭レコード“３”
が記憶装置に格納される。最後に、“９”と“７”の出
力の際には、“２”、“１１”が記憶装置に格納され
る。

【００１１】この動作を引き続くソート処理装置におい
ても同様に実行する。ｉ番目のソート処理装置が２ⁱ 個
のレコードからなるストリングを出力するので、ソート
すべきレコードが２ⁿ 個のレコードであるならば、レコ
ード全体のソート列はｎ番目のソート処理装置の出力レ
コード列として得られる。

【００１２】図２５は昇順、降順の切り替えを行える従
来のパイプラインマージソータの構成図である。図に示
すように、従来は外部からソート処理装置に対し、昇順
降順指定信号１１４を入力して、昇順、降順の切り替え
を行っていた。

【００１３】図２６はレコードのイメージ図である。レ
コードを構成する複数のフィールドからソートキー部と
して使用されるフィールドが選択される。ソートキー部
をコピーしてレコードの先頭に付加する変換処理が、ソ
ート処理に先だって行われている。従来のソート処理装
置においては、レコード中のソートキー部と他の部分と
は区別されていない。そのため、ソートキー部が同値の
場合は、ソートキー部に続く他のフィールドの比較によ
り、出力レコード列への出力が決定される。上述の例で
は、ソート対象データは“１４”、“９”等の簡単な整
数を用いて説明したが、実際のソート対象データは、例
えば人事データの場合は姓名、住所、年齢その他の内容
を有し、数百バイトから数Ｋバイトとなり得る。このよ
うに、レコードのサイズが大きく、比較処理装置による
一度の比較では順序を決定できない場合には、順序が決
定されるまで各レコードの比較の度に上記比較操作を繰
り返す必要がある。

【００１４】

【発明が解決しようとする課題】上述のように従来のパ
イプラインマージソータでは、ソートキー部が同値の場
合には、比較の判定は、ソートキー部に続く他のデータ
の比較に持ち越される。一方、データベース処理では、
ソート処理においてソートキー部が同値の場合には先入
れ先出し（ＦＩＦＯ）手順を用いて出力するレコードを
選択したり、逆に後入れ先出し（ＬＩＦＯ）手順を用い
たり、また同値のソートキー部の重複を避けるレコード
の重複削除処理を行うなどの要求を満たす必要がある。
しかし、従来のパイプラインマージソータはこれらの要
求を満たせないため、ＦＩＦＯ動作、ＬＩＦＯ動作が指
定された場合は、ソートキー部に引き続いて連続番号を
割り当てる、また重複削除が指定された場合には、ソー
ト後に重複削除を行うといった処理を図２３のようにマ
イクロプロセッサ上で別途行うことが必要であり、処理
全体の構成が複雑であり、処理時間もかかるという問題
があった。

【００１５】昇降順チェックについてもソート後にマイ
クロプロセッサ上で別途行うことが必要であり、処理に
時間がかかるという問題があった。

【００１６】昇順ソート、降順ソートの切り替えは図２
５のようにパイプラインマージソータを構成する全ソー
ト処理装置に一括して昇順降順指定信号を与えているた
め、各ソート処理装置を非同期で動作させることができ
ず、高速化のためバッファリングをするなどの動作がで
きないという問題があった。この対応策として、各ソー
ト処理装置に入力されるソートキー部に昇順降順の情報
を入れておくことも考えられるが比較器の動作をさらに
複雑にすることになる。

【００１７】本発明は上記問題点を解消するためになさ
れたもので、第１の目的は、従来、マイクロプロセッサ
上で処理していたソートキー部同値時の処理、昇降順チ
ェック処理を、ソート処理時にパイプラインマージソー
タ自体により行うことにより、処理構成を簡単にすると
ともに、処理を高速化することにある。

【００１８】第２の目的は、ソート処理装置の構成の簡
略化を図ることにある。

【００１９】第３の目的は、各ソート処理装置の同期動
作を不要とし、記憶装置からのレコードのバースト転送
を可能とし処理の高速化を図ることにある。

【００２０】

【課題を解決するための手段】請求項１乃至請求項５の
パイプラインマージソータにおいては、入力レコード列
の各レコードは所定長のソートキー部を有し、比較処理
装置が、第１の入力レコード列から順に読み出したレコ
ードを比較データとして格納する第１の比較レジスタ
と、第２の入力レコード列から順に読み出したレコード
を比較データとして格納する第２の比較レジスタと、両
比較データのソートキー部の大小比較に基づき、両比較
レジスタの１つを選択し、該１比較レジスタから比較デ
ータを出力レコード列に出力し、ソートキー部が同値の
ときはキー同値信号を発生する比較器と、前記両比較デ
ータの前記比較レジスタへの格納の先後関係を記憶する
格納順レジスタと、同値処理制御器と、を備えて構成さ
れており、請求項１の同値処理制御器は、キー同値信号
を受けたとき、格納順レジスタに基づき、比較レジスタ
に先に格納された比較データを出力レコード列に出力さ
せることを特徴とする。

【００２１】請求項２の同値処理制御器は、キー同値信
号を受けたとき、格納順レジスタに基づき、比較レジス
タに後に格納された比較データを出力レコード列に出力
させることを特徴とする。

【００２２】請求項３乃至請求項５のパイプラインマー
ジソータにおいては、上記構成に加えて、同値のソート
キー部を有する比較データである２つのキー同値レコー
ドの一方が前記比較レジスタから出力されたことを記憶
する重複除去レジスタを備えており、請求項３の同値処
理制御器は、キー同値信号を受けたとき、格納順レジス
タに基づき、比較レジスタに先に格納されたキー同値レ
コードを出力レコード列に出力させ、以降、重複除去レ
ジスタに基づき、他のキー同値レコードを比較レジスタ
から出力させ除去することを特徴とし、請求項４の同値
処理制御器は、キー同値信号を受けたとき、格納順レジ
スタに基づき、比較レジスタに後に格納されたキー同値
レコードを出力レコード列に出力させ、以降、重複除去
レジスタに基づき、他のキー同値レコードを比較レジス
タから出力させ除去することを特徴とする。

【００２３】請求項５においては、同値処理制御器が、
キー同値信号を受けたとき、格納順レジスタに基づき両
比較レジスタのいずれを選択するかを格納順選択として
設定でき、格納順選択が指定する比較レジスタからキー
同値レコードを出力させ、全部の該キー同値レコード、
又は重複除去レジスタに基づいて判定される最先の該キ
ー同値レコード、のいずれを選択するかを重複処理選択
として設定でき、重複処理選択が指定するキー同値レコ
ードのみを出力レコード列に出力させることと、記憶装
置に先に記憶される入力レコード列が先頭に、比較処理
装置の動作を指定する初期化ワードを有し、初期化ワー
ドが前記同値処理制御器の格納順選択と重複処理選択と
を指定することと、を特徴とする。

【００２４】請求項６のパイプラインマージソータにお
いては請求項１における比較処理装置が、１つのソート
列から順にレコードを読み出し、第１又は第２の比較レ
ジスタに比較データとして格納し、ソート列中の連続す
る２レコードが同一の比較レジスタから出力され格納順
レジスタの記憶内容が変化しないとき、昇降順エラー信
号を発生する昇降順チェック手段を有することを特徴と
する。

【００２５】請求項７のパイプラインマージソータにお
いては請求項５における比較処理装置が、入力レコード
列をソート処理せずに素通りさせ、次段のソート処理装
置に出力するバイパス手段と、１つのソート済み入力レ
コード列から順にレコードを読み出し、第１又は第２の
レジスタに比較データとして格納し、初期化ワードの格
納順選択と重複処理選択との指定に係らず、先に比較レ
ジスタに格納されたキー同値レコードを比較レジスタか
ら出力レコード列に出力させ、前記入力レコード列中の
連続する２レコードが同一の比較レジスタから出力され
格納順レジスタの記憶内容が変化しないとき、昇降順エ
ラー信号を発生する昇降順チェック手段と、を有するこ
とと、初期化ワードが、前記バイパス手段を用いるソー
ト処理装置を指定し、前記昇降順チェック手段を用いる
ソート処理装置を指定することと、を特徴とする。

【００２６】請求項８のパイプラインマージソータは請
求項１乃至請求項７のパイプラインマージソータにおい
て、入力レコード列の要素である２進数データのソート
キー部をビット反転するキー変換処理装置を有し、比較
器が、出力レコード列のソートキー部が昇順となる比較
器又は降順となる比較器のいずれかであり、ソートキー
部を該比較器で固有の順序と逆順にソートするときは、
最初のソート処理装置への入力に先立ち、前記キー変換
処理装置により入力レコード列のソートキー部を変換す
ること、を特徴とする。

【００２７】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００２８】［実施形態１］図１は本発明に係るパイプ
ラインマージソータの構成図である。このパイプライン
マージソータは７段のソート処理装置が直列に接続され
ている。ソートすべきレコードは左端のソート処理装置
に入力される。ソート処理装置は入力レコード列を２つ
ずつマージし、出力するので、出力レコード列の長さは
入力レコード列の長さの倍となる。そしてこのマージソ
ート処理が各段のソート処理装置において行われるた
め、入力レコード列は図１で右側にある後段のソート処
理装置に進むに従って長くなる。したがって、期待され
る入力レコード列のサイズを基に、後段のソート処理装
置ほど記憶装置１の容量を倍増していくように設計され
ている。図１はこの構成を採ったパイプラインマージソ
ータであり、記憶装置１の容量が倍増する様子が、記憶
装置１の矩形の大きさにより表現されている。この構成
は図２２に示した従来のパイプラインマージソータと変
わるところがないが、各段を構成するソート処理装置の
構成が異なる。

【００２９】図２は本発明に係るパイプラインマージソ
ータを構成するソート処理装置の構成図である。このソ
ート処理装置は大きくは記憶装置１と比較処理装置２の
２つの部分からなる。入力レコード列として、２つのソ
ート済みレコード列が順次入力される。第１の入力レコ
ード列が記憶装置１に格納され、続いて第２の入力レコ
ード列が記憶装置１に格納され始める。この段階で比較
処理装置２はこれら２つの入力レコードのマージ処理を
開始する。比較処理装置２は比較部３を有する。比較部
３は記憶装置１から第１の入力レコード列を構成するレ
コードを１つ比較レジスタ６（ＣＲ₁ ）に読み出し、同
様に第２の入力レコード列のレコードを１つ比較レジス
タ７（ＣＲ₂ ）に読み出す。レコードは複数の部分（フ
ィールド）から構成されており、その中のソートのため
大小比較に使用するフィールドをソートキー部と呼ぶ。
比較器８は比較レジスタ６、７に格納されたレコードの
ソートキー部を例えば簡単な一例としては先頭からビッ
ト比較し、ソートキー部の値の大小関係を比較して所定
条件を満たす１つのレコードを選択して、出力レコード
列に出力する。

【００３０】比較部３の内部動作をより詳細に説明す
る。記憶装置１から比較部３に読み込まれたレコードは
入力バッファ４又は５を経由して、比較レジスタ６又は
比較レジスタ７に格納される。比較器８は両比較レジス
タに格納されたレコードのソートキー部を比較し、大き
い方を先に、すなわち降順に出力レコード列に出力す
る。出力された比較レジスタには新たなレコードが格納
され、比較器８は次にこの新しいレコードと他方の比較
レジスタに残っているレコードとの比較を行う。この動
作が繰り返される。処理キーカウンタ９、１０及び処理
データ数カウンタ１１、１２はそれぞれ比較器８におけ
る比較・出力処理の制御に用いられるもので、その動作
は後に詳述する。

【００３１】格納順レジスタ１３はＣＲ₁ 、ＣＲ₂ への
レコードの格納順序を示し、ＣＲ₁内のレコードがＣＲ
₂ 内のレコードより先に格納されたときは、“０”が設
定され、逆にＣＲ₂ の方が先に格納されたときは、
“１”が設定される。

【００３２】同値処理制御器１４は、比較器８での比較
においてソートキー部が同値であるときにＦＩＦＯ手順
に従ってＣＲ₁ 、ＣＲ₂ の一方を選択しそれが格納する
レコードを出力させる。すなわち比較器８はＣＲ₁ 、Ｃ
Ｒ₂ 内のレコードのソートキー部を比較して、これらが
同値であるとき、キー同値信号１５を同値処理制御器１
４に送る。同値処理制御器１４は格納順レジスタ１３の
内容が“０”の場合、ＣＲ₁ のレコードを出力するよう
比較器８を制御し、“１”の場合、ＣＲ₂ のレコードを
出力するように比較器８を制御する。

【００３３】初期化ワード読取器１６は、最初の入力レ
コード列の先頭に付加された初期化ワードを読み取る。
初期化ワードにて、入力レコード列をソート処理せずに
素通り（バイパス）させることが指定されたソート処理
装置ではバイパスモードレジスタ１７を設定して、ソー
ト処理装置をバイパスモードとする。初期化ワードは初
期化ワード書込器１８により最初の出力レコード列の先
頭に付加され、次段のソート処理装置に送られる。バイ
パスモードのソート処理装置では入力レコード列は経路
１９を通って出力される。

【００３４】次に、初段のソート処理装置を例に詳細な
動作の説明を行う。

【００３５】以後、レコードを“｛ソートキー値＋レコ
ード本体｝”と表現する。

【００３６】図３はソートすべきレコード列の初めの４
レコードのビットイメージを示した図であり、｛９＋
３｝、｛１４＋１｝、｛１０＋２｝、｛１０＋３｝の順
に入力される。初段のソート処理装置においてはこのレ
コードの１つずつを長さ１のソート済みレコード列すな
わち長さ１のストリングとし、このストリングを２つず
つ入力レコード列として取り扱う。

【００３７】記憶装置１にストリング〈１〉｛９＋３｝
が完全に格納された後、ストリング〈２〉の先頭レコー
ド｛１４＋１｝が到着して格納されると、記憶装置１か
らストリング〈１〉とストリング〈２〉の各先頭レコー
ドがそれぞれ入力バッファ４、入力バッファ５に読み出
され、しかる後、比較レジスタＣＲ₁ とＣＲ₂ を経由し
て比較器８に転送される。このとき格納順レジスタは初
期値“０”を保持している。

【００３８】比較器８はＣＲ₁ 、ＣＲ₂ 内の｛９＋
３｝、｛１４＋１｝の各ソートキー部“９”、“１４”
を１bit ずつ比較する。図４は比較開始からストリング
〈１〉とストリング〈２〉の出力終了までの処理キーカ
ウンタ、処理データ数カウンタ及び格納順レジスタの値
の変化を示した図である。図中、keycount1 、keycount
2 、datacount1、datacount2及びmap はそれぞれ処理キ
ーカウンタ９、１０、処理データ数カウンタ１１、１２
及び格納順レジスタの値を意味し、Str1、Str2はストリ
ング〈１〉、ストリング〈２〉を意味する。

【００３９】処理データ数カウンタ１１と処理データ数
カウンタ１２には初期値としてレコードのビット長６が
設定されている。処理キーカウンタ９と処理キーカウン
タ１０には初期値としてソートキー部のビット長４が設
定されている。比較器８でソートキー部の大小関係が決
定されるまで、１bit 比較される毎に上記４つのカウン
タ値は１ずつ減少（デクリメント）され、１bit ずつ出
力レコード列に出力される。この場合ビットデータはい
ずれの比較レジスタから出力してもよい。

【００４０】２bit 目で大小関係が決定されると、ソー
トキー部が大きいＣＲ₂ 側の処理データ数カウンタ１２
と処理キーカウンタ１０の値は０になるまでデクリメン
トされるとともに、ＣＲ₂ から残りのビットデータが出
力レコード列に出力される。他方、ＣＲ₁ 側の処理デー
タ数カウンタ１１、処理キーカウンタ９の値は初期値に
リセットされる。

【００４１】ＣＲ₂ は一般には同じストリングの次のレ
コードを格納するが、ここではストリング〈２〉は長さ
１で次のレコードはないので、次のストリングであるス
トリング〈３〉の先頭レコード｛１０＋２｝を格納す
る。

【００４２】ＣＲ₁ に残ったレコード｛９＋３｝は一般
には、ストリング〈２〉の次のレコードと比較処理が行
われるが、ここではストリング〈２〉の次のレコードは
ないので、ＣＲ₂ の｛１４＋１｝に続いて出力レコード
列に出力される。一般にはＣＲ₁ に格納されていたレコ
ードのみならず、同じストリングの残りのレコードを全
て出力レコード列に出力する。ストリング〈１〉が出力
レコード列に出力された後、ＣＲ₁ は次のストリング
〈４〉の先頭レコード｛１０＋３｝を格納する。格納順
レジスタ１３には“１”が設定されている。

【００４３】比較器８はＣＲ₁ 、ＣＲ₂ 内の｛１０＋
３｝、｛１０＋２｝の各ソートキー部の比較を開始す
る。図５は、図４同様に比較開始からストリング〈３〉
とストリング〈４〉の出力終了までの処理キーカウン
タ、処理データ数カウンタ及び格納順レジスタの値の変
化を示した図である。図中、Str3、Str4はストリング
〈３〉、ストリング〈４〉を意味する。

【００４４】上記ストリング〈１〉とストリング〈２〉
との比較と同様の手順で比較が行われるが、この場合、
ソートキー部の最後尾である４bit 目になっても大小関
係は決定しない。このとき比較部３はキー同値信号１５
を同値処理制御器１４に発する。

【００４５】同値処理制御器１４はキー同値信号１５を
受けると、格納順レジスタ１３を参照してＦＩＦＯ手順
に従ってＣＲ₁ 、ＣＲ₂ の一方を選択しそれが格納する
レコードを出力させる。ここでは格納順レジスタ１３に
は“１”が設定されているので、同値処理制御器１４は
ＣＲ₂ の｛１０＋２｝を先に出力レコード列に出力さ
せ、引き続いてＣＲ₁ の｛１０＋３｝を出力レコード列
に出力させる。

【００４６】ストリング〈４〉に続くストリング〈５〉
以降のストリングにおいても同様に処理が行われる。

【００４７】ストリング〈１〉とストリング〈２〉、及
びストリング〈３〉とストリング〈４〉の比較、マージ
処理により、２つの長さ２のストリング“（｛１４＋
１｝，｛９＋３｝）”、“（｛１０＋２｝，｛１０＋
３｝）”がこの順で出力レコード列として出力される。

【００４８】２段目のソート処理装置においては、上記
初段のソート処理装置と同様の処理により、上記２つの
長さ２のストリングから長さ４のストリングが形成され
る。このようにして、ソート処理装置の段数を経るにつ
れて、長いストリングが形成され、本パイプラインマー
ジソータが備える７段のソート処理装置での処理によ
り、長さ２⁷ のストリングすなわちソート済みレコード
列が得られる。

【００４９】［実施形態２］本発明の第２の実施形態
は、図１において同値処理制御器１４が、比較器８での
比較においてソートキー部が同値であるときにＬＩＦＯ
手順に従ってＣＲ₁ 、ＣＲ₂ の一方を選択しそれが格納
するレコードを出力させるソート処理装置であって、こ
のソート処理装置を直列接続して構成されるパイプライ
ンマージソータである。

【００５０】この同値処理制御器１４は格納順レジスタ
１３の内容が“１”の場合、ＣＲ₁のレコードを出力す
るよう比較器８を制御し、“０”の場合、ＣＲ₂ のレコ
ードを出力するように比較器８を制御する。

【００５１】図３に示した実施形態１と同じソートすべ
きレコードを用いて、初段のソート処理装置の動作を説
明する。

【００５２】ストリング〈１〉とストリング〈２〉の比
較処理は実施形態１で図４を用いて説明した動作と同じ
である。比較器８がＣＲ₁ 、ＣＲ₂ 内のストリング
〈４〉｛１０＋３｝、ストリング〈３〉｛１０＋２｝の
各ソートキー部の比較を開始するところから、図６を用
いて説明する。図６は図５と同様の図である。

【００５３】比較器８の比較処理は、ソートキー部の最
後尾である４bit 目になっても大小関係を決定できな
い。このとき比較部３はキー同値信号１５を同値処理制
御器１４に発する。

【００５４】同値処理制御器１４はキー同値信号１５を
受けると、格納順レジスタ１３を参照してＬＩＦＯ手順
に従ってＣＲ₁ 、ＣＲ₂ の一方を選択しそれが格納する
レコードを出力させる。ここでは格納順レジスタ１３に
は“１”が設定されているので、同値処理制御器１４は
ＣＲ₁ の｛１０＋３｝を先に出力レコード列に出力さ
せ、引き続いてＣＲ₂ の｛１０＋２｝を出力レコード列
に出力させる。

【００５５】ストリング〈４〉に続くストリング〈５〉
以降のストリングにおいても同様に処理が行われる。

【００５６】ストリング〈１〉とストリング〈２〉、及
びストリング〈３〉とストリング〈４〉の比較、マージ
処理により、２つの長さ２のストリング“（｛１４＋
１｝，｛９＋３｝）”、“（｛１０＋３｝，｛１０＋
２｝）”がこの順で出力レコード列として出力される。

【００５７】［実施形態３］図７は本発明の第３の実施
形態である、パイプラインマージソータを構成するソー
ト処理装置の構成図である。図７において、図１と同一
の機能を果たす構成要素は図２と同じ符号を用いて示し
ている。

【００５８】本ソート処理装置は、比較処理装置２内に
重複除去レジスタ３０を有している。重複除去レジスタ
３０の初期値には“０”が設定されている。同値処理制
御器３１が、キー同値信号１５を受けて、両比較レジス
タに格納されている２つのキー同値レコードの一方を出
力後、重複除去レジスタ３０を“１”に設定し、他方の
キー同値レコードの比較レジスタからの排出除去完了
後、“０”に戻す。

【００５９】同値処理制御器３１は、比較器８での比較
においてソートキー部が同値であるときにＦＩＦＯ手順
に従ってＣＲ₁ 、ＣＲ₂ の一方を選択しそれが格納する
レコードを出力させる。すなわち比較器８はＣＲ₁ 、Ｃ
Ｒ₂ 内のレコードのソートキー部を比較して、これらが
同値であるとき、キー同値信号１５を同値処理制御器３
１に送る。同値処理制御器３１は格納順レジスタ１３の
内容が“０”の場合、ＣＲ₁ に格納されたレコードであ
るキー同値レコードを出力するよう比較器８を制御し、
“１”の場合、ＣＲ₂ に格納されたレコードであるキー
同値レコードを出力するように比較器８を制御する。同
値処理制御器３１は、重複除去レジスタ３０の値が
“１”のとき、比較レジスタから出力されるレコードを
排出除去し出力レコード列への出力を抑止するように比
較器８を制御する。

【００６０】図３に示した実施形態１と同じソートすべ
きレコードを用いて、初段のソート処理装置の動作を説
明する。

【００６１】ストリング〈１〉とストリング〈２〉の比
較処理は実施形態１で図４を用いて説明した動作と同じ
である。比較器８がＣＲ₁ 、ＣＲ₂ 内のストリング
〈４〉｛１０＋３｝、ストリング〈３〉｛１０＋２｝の
各ソートキー部の比較を開始するところから、図８を用
いて説明する。図８は図５同様の図であるが、重複除去
レジスタの値を表示する“odis”を付記している。

【００６２】比較器８の比較処理は、ソートキー部の最
後尾である４bit 目になっても大小関係を決定できな
い。このとき比較部３はキー同値信号１５を同値処理制
御器３１に発する。

【００６３】同値処理制御器３１はキー同値信号１５を
受けると、格納順レジスタ１３を参照してＦＩＦＯ手順
に従ってＣＲ₁ 、ＣＲ₂ の一方を選択しそれが格納する
レコードを出力させる。ここでは格納順レジスタ１３に
は“１”が設定されているので、同値処理制御器３１は
ＣＲ₂ の｛１０＋２｝を出力レコード列に出力させる。
この出力が完了すると重複除去レジスタに“１”が設定
される。続いて、実施形態１同様、ＣＲ₁ の｛１０＋
３｝が出力されるが、重複除去レジスタ３０には“１”
が設定されているので、このレコードは出力レコード列
には出力されず排出除去される。

【００６４】ストリング〈４〉に続くストリング〈５〉
以降のストリングにおいても同様に処理が行われる。

【００６５】ストリング〈１〉とストリング〈２〉、及
びストリング〈３〉とストリング〈４〉の比較、マージ
処理により、２つのストリング“（｛１４＋１｝，｛９
＋３｝）”、“（｛１０＋２｝）”がこの順で出力レコ
ード列として出力される。

【００６６】以上本実施形態では、同値処理制御器が、
キー同値信号を受けたとき、格納順レジスタに基づき、
比較レジスタに先に格納されたキー同値レコードを出力
レコード列に出力させ、以降、重複除去レジスタに基づ
き、他のキー同値レコードを比較レジスタから出力させ
除去する。

【００６７】［実施形態４］本発明の第４の実施形態
は、図７において同値処理制御器３１が、比較器８での
比較においてソートキー部が同値であるときにＬＩＦＯ
手順に従ってＣＲ₁ 、ＣＲ₂ の一方を選択しそれが格納
するレコードを出力させ、かつ重複除去レジスタ３０の
値が“１”のとき、比較レジスタから出力されるレコー
ドを排出除去し出力レコード列への出力を抑止するソー
ト処理装置であって、このソート処理装置を直列接続し
て構成されるパイプラインマージソータである。

【００６８】図３に示した実施形態１と同じソートすべ
きレコードを用いて、初段のソート処理装置の動作を説
明する。

【００６９】ストリング〈１〉とストリング〈２〉の比
較処理は実施形態１で図４を用いて説明した動作と同じ
である。比較器８がＣＲ₁ 、ＣＲ₂ 内のストリング
〈４〉｛１０＋３｝、ストリング〈３〉｛１０＋２｝の
各ソートキー部の比較を開始するところから、図９を用
いて説明する。図９は図８と同様の図である。

【００７０】比較器８の比較処理は、ソートキー部の最
後尾である４bit 目になっても大小関係を決定できな
い。このとき比較部３はキー同値信号１５を同値処理制
御器３１に発する。

【００７１】同値処理制御器３１はキー同値信号１５を
受けると、格納順レジスタ１３を参照してＬＩＦＯ手順
に従ってＣＲ₁ 、ＣＲ₂ の一方を選択しそれが格納する
レコードを出力させる。ここでは格納順レジスタ１３に
は“１”が設定されているので、同値処理制御器３１は
ＣＲ₁ の｛１０＋３｝を出力レコード列に出力させる。
この出力が完了すると重複除去レジスタに“１”が設定
される。続いて、実施形態２同様、ＣＲ₂ の｛１０＋
２｝が出力されるが、重複除去レジスタ３０には“１”
が設定されているので、このレコードは出力レコード列
には出力されず排出除去される。

【００７２】ストリング〈４〉に続くストリング〈５〉
以降のストリングにおいても同様に処理が行われる。

【００７３】ストリング〈１〉とストリング〈２〉、及
びストリング〈３〉とストリング〈４〉の比較、マージ
処理により、２つのストリング“（｛１４＋１｝，｛９
＋３｝）”、“（｛１０＋３｝）”がこの順で出力レコ
ード列として出力される。

【００７４】［実施形態５］図１０は本発明の第５の実
施形態である、パイプラインマージソータを構成するソ
ート処理装置の構成図である。図１０において、図２、
図７と同一の機能を果たす構成要素は図２、図７と同じ
符号を用いて示している。

【００７５】本実施形態における初期化ワードは、ソー
トキー部同値のとき同値処理制御器４１の動作モードを
指定する２bit の情報を有している。図１１はその２bi
t のパターンを示す。２bit の上位ビットの“０”／
“１”がそれぞれ重複除去処理を“行う”／“行わな
い”を表す。２bit の下位ビットの“０”／“１”がそ
れぞれ“ＦＩＦＯ動作”／“ＬＩＦＯ動作”を表す。

【００７６】初期化ワード読取器１６が初期化ワードか
ら読み取ったこれら２つの情報はそれぞれ格納順選択レ
ジスタ４２及び重複処理選択レジスタ４３に格納され
る。

【００７７】同値処理制御器４１は、格納順選択レジス
タ４２及び重複処理選択レジスタ４３の内容に基づきソ
ートキー部が同値の際の処理を行う。すなわち、同値処
理制御器４１は、格納順選択レジスタ４２、重複処理選
択レジスタ４３の内容がそれぞれ“０”、“０”のとき
実施形態１の同値処理制御器１４と同じ動作をし、
“０”、“１”のとき実施形態２の同値処理制御器１４
と同じ動作をし、“１”、“０”のとき実施形態３の同
値処理制御器３１と同じ動作をし、“１”、“１”のと
き実施形態４の同値処理制御器３１と同じ動作をする。

【００７８】以上本実施形態では、同値処理制御器が、
キー同値信号を受けたとき、格納順レジスタに基づき両
比較レジスタのいずれを選択するかを初期化ワードによ
り格納順選択として設定でき、格納順選択が指定する比
較レジスタからキー同値レコードを出力させ、全部の該
キー同値レコード、又は重複除去レジスタに基づいて判
定される最先の該キー同値レコード、のいずれを選択す
るかを初期化ワードにより重複処理選択として設定で
き、重複処理選択が指定するキー同値レコードのみを出
力レコード列に出力させる。

【００７９】［実施形態６］図１２は本発明の第６の実
施形態である、パイプラインマージソータを構成するソ
ート処理装置の構成図である。図１２において、図２と
同一の機能を果たす構成要素は図２と同じ符号を用いて
示している。

【００８０】本実施形態における初期化ワードで、昇降
順チェックモードが指定されると比較部３は１つのソー
ト済みレコード列から順にレコードを読み出し、ＣＲ₁
又はＣＲ₂ に格納し、比較処理を行う。ここで入力レコ
ード列は降順ソートの実行後のレコード列であり、しか
もソートキー部が同値のとき同値処理制御器１４はＦＩ
ＦＯ動作を行うから、ペアのうち先に比較レジスタに格
納されたレコードが先に出力されることが期待され、よ
って格納順レジスタ１３の値は“０”と“１”とを交互
に取るはずである。この点、格納順レジスタ１３には実
施形態１乃至実施形態５と同じく、比較レジスタへのレ
コードの格納順序に応じて、“０”又は“１”が格納さ
れているが、本実施形態と上記他の実施形態とではその
値の用方に違いがある。つまり前記実施形態１乃至６で
は、２つの比較レジスタに格納されたレコードのソート
キー部が同値の場合に、どちらの比較レジスタ内容を出
力するか選択するために用いるが、本実施形態は上述の
ように比較レジスタからの出力順のチェックに用いる。
すなわち、昇降順チェック器５１は、格納順レジスタ１
３の値の変化を監視し、入力レコード列中の連続する２
レコードの比較レジスタからの出力において格納順レジ
スタ１３の内容が変化しないときは、入力レコード列の
昇降順が誤っているので昇降順エラー信号５２を発生す
る。

【００８１】実施形態１から実施形態５まで述べたソー
ト処理を通常動作モードとすると、通常動作モードと本
発明の昇降順チェックモードとの違いは以下の点であ
る。すなわち通常動作モードでは、ストリング〈１〉と
ストリング〈２〉の“ペア”の比較が終わると、次のス
トリング〈３〉とストリング〈４〉の“ペア”の比較と
いうように、“ペア”の組み替えは起こらないが、昇降
順チェックモードでは、図１３のようにレコード〈１〉
｛１４＋１｝とレコード〈２〉｛１０＋２｝との比較が
終わると、レコード〈１〉が出力され、残ったレコード
〈２〉とレコード〈３〉｛１０＋３｝との比較が次に行
われる。このように、昇降順チェックモードではペアの
組み替えが順次行われながら比較処理が行われる点が通
常動作モードと異なる。

【００８２】詳細な動作を説明する。初期化ワードの処
理は通常のソート処理と同様であるので、レコード本体
の比較以降を説明する。レコードが一旦、記憶装置に格
納されてから入力バッファ４、５に読み出される動作
は、通常ソート動作でのストリングが昇降順チェックモ
ードではレコードに相当する点を除いては同様である。

【００８３】図１４はレコード〈１〉とレコード〈２〉
の比較開始から一方の出力までの処理キーカウンタ、処
理データ数カウンタ及び格納順レジスタの値の変化を示
した図である。図中、Rec1、Rec2はレコード〈１〉、レ
コード〈２〉を意味する。格納順レジスタ１３は初期値
“０”である。１bit 目までは大小関係が決定しないの
で、どちらの比較レジスタの値を出力してもよい。２bi
t 目でレコード〈１〉すなわちＣＲ₁ 側が選択され、出
力が開始する。この出力後、ＣＲ₁ には次のレコード
〈３〉が読み込まれ、格納順レジスタ１３は“１”に変
化し、昇降順チェック器５１は昇降順が正しいと判定
し、昇降順エラー信号５２を発生しない。

【００８４】図１５はレコード〈２〉とレコード〈３〉
の比較開始から一方の出力までについての図１４と同様
の図である。格納順レジスタ１３は図１４に示したよう
にレコード〈３〉を読み込んだ段階で“１”になってい
る。４bit 目になっても大小関係が決定しないので、比
較部３はキー同値信号１５を発生する。キー同値信号１
５を受けて、同値処理制御器１４は格納順レジスタ１３
の値“１”を参照し、この値によりＣＲ₂ の内容がＣＲ
₁ の内容より先に格納されたものであることを認識し、
ＣＲ₂ からレコード〈２〉を出力する。この出力後、Ｃ
Ｒ₂ には次のレコード〈４〉が読み込まれ、格納順レジ
スタ１３は“０”に変化し、昇降順チェック器５１は昇
降順が正しいと判定し、昇降順エラー信号５２を発生し
ない。

【００８５】以上本実施形態では、比較処理装置が１つ
のソート列から順にレコードを読み出し、２つの比較レ
ジスタに比較データとして格納し、ソート列中の連続す
る２レコードが同一の比較レジスタから出力され格納順
レジスタの記憶内容が変化しないとき、昇降順チェック
手段が昇降順エラー信号を発生する。

【００８６】［実施形態７］図１６は本発明の第７の実
施形態である、パイプラインマージソータを構成するソ
ート処理装置の構成図である。図１６において、図２、
図７、図１０と同一の機能を果たす構成要素は同じ符号
を用いて示している。

【００８７】図１７は本発明の第７の実施形態を動作の
説明図である。図１８は本実施形態の初期化ワードのイ
メージ図である。

【００８８】図１８に示すように、本実施形態における
初期化ワードは、同一キーモード、バイパスワード及び
昇降順チェックワードを有している。同一キーモードは
実施形態５の初期化ワードが有するソートキー部同値時
の同値処理制御器４１の動作モードを指定する２bit の
情報と同一である。

【００８９】バイパス動作はバイパスワードを用いて、
以下のように実現される。

【００９０】初期化ワード読取器１６はバイパスワード
の最上位ビットが“１”である場合にバイパスモードレ
ジスタ１７をＯＮ状態に設定して、そのソート処理装置
をバイパスモードにする。初期化ワード読取器１６は、
バイパスワードを左に１bitシフトして、初期化ワード
を初期化ワード書込器１８に渡し、初期化ワード書込器
１８は次段に送出される。従って、初段のソート処理装
置への入力時のバイパスワードのビットパターンの“１
／０”はそのまま左から順に初段からのソート処理装置
のバイパスモードのＯＮ／ＯＦＦを示している。図１７
に示すように、バイパスワードが“１１００００００”
であるとき上記動作により、入力レコード列は、パイプ
ラインマージソータ１巡目の初段と２段目がバイパスさ
れる。

【００９１】同様にソート処理装置は初期化ワード読取
器１６により読み取られた昇降順チェックワードの最上
位ビットが“１”である場合に昇降順チェック処理を行
う。初期化ワードは初期化ワード読取器１６において、
昇降順チェックワードを左に１bit シフトされ次段に送
出される。図１７に示すように、昇降順チェックワード
が“０００００００１”であるとき上記動作により、パ
イプラインマージソータ１巡目第７段の出力レコード列
は、初段に帰され、この２巡目の初段のソート処理装置
において昇降順チェックが行われる。

【００９２】レコードのサイズが大きい場合には、初段
寄りのソート処理装置の記憶装置にストリングを格納で
きないことがある。このような場合、上記のようにバイ
パスワードを指定して、ソート処理装置をバイパスさせ
ることができる。

【００９３】また、昇降順チェック動作は、実施形態６
で述べたように、通常動作モードと異なり、ストリング
のペアの比較ではないので、ソート処理装置の記憶装置
の容量は小さくてもよい。そこで、バイパスワード、昇
降順チェックワードによる指定により、本実施形態のよ
うに初段をバイパスし後方の段でソート処理を行いつ
つ、そこで得られた出力レコード列をバイパスされて余
っている初段のソート処理装置を昇降順チェック処理に
利用することができる。

【００９４】昇降順チェックワードのビット数を増やす
ように仕様を変更すれば、初段以外でもバイパスにより
余った段で昇降順チェックを行うことができる。

【００９５】［実施形態８］図１９は実施形態７で説明
したバイパスワード、昇降順チェックワードを用いた本
発明の他の実施形態である。

【００９６】バイパスワードは初段入力時“００００１
１００”であり、５段目と６段目がバイパスされる。昇
降順チェックワードは“００００００１０”であり、７
段目で昇降順チェックが行われる。

【００９７】ｎ段のソート処理装置により２ⁿ 個のレコ
ードがソートできる。そのためソートすべきレコード列
のレコード数が少ない場合には、途中の段でソート処理
は終了してしまい、後方の段が余る。そこで、バイパス
ワード、昇降順チェックワードによる指定により、本実
施形態のように後方の段をバイパスしたり、昇降順チェ
ック処理に利用することができる。

【００９８】［実施形態９］図２０は本発明の第９の実
施形態であるパイプラインマージソータの構成図であ
る。

【００９９】ソート処理装置７０は降順ソートのみ可能
とし、比較器の構成を容易とする。昇降順指定信号７１
により昇順ソートが指定された場合は、入力レコード７
２中のソートキー部をキー変換処理装置７３によりビッ
ト反転する。この変換後に降順ソートすると、もとのレ
コードを昇順した場合と同じ結果が出力レコード７４と
して得られる。

【０１００】

【発明の効果】本発明の請求項１から請求項５のパイプ
ラインマージソータによれば、ソートキー部が同値の場
合、比較の判定はソートキー部に続く他のデータの比較
に持ち越されることなく、またソート処理の前処理、後
処理をすることなく、ＦＩＦＯ又はＬＩＦＯ手順により
出力したり、ソートキー部が重複するレコードを削除し
たりすることができる。よって１つには、ソートキー部
のみの比較で処理が進むので、ソート処理を高速化でき
るという効果がある。さらに、パイプラインマージソー
タを構成するソート処理装置がＦＩＦＯ、ＬＩＦＯ処
理、重複削除処理を行うので、処理全体の構成を簡略化
できる。

【０１０１】本発明の請求項６のパイプラインマージソ
ータによれば、ソート処理装置が昇降順チェックを行う
ことができ、処理全体の構成を簡略化できる。

【０１０２】本発明の請求項７のパイプラインマージソ
ータによれば、ソート処理装置のバイパス動作、昇降順
チェック動作を指定でき、ソート処理に使用しないソー
ト処理装置において昇降順チェック処理を行うことがで
き、パイプラインマージソータを構成するソート処理装
置を効率的に利用できる効果がある。

【０１０３】本発明の請求項８のパイプラインマージソ
ータによれば、ソート処理装置を昇順、降順のいずれか
に固定でき、比較器の構成を簡略化できるという効果が
ある。また昇順ソート、降順ソートの切り替えはソート
処理装置に対して行われるのではなく、入力レコード列
のソートキー部を変換して行われるので、高速化のため
バッファリング動作が可能であるという効果がある。

【図面の簡単な説明】

【図１】 本発明に係るパイプラインマージソータの構
成図。

【図２】 第１実施形態に係るソート処理装置の構成
図。

【図３】 入力レコード列のビットイメージ図。

【図４】 第１実施形態におけるレジスタの動作を示す
図。

【図５】 第１実施形態におけるソートキー部同値時の
レジスタの動作を示す図。

【図６】 第２実施形態におけるソートキー部同値時の
レジスタの動作を示す図。

【図７】 第３実施形態に係るソート処理装置の構成
図。

【図８】 第３実施形態におけるソートキー部同値時の
レジスタの動作を示す図。

【図９】 第４実施形態におけるソートキー部同値時の
レジスタの動作を示す図。

【図１０】 第５実施形態に係るソート処理装置の構成
図。

【図１１】 同一キーモードを示す図。

【図１２】 第６実施形態に係るソート処理装置の構成
図。

【図１３】 入力レコード列のビットイメージ図。

【図１４】 第６実施形態におけるレジスタの動作を示
す図。

【図１５】 第６実施形態におけるレジスタの動作を示
す図。

【図１６】 第７実施形態に係るソート処理装置の構成
図。

【図１７】 第７実施形態の動作説明図。

【図１８】 第７実施形態の初期化ワードのイメージ
図。

【図１９】 第８実施形態の動作説明図。

【図２０】 第９実施形態のパイプラインマージソータ
の構成図。

【図２１】 従来のソート処理装置の構成図。

【図２２】 従来のパイプラインマージソータの構成
図。

【図２３】 従来のソート処理装置を使用したシステム
構成図。

【図２４】 パイプラインマージソータ内でのレコード
の移動を説明する図。

【図２５】 昇順、降順の切り替えを行える従来のパイ
プラインマージソータの構成図。

【図２６】 レコードのイメージ図。

【符号の説明】

１ 記憶装置、２ 比較処理装置、３ 比較部、６，７
比較レジスタ、８比較器、１３ 格納順レジスタ、１
４，３１，４１，６１ 同値処理制御器、１５ キー同
値信号、３０ 重複除去レジスタ、５１ 昇降順チェッ
ク器、７３キー変換処理装置。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 順次入力される２つのソート済みレコー
   ド列が待ち合わせる記憶装置と、記憶装置から該両入力
   レコード列のレコードを順次読み込み１つのソート済み
   レコード列を生成する比較処理装置とを有するソート処
   理装置を備え、該ソート処理装置が複数段直列接続され
   る、パイプラインマージソータにおいて、 入力レコード列の各レコードは所定長のソートキー部を
   有し、 比較処理装置が、 第１の入力レコード列から順に読み出したレコードを比
   較データとして格納する第１の比較レジスタと、 第２の入力レコード列から順に読み出したレコードを比
   較データとして格納する第２の比較レジスタと、 両比較データのソートキー部の大小比較に基づき、両比
   較レジスタの１つを選択し、該１比較レジスタから比較
   データを出力レコード列に出力し、ソートキー部が同値
   のときはキー同値信号を発生する比較器と、 前記両比較データの前記比較レジスタへの格納の先後関
   係を記憶する格納順レジスタと、 キー同値信号を受けたときは、格納順レジスタに基づ
   き、比較レジスタに先に格納された比較データを出力レ
   コード列に出力させる同値処理制御器と、 を有することを特徴とするパイプラインマージソータ。
2. 【請求項２】 順次入力される２つのソート済みレコー
   ド列が待ち合わせる記憶装置と、記憶装置から該両入力
   レコード列のレコードを順次読み込み１つのソート済み
   レコード列を生成する比較処理装置とを有するソート処
   理装置を備え、該ソート処理装置が複数段直列接続され
   る、パイプラインマージソータにおいて、 入力レコード列の各レコードは所定長のソートキー部を
   有し、 比較処理装置が、 第１の入力レコード列から順に読み出したレコードを比
   較データとして格納する第１の比較レジスタと、 第２の入力レコード列から順に読み出したレコードを比
   較データとして格納する第２の比較レジスタと、 両比較データのソートキー部の大小比較に基づき、両比
   較レジスタの１つを選択し、該１比較レジスタから比較
   データを出力レコード列に出力し、ソートキー部が同値
   のときはキー同値信号を発生する比較器と、 前記両比較データの前記比較レジスタへの格納の先後関
   係を記憶する格納順レジスタと、 キー同値信号を受けたときは、格納順レジスタに基づ
   き、比較レジスタに後に格納された比較データを出力レ
   コード列に出力させる同値処理制御器と、 を有することを特徴とするパイプラインマージソータ。
3. 【請求項３】 順次入力される２つのソート済みレコー
   ド列が待ち合わせる記憶装置と、記憶装置から該両入力
   レコード列のレコードを順次読み込み１つのソート済み
   レコード列を生成する比較処理装置とを有するソート処
   理装置を備え、該ソート処理装置が複数段直列接続され
   る、パイプラインマージソータにおいて、 入力レコード列の各レコードは所定長のソートキー部を
   有し、 比較処理装置が、 第１の入力レコード列から順に読み出したレコードを比
   較データとして格納する第１の比較レジスタと、 第２の入力レコード列から順に読み出したレコードを比
   較データとして格納する第２の比較レジスタと、 両比較データのソートキー部の大小比較に基づき、両比
   較レジスタの１つを選択し、該１比較レジスタから比較
   データを出力レコード列に出力し、ソートキー部が同値
   のときはキー同値信号を発生する比較器と、 前記両比較データの前記比較レジスタへの格納の先後関
   係を記憶する格納順レジスタと、 同値のソートキー部を有する比較データである２つのキ
   ー同値レコードの一方が前記比較レジスタから出力され
   たことを記憶する重複除去レジスタと、 キー同値信号を受けたときは、格納順レジスタに基づ
   き、比較レジスタに先に格納されたキー同値レコードを
   出力レコード列に出力させ、以降、重複除去レジスタに
   基づき、他のキー同値レコードを比較レジスタから出力
   させ除去する同値処理制御部と、 を有することを特徴とするパイプラインマージソータ。
4. 【請求項４】 順次入力される２つのソート済みレコー
   ド列が待ち合わせる記憶装置と、記憶装置から該両入力
   レコード列のレコードを順次読み込み１つのソート済み
   レコード列を生成する比較処理装置とを有するソート処
   理装置を備え、該ソート処理装置が複数段直列接続され
   る、パイプラインマージソータにおいて、 入力レコード列の各レコードは所定長のソートキー部を
   有し、 比較処理装置が、 第１の入力レコード列から順に読み出したレコードを比
   較データとして格納する第１の比較レジスタと、 第２の入力レコード列から順に読み出したレコードを比
   較データとして格納する第２の比較レジスタと、 両比較データのソートキー部の大小比較に基づき、両比
   較レジスタの１つを選択し、該１比較レジスタから比較
   データを出力レコード列に出力し、ソートキー部が同値
   のときはキー同値信号を発生する比較器と、 前記両比較データの前記比較レジスタへの格納の先後関
   係を記憶する格納順レジスタと、 同値のソートキー部を有する比較データである２つのキ
   ー同値レコードの一方が前記比較レジスタから出力され
   たことを記憶する重複除去レジスタと、 キー同値信号を受けたときは、格納順レジスタに基づ
   き、比較レジスタに後に格納されたキー同値レコードを
   出力レコード列に出力させ、以降、重複除去レジスタに
   基づき、他のキー同値レコードを比較レジスタから出力
   させ除去する同値処理制御部と、 を有することを特徴とするパイプラインマージソータ。
5. 【請求項５】 順次入力される２つのソート済みレコー
   ド列が待ち合わせる記憶装置と、記憶装置から該両入力
   レコード列のレコードを順次読み込み１つのソート済み
   レコード列を生成する比較処理装置とを有するソート処
   理装置を備え、該ソート処理装置が複数段直列接続され
   る、パイプラインマージソータにおいて、 入力レコード列の各レコードは所定長のソートキー部を
   有し、 比較処理装置が、 第１の入力レコード列から順に読み出したレコードを比
   較データとして格納する第１の比較レジスタと、 第２の入力レコード列から順に読み出したレコードを比
   較データとして格納する第２の比較レジスタと、 両比較データのソートキー部の大小比較に基づき、両比
   較レジスタの１つを選択し、該１比較レジスタから比較
   データを出力レコード列に出力し、ソートキー部が同値
   のときはキー同値信号を発生する比較器と、 前記両比較データの前記比較レジスタへの格納の先後関
   係を記憶する格納順レジスタと、 同値のソートキー部を有する比較データである２つのキ
   ー同値レコードの一方が前記比較レジスタから出力され
   たことを記憶する重複除去レジスタと、 キー同値信号を受けたときは、格納順レジスタに基づき
   両比較レジスタのいずれを選択するかを格納順選択とし
   て設定でき、格納順選択が指定する比較レジスタからキ
   ー同値レコードを出力させ、全部の該キー同値レコー
   ド、又は重複除去レジスタに基づいて判定される最先の
   該キー同値レコード、のいずれを選択するかを重複処理
   選択として設定でき、重複処理選択が指定するキー同値
   レコードのみを出力レコード列に出力させる同値処理制
   御部と、 を有し、 記憶装置に先に記憶される入力レコード列が先頭に、比
   較処理装置の動作を指定する初期化ワードを有し、初期
   化ワードが前記同値処理制御器の格納順選択と重複処理
   選択とを指定すること、 を特徴とするパイプラインマージソータ。
6. 【請求項６】 請求項１において、 比較処理装置が、 １つのソート列から順にレコードを読み出し、第１又は
   第２の比較レジスタに比較データとして格納し、ソート
   列中の連続する２レコードが同一の比較レジスタから出
   力され格納順レジスタの記憶内容が変化しないとき、昇
   降順エラー信号を発生する昇降順チェック手段を有する
   ことを特徴とし、ソート列の昇降順チェックを可能とし
   たパイプラインマージソータ。
7. 【請求項７】 請求項５において、 比較処理装置が、 入力レコード列をソート処理せずに素通りさせ、次段の
   ソート処理装置に出力するバイパス手段と、 １つのソート済み入力レコード列から順にレコードを読
   み出し、第１又は第２のレジスタに比較データとして格
   納し、初期化ワードの格納順選択と重複処理選択との指
   定に係らず、先に比較レジスタに格納されたキー同値レ
   コードを比較レジスタから出力レコード列に出力させ、
   前記入力レコード列中の連続する２レコードが同一の比
   較レジスタから出力され格納順レジスタの記憶内容が変
   化しないとき、昇降順エラー信号を発生する昇降順チェ
   ック手段と、 を有し、 初期化ワードが、前記バイパス手段を用いるソート処理
   装置を指定し、 前記昇降順チェック手段を用いるソート処理装置を指定
   すること、 を特徴とするパイプラインマージソータ。
8. 【請求項８】 請求項１乃至請求項７において、 入力レコード列の要素である２進数データのソートキー
   部をビット反転するキー変換処理装置を有し、 比較器が、出力レコード列のソートキー部が昇順となる
   比較器又は降順となる比較器のいずれかであり、 ソートキー部を該比較器で固有の順序と逆順にソートす
   るときは、最初のソート処理装置への入力に先立ち、前
   記キー変換処理装置により入力レコード列のソートキー
   部を変換すること、 を特徴とするパイプラインマージソータ。