JPS63247998A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS63247998A JPS63247998A JP62082307A JP8230787A JPS63247998A JP S63247998 A JPS63247998 A JP S63247998A JP 62082307 A JP62082307 A JP 62082307A JP 8230787 A JP8230787 A JP 8230787A JP S63247998 A JPS63247998 A JP S63247998A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- transistors
- turned
- sram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 230000015654 memory Effects 0.000 claims description 23
- 230000003068 static effect Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 241000283690 Bos taurus Species 0.000 description 1
- 241000272201 Columbiformes Species 0.000 description 1
- 241000270708 Testudinidae Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の第１」用分野〕
本発明は半導体記憶裂＃に関し、特にスタティックラン
タムアクセスメモリ（以下ＳＲＡＭという）の高抵抗型
メ七すセル又ｒｉｃＭ０８Ｑメモリセルにおいて、左右
のトランジスタＭ（’ＩＩ値也位を、ユーザでの書き込
み（以下ブロクラムという）操作で変えることにより、
）ＬＡＭ機能に加えプログラマグルリードオンリーメモ
リ（以下Ｐ ）１．ＯＭという）としても使用できる半
導体記憶装置に関する。
タムアクセスメモリ（以下ＳＲＡＭという）の高抵抗型
メ七すセル又ｒｉｃＭ０８Ｑメモリセルにおいて、左右
のトランジスタＭ（’ＩＩ値也位を、ユーザでの書き込
み（以下ブロクラムという）操作で変えることにより、
）ＬＡＭ機能に加えプログラマグルリードオンリーメモ
リ（以下Ｐ ）１．ＯＭという）としても使用できる半
導体記憶装置に関する。
（従来の妓術〕
＋１米のＳＲＡＭの一例として、尚抵抗負荷型メモリセ
ルについて第２図を６８して説明する。第２図は前記メ
モリセルの回路構成ケ示すものであり、ポリシリコン高
抵抗Ｒ１，ｋｉ、ｚ、Ｎチャネル間Ｏ８）ランジスタ（
以下トランジスタという）１ゝｒ １ 、 ｒＩ’ 口
、 ＩＩＩ ｒ ｓ 、 ＋１” ｒ ４．デジヴト巌
ｕ 、 ｌ）およびワード脚ＷＤとで＃１成されている
。通常、抵抗ルｌ。
ルについて第２図を６８して説明する。第２図は前記メ
モリセルの回路構成ケ示すものであり、ポリシリコン高
抵抗Ｒ１，ｋｉ、ｚ、Ｎチャネル間Ｏ８）ランジスタ（
以下トランジスタという）１ゝｒ １ 、 ｒＩ’ 口
、 ＩＩＩ ｒ ｓ 、 ＋１” ｒ ４．デジヴト巌
ｕ 、 ｌ）およびワード脚ＷＤとで＃１成されている
。通常、抵抗ルｌ。
とＲ２，トランジスｐ’ｆｒ１．とｉ”ｒｚｒｔ同じ特
性になる様に設計されている。
性になる様に設計されている。
このＳＲＡＭに′１詠が投入されると、抵抗Ｒ１゜ｉｔ
！ トランジスタ”ｌ”ｒｌ、Ｔｒｚで構成されるフリ
ツプフロツプ（以下Ｆ／Ｆという）は電源投入直後ＶＣ
にこれら素子のわすかな製造時のバラツキにより、トラ
ンジスタ’１” ｒ １がＯＮ、トランジスタＴｒ！が
０ＦＦ（又はこの逆）の状態に安定してしまいどちらの
状態になるかは不定である。
！ トランジスタ”ｌ”ｒｌ、Ｔｒｚで構成されるフリ
ツプフロツプ（以下Ｆ／Ｆという）は電源投入直後ＶＣ
にこれら素子のわすかな製造時のバラツキにより、トラ
ンジスタ’１” ｒ １がＯＮ、トランジスタＴｒ！が
０ＦＦ（又はこの逆）の状態に安定してしまいどちらの
状態になるかは不定である。
従って、メモリセルの状態（たとえは、トランジスタＴ
ｒｓがＯＮ、）ランジスタＴｒ２がＯＦＦの時を“０＠
、トランジスタＴｒｓがｏｐｐ、トランジスタＴｒ！が
ＯＮの時をＪｌとする。）ｒｊ、外部よりのデータの魯
き込みによって初めて”０１又ｒｉｌ１ｍとして決定さ
れる。所定の電源がＳＲＡＭに供給されている時にはそ
のデータの読み出しあるいｒｉ再１き込みが可能である
が、電源が完全１１ＣＯＦＦすれ＃：ｔ′、 喪かれて
いたデータは消えてしまう揮発性メモリであった６ 〔発明が解決しようとする問題点〕 上述した従来のＳｌ−ＬＡＭのメモリセル構造では電源
が一度完全にオフするとデータが消えてしまう揮発性メ
モリであるため、電源再投入後にも必ず定まったデータ
を有するｌ（、ＡＭ（不揮発性メモリ）としてｒｉ使用
できない欠点があった。
ｒｓがＯＮ、）ランジスタＴｒ２がＯＦＦの時を“０＠
、トランジスタＴｒｓがｏｐｐ、トランジスタＴｒ！が
ＯＮの時をＪｌとする。）ｒｊ、外部よりのデータの魯
き込みによって初めて”０１又ｒｉｌ１ｍとして決定さ
れる。所定の電源がＳＲＡＭに供給されている時にはそ
のデータの読み出しあるいｒｉ再１き込みが可能である
が、電源が完全１１ＣＯＦＦすれ＃：ｔ′、 喪かれて
いたデータは消えてしまう揮発性メモリであった６ 〔発明が解決しようとする問題点〕 上述した従来のＳｌ−ＬＡＭのメモリセル構造では電源
が一度完全にオフするとデータが消えてしまう揮発性メ
モリであるため、電源再投入後にも必ず定まったデータ
を有するｌ（、ＡＭ（不揮発性メモリ）としてｒｉ使用
できない欠点があった。
本開明の半導体記憶装買は高抵抗負荷型メモリセル構造
又ｒｔｃＭＯ８型メモリセル構造を有するＳＲＡＭの一
対のトランジスタのうち、一方のトランジスタ動作閾値
電位を他方のトランジスタ動作閾値電位よりも高く又は
低くできるｆＡＩｉ手段を有している。
又ｒｔｃＭＯ８型メモリセル構造を有するＳＲＡＭの一
対のトランジスタのうち、一方のトランジスタ動作閾値
電位を他方のトランジスタ動作閾値電位よりも高く又は
低くできるｆＡＩｉ手段を有している。
次に本発明の実九例について図面を参照して説明する。
群１１図は本発明の一例を示す回路図である。
本実施例はポリシリコンの高抵抗ｋＬｌ、凡２とトラン
ジスタＴｒ ＊ 、Ｔｒｍ 、Ｔｒｉ 、Ｔｒｓ 、Ｔ
ｒｓ 、 ７ ａ−ティングケートを肩するＮチャネル
トランジスタＴｒ怠と、デジット＃Ｄ 、 Ｌ）とワー
ド線ＷＤおよびプログラム線Ｐとで構成される。そ（て
、トランジスタＴｒ１ＴｒｘでＦ／Ｆを構成している。
ジスタＴｒ ＊ 、Ｔｒｍ 、Ｔｒｉ 、Ｔｒｓ 、Ｔ
ｒｓ 、 ７ ａ−ティングケートを肩するＮチャネル
トランジスタＴｒ怠と、デジット＃Ｄ 、 Ｌ）とワー
ド線ＷＤおよびプログラム線Ｐとで構成される。そ（て
、トランジスタＴｒ１ＴｒｘでＦ／Ｆを構成している。
ここで使用するトランジスタＴｒｘとしては例えは、紫
外線消去型プログラマブルリードオンリーメモリなどに
使用されているフローテイングゲートを有するトランジ
スタでドレインとケートに所定電圧を所定時間印加する
ことによりトランジスタの動作閾値を変えることが可能
なものである。
外線消去型プログラマブルリードオンリーメモリなどに
使用されているフローテイングゲートを有するトランジ
スタでドレインとケートに所定電圧を所定時間印加する
ことによりトランジスタの動作閾値を変えることが可能
なものである。
次に本実施例の動作について説明する。トランジスタＴ
ｒ１．Ｔｒ２それぞれの艶−作閾値電位（以下それぞれ
Ｖ７ｔ、Ｖｔｘという）を製造時にＶＴＩ＞ｖＴ意と設
定すると、この鳩舎ＳｆｔＡＭへの電源投入により電源
Ｖｃｃと接地電位ＧＮＤ間に電圧が印加されるとこの時
、ＶＴｓ）ＶＴＩであるため、トランジスタ’ｌ’ｒｚ
はトランジスタｒｌｌ、、より低いゲート電位でＯＮす
るため、トランジスタＴｒ ＊ ｔｄ ＯＦ’Ｆ ト同
時にトランジスタＴｒＢｉＯＮとなり瞬時に）゛／Ｆｒ
ｔ安定状態となる。この状態を“０１とする。
ｒ１．Ｔｒ２それぞれの艶−作閾値電位（以下それぞれ
Ｖ７ｔ、Ｖｔｘという）を製造時にＶＴＩ＞ｖＴ意と設
定すると、この鳩舎ＳｆｔＡＭへの電源投入により電源
Ｖｃｃと接地電位ＧＮＤ間に電圧が印加されるとこの時
、ＶＴｓ）ＶＴＩであるため、トランジスタ’ｌ’ｒｚ
はトランジスタｒｌｌ、、より低いゲート電位でＯＮす
るため、トランジスタＴｒ ＊ ｔｄ ＯＦ’Ｆ ト同
時にトランジスタＴｒＢｉＯＮとなり瞬時に）゛／Ｆｒ
ｔ安定状態となる。この状態を“０１とする。
次にワード、％＋ＶＶｌ）および７”ロクラム糾Ｐのｆ
択により、トランジスタＴｒＳ、トランジスタ’ｌ’
ｒ ６ ｔＯＮ、！：Ｌメそりセル部の電源Ｖｃｃを所
定のプログラム′亀圧Ｖｌ）ｐに変え、トランジスタ１
１ｒ２のｖＴ２をシフトサセる。この場合トランジスタ
゛ｌ’ｒｚのプログラム後の閾値をＶｔｚ’とすると製
造条件としてはＶＴＩ＜ＶＴ息（ＶＴｇ’となる様にト
ランジスタＴｒ２を設定しておく。
択により、トランジスタＴｒＳ、トランジスタ’ｌ’
ｒ ６ ｔＯＮ、！：Ｌメそりセル部の電源Ｖｃｃを所
定のプログラム′亀圧Ｖｌ）ｐに変え、トランジスタ１
１ｒ２のｖＴ２をシフトサセる。この場合トランジスタ
゛ｌ’ｒｚのプログラム後の閾値をＶｔｚ’とすると製
造条件としてはＶＴＩ＜ＶＴ息（ＶＴｇ’となる様にト
ランジスタＴｒ２を設定しておく。
プログラム後プログラム線Ｐによりトランジスタ’ｌ’
ｒｉ、）ランジスｌｉ’ｒｓｄＯＦＦ Ｌ、トランジス
タＴ ｒ ＊ ｒｉＶ ｔ ｚからＶＴ！’へと変わっ
ている。
ｒｉ、）ランジスｌｉ’ｒｓｄＯＦＦ Ｌ、トランジス
タＴ ｒ ＊ ｒｉＶ ｔ ｚからＶＴ！’へと変わっ
ている。
プログラムしたメモリセルｒｉＶｒｔ（Ｖｔｚ’となる
ためｔ４ｉ１記とは逆にＳＲＡＭへの電源投入後はトラ
ンジスｐ’ｉ”ｒＩＨＯＮ 、）ランジスタＴｒ２＃Ｊ
ｉＯＦＦし、瞬時にＰ／Ｆｒｉ安定状態となる。この状
態を“１１とする。
ためｔ４ｉ１記とは逆にＳＲＡＭへの電源投入後はトラ
ンジスｐ’ｉ”ｒＩＨＯＮ 、）ランジスタＴｒ２＃Ｊ
ｉＯＦＦし、瞬時にＰ／Ｆｒｉ安定状態となる。この状
態を“１１とする。
従りてトランジスタＴｒ！にフーロクラムするか否かに
より１１１又ｒｔ’ｏ”のデータが、各セル毎に決定で
き、ＳＲＡＭへの′電源投入後、ＲＯＭとしての機能を
禍することができる。
より１１１又ｒｔ’ｏ”のデータが、各セル毎に決定で
き、ＳＲＡＭへの′電源投入後、ＲＯＭとしての機能を
禍することができる。
また、電源投入後％ ′０＠又は１ｍに確定し九Ｆ ／
ｌＩ’にトランスファーゲート用トランジスタＴｒｓ
、’）：’ｒａを通して、デジット＠Ｄ、Ｄより逆相の
電位を印加すれば）／Ｆの状態をＩ０１→Ｊｌ又ｒｉ＃
ｌ＠→＠ＯａとすることがムＩ能であり、従来のＳＲ
ＡＭとしての使用も可能である。
ｌＩ’にトランスファーゲート用トランジスタＴｒｓ
、’）：’ｒａを通して、デジット＠Ｄ、Ｄより逆相の
電位を印加すれば）／Ｆの状態をＩ０１→Ｊｌ又ｒｉ＃
ｌ＠→＠ＯａとすることがムＩ能であり、従来のＳＲ
ＡＭとしての使用も可能である。
すなわち不揮発性メモリとして使用する組合には各メモ
リセル毎に必要データをプログラムすることにより可能
となり、また１０タラムの南無にかかわらす、通常のＲ
ＡＭ四様ライト動作によるデータ書き込みが可能ゆえＳ
ＲＡＭとしても使える。
リセル毎に必要データをプログラムすることにより可能
となり、また１０タラムの南無にかかわらす、通常のＲ
ＡＭ四様ライト動作によるデータ書き込みが可能ゆえＳ
ＲＡＭとしても使える。
以上説明したように、本弁明の牛褥体記憶ｆＣ＆６、ｓ
ｈＡＭセル部のトランジスタの動作閾値電位をルー整手
段として変えられる構造を有することによシ、一度の開
発で８）ｔＡＭと）’ＲＯＭの２つの機能を持つ汎用性
の高いメモリとして所用できるという効果がある。
ｈＡＭセル部のトランジスタの動作閾値電位をルー整手
段として変えられる構造を有することによシ、一度の開
発で８）ｔＡＭと）’ＲＯＭの２つの機能を持つ汎用性
の高いメモリとして所用できるという効果がある。
第１図は本発明の一実施例によるメモリセルを示す回路
図、組２図は一従来例のメモリセルを示す回路図である
。 Ｄ、Ｄ・・・・・・デジヅト線、Ｗｌ）・・・・・・ワ
ード線、ＧＮＤ・・・・・・接地電位、Ｖｃｃ・・・・
・・電源、ＶｐＩ）・・・・・・プログラム電源、Ｐ・
・・・・・プロクラム線％Ｒ１，Ｒｚ・・・・・・抵抗
、Ｔｒｓ、Ｔｒｍ〜Ｔｒ−・・・・・・ＮチャネルＭＯ
Ｓトランジスタ、Ｔ「ト・・・・・フローティングゲー
トを有するＮチャネルＭＯ８トランジスタ。 へ ≧
図、組２図は一従来例のメモリセルを示す回路図である
。 Ｄ、Ｄ・・・・・・デジヅト線、Ｗｌ）・・・・・・ワ
ード線、ＧＮＤ・・・・・・接地電位、Ｖｃｃ・・・・
・・電源、ＶｐＩ）・・・・・・プログラム電源、Ｐ・
・・・・・プロクラム線％Ｒ１，Ｒｚ・・・・・・抵抗
、Ｔｒｓ、Ｔｒｍ〜Ｔｒ−・・・・・・ＮチャネルＭＯ
Ｓトランジスタ、Ｔ「ト・・・・・フローティングゲー
トを有するＮチャネルＭＯ８トランジスタ。 へ ≧
Claims (1)
- 高抵抗負荷型メモリセル構造またはＣＭＯＳ型メモリセ
ル構造を有するスタティックランダムアクセスメモリの
メモリセルフリップフロップの一対のトランジスタのう
ち、一方のトランジスタの動作閾値電位を他方のトラン
ジスタの動作閾値電位よりも高く又は低くできる調整手
段を有することを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62082307A JPS63247998A (ja) | 1987-04-02 | 1987-04-02 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62082307A JPS63247998A (ja) | 1987-04-02 | 1987-04-02 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63247998A true JPS63247998A (ja) | 1988-10-14 |
Family
ID=13770899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62082307A Pending JPS63247998A (ja) | 1987-04-02 | 1987-04-02 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63247998A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0442499A (ja) * | 1990-06-08 | 1992-02-13 | Toshiba Corp | 半導体メモリセル |
-
1987
- 1987-04-02 JP JP62082307A patent/JPS63247998A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0442499A (ja) * | 1990-06-08 | 1992-02-13 | Toshiba Corp | 半導体メモリセル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7599210B2 (en) | Nonvolatile memory cell, storage device and nonvolatile logic circuit | |
| US7099187B2 (en) | Read/write circuit for accessing chalcogenide non-volatile memory cells | |
| US4342101A (en) | Nonvolatile semiconductor memory circuits | |
| KR101666537B1 (ko) | 기억 회로 | |
| JP2846850B2 (ja) | センスアンプ回路 | |
| JP2007052879A (ja) | 不揮発性メモリセルおよび記憶装置と不揮発性論理回路 | |
| JPH087595A (ja) | 読み出しモードにおける寄生を減じた、特にメモリ冗長回路用の不揮発性でプログラム可能な双安定マルチバイブレータ | |
| JPS63247998A (ja) | 半導体記憶装置 | |
| JP3081754B2 (ja) | プログラマブル半導体集積回路 | |
| CN113257322B (zh) | 读取电路及非易失性存储器 | |
| JPH1027475A (ja) | 半導体集積回路装置 | |
| JP4760225B2 (ja) | 記憶装置 | |
| US6590812B2 (en) | Memory cells incorporating a buffer circuit and memory comprising such a memory cell | |
| JPS5916356B2 (ja) | Ｃｍｏｓ・スタチツク・ランダム・アクセス・メモリ | |
| JP6146178B2 (ja) | 不揮発性メモリ | |
| JPH0359887A (ja) | メモリーの読出回路 | |
| US11574678B2 (en) | Resistive random access memory, and method for manufacturing resistive random access memory | |
| JPS5885994A (ja) | メモリ回路 | |
| JPH06168591A (ja) | 半導体記憶装置 | |
| CN113921058A (zh) | 一种8t2r非易失sram单元电路 | |
| JPH04182993A (ja) | 連想メモリセル | |
| JPH0210520B2 (ja) | ||
| JPH03225693A (ja) | スタティック型半導体メモリ | |
| JPH052869A (ja) | 記憶素子 | |
| JPS63108596A (ja) | 読み出し専用メモリ装置 |