JPS63246917A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPS63246917A JPS63246917A JP8140587A JP8140587A JPS63246917A JP S63246917 A JPS63246917 A JP S63246917A JP 8140587 A JP8140587 A JP 8140587A JP 8140587 A JP8140587 A JP 8140587A JP S63246917 A JPS63246917 A JP S63246917A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- input terminal
- potential
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 title claims abstract description 14
- 230000005540 biological transmission Effects 0.000 claims abstract description 14
- 230000007257 malfunction Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高速な論理回路の伝送路における波形整形回
路に関するものである。
路に関するものである。
従来の技術
高速な論理回路の伝送路における波形の乱れは、誤動作
の原因となるため、従来は第２図のような波形整形回路
を用いていた。以下に従来の波形整形回路について説明
する。
の原因となるため、従来は第２図のような波形整形回路
を用いていた。以下に従来の波形整形回路について説明
する。
第２図において、７は伝送路もしくは所定回路の入力端
子、８はショットキーダイオード、９は同ショットキー
ダイオード８の等傷内部抵抗、１０は論理回路である。
子、８はショットキーダイオード、９は同ショットキー
ダイオード８の等傷内部抵抗、１０は論理回路である。
伝送路の特性インピーダンスの整合が取られておらず、
しかも高速な論理信号がその伝送路を伝播するとき、そ
の波形は太き（乱れる。この波形の乱れにより次段論理
回路の入力しきい値を越えて誤動作を起したり、電源電
位や接地電位を越える波形の乱れにより、半導体集積回
路の素子分離領域に寄生素子の動作を引き起し、誤動作
を起すことがある。この波形の乱れをショットキーダイ
オード１を設けることによって、波形整形し誤動作を防
止するのである。
しかも高速な論理信号がその伝送路を伝播するとき、そ
の波形は太き（乱れる。この波形の乱れにより次段論理
回路の入力しきい値を越えて誤動作を起したり、電源電
位や接地電位を越える波形の乱れにより、半導体集積回
路の素子分離領域に寄生素子の動作を引き起し、誤動作
を起すことがある。この波形の乱れをショットキーダイ
オード１を設けることによって、波形整形し誤動作を防
止するのである。
発明が解決しようとする問題点
しかしながら、上記の従来の構成では、ショットキーダ
イオードの等傷内部抵抗２があるため、波形のみだれを
完全に吸収することは困難であるという欠点を有してい
た。
イオードの等傷内部抵抗２があるため、波形のみだれを
完全に吸収することは困難であるという欠点を有してい
た。
本発明は上記従来の問題点を解決するもので高速な論理
信号の波形のみだれを整形し、誤動作を防止することを
目的とする。
信号の波形のみだれを整形し、誤動作を防止することを
目的とする。
問題点を解決するための手段
この目的を達成するために、本発明の波形整形回路は、
エミッタフォロワ構成のトランジスタのエミッタを伝送
路もしくは所定回路の入力端子に結合し、そのトランジ
スタのベースに、他端を第１の電位に接続したダイオー
ドの一端と、他端を第２の電位に接続した抵抗の一端と
を接続し、そのトランジスタのコレクタを前記第２の電
位に接続した構成を有している。
エミッタフォロワ構成のトランジスタのエミッタを伝送
路もしくは所定回路の入力端子に結合し、そのトランジ
スタのベースに、他端を第１の電位に接続したダイオー
ドの一端と、他端を第２の電位に接続した抵抗の一端と
を接続し、そのトランジスタのコレクタを前記第２の電
位に接続した構成を有している。
作用
この構成によって、伝送路に接続された所定回路の入力
端は、波形がみだれたときエミッタフォロワ動作のトラ
ンジスタがオン状態になり、その入力端より伝送路へ電
流が流れ出し、波形を整形することができる。
端は、波形がみだれたときエミッタフォロワ動作のトラ
ンジスタがオン状態になり、その入力端より伝送路へ電
流が流れ出し、波形を整形することができる。
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第１図は、論理回路の入力に本発明の波形整形回路を接
続した実施例回路図である。第１図において、１は入力
端子、２は抵抗、３はダイオード、４は電源端子、５は
エミッタフォロワ動作のトランジスタ、６は論理回路、
たとえば、インバータ回路である。いま、入力端子１か
ら波形のみだれによって生じた接地電位より低い電位の
信号が入ってきたとすると、トランジスタ５はオン状態
となり、同人力端子１には、同端子が接地電位とほぼ同
じ電位になるまで、エミッタから電流が流れ出し、これ
によって、波形のみだれのエネルギーはこの瞬間に吸収
され、波形が整形される。
続した実施例回路図である。第１図において、１は入力
端子、２は抵抗、３はダイオード、４は電源端子、５は
エミッタフォロワ動作のトランジスタ、６は論理回路、
たとえば、インバータ回路である。いま、入力端子１か
ら波形のみだれによって生じた接地電位より低い電位の
信号が入ってきたとすると、トランジスタ５はオン状態
となり、同人力端子１には、同端子が接地電位とほぼ同
じ電位になるまで、エミッタから電流が流れ出し、これ
によって、波形のみだれのエネルギーはこの瞬間に吸収
され、波形が整形される。
発明の効果
以上のように本発明は、エミッタフォロワ構成のトラン
ジスタのエミッタを伝送路もしくは所定回路の入力端子
に結合し、そのトランジスタのベースに、他端を第１の
電位、たとえば、接地電位に接続したダイオードの一端
と、他端を第２の電位、たとえば、駆動電源電位に接続
した抵抗の一端とを接続し、そのトランジスタのコレク
タを第２の電位に接続した構成により、すぐれた波形整
形特性を実現し、論理回路の誤動作を防止することがで
き、その実用的効果は大である。
ジスタのエミッタを伝送路もしくは所定回路の入力端子
に結合し、そのトランジスタのベースに、他端を第１の
電位、たとえば、接地電位に接続したダイオードの一端
と、他端を第２の電位、たとえば、駆動電源電位に接続
した抵抗の一端とを接続し、そのトランジスタのコレク
タを第２の電位に接続した構成により、すぐれた波形整
形特性を実現し、論理回路の誤動作を防止することがで
き、その実用的効果は大である。
第１図は本発明の波形整形回路の実施例を示す回路図、
第２図は従来の波形整形回路の回路図である。 １．７・・・・・・伝送路もしくは所定回路の入力端子
、２・・・・・・抵抗、３・・・・・・ダイオード、４
・・・・・・電源端子、５・・・・・・トランジスタ、
６，１０・・・・・・論理回路、８・・・・・・ショッ
トキーダイオード、９・・・・・・ショットキーダイオ
ードの等傷内部抵抗。 代理人の氏名 弁理士 中尾敏男 ほか１名ｌ −伝送
路まに１ゴ ー理回路の入力′Ｑ子 ２ ・−低 仇 ３−ダイオード 第１図 Ｅ−１−ランジスタ乙 −８ｔ
理 回 路 ！ 第２図
第２図は従来の波形整形回路の回路図である。 １．７・・・・・・伝送路もしくは所定回路の入力端子
、２・・・・・・抵抗、３・・・・・・ダイオード、４
・・・・・・電源端子、５・・・・・・トランジスタ、
６，１０・・・・・・論理回路、８・・・・・・ショッ
トキーダイオード、９・・・・・・ショットキーダイオ
ードの等傷内部抵抗。 代理人の氏名 弁理士 中尾敏男 ほか１名ｌ −伝送
路まに１ゴ ー理回路の入力′Ｑ子 ２ ・−低 仇 ３−ダイオード 第１図 Ｅ−１−ランジスタ乙 −８ｔ
理 回 路 ！ 第２図
Claims (1)
- エミッタフォロワ構成のトランジスタのエミッタを伝送
路もしくは所定回路の入力端子に結合し、前記トランジ
スタのベースに、他端を第１の電位に接続したダイオー
ドの一端と、他端を第２の電位に接続した抵抗の一端と
を接続し、前記トランジスタのコレクタを前記第２の電
位に接続したことを特徴とする波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8140587A JPS63246917A (ja) | 1987-04-02 | 1987-04-02 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8140587A JPS63246917A (ja) | 1987-04-02 | 1987-04-02 | 波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63246917A true JPS63246917A (ja) | 1988-10-13 |
Family
ID=13745415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8140587A Pending JPS63246917A (ja) | 1987-04-02 | 1987-04-02 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63246917A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH031719A (ja) * | 1989-05-30 | 1991-01-08 | Mitsubishi Electric Corp | コンパレータ |
-
1987
- 1987-04-02 JP JP8140587A patent/JPS63246917A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH031719A (ja) * | 1989-05-30 | 1991-01-08 | Mitsubishi Electric Corp | コンパレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6347012B2 (ja) | ||
| JPH01143524U (ja) | ||
| JP2535082B2 (ja) | 双極性相補形金属酸化物半導体出力駆動回路 | |
| JPH0287819A (ja) | ＢｉＣＭＯＳ論理回路 | |
| JPS63246917A (ja) | 波形整形回路 | |
| JPH04211516A (ja) | 論理フアミリｎｔｌの集積可能なトランジスタ回路 | |
| JPS60187130A (ja) | デイジタル論理ゲ−ト回路 | |
| US4896058A (en) | TTL circuit having ramped current output | |
| JPH04227326A (ja) | 高速反転用ヒステリシスｔｔｌバッファ回路 | |
| JP2767911B2 (ja) | プルアップ・プルダウン入力回路 | |
| JPH0562988A (ja) | 半導体出力回路 | |
| JPH05129901A (ja) | 信号レベル変換器 | |
| JPH05160706A (ja) | Ｃｍｏｓ出力バッファ回路 | |
| JPS6393207A (ja) | プツシユプル出力段回路 | |
| JPH02174257A (ja) | Ｃｍｏｓ集積回路装置 | |
| JPS60208104A (ja) | 出力増幅回路 | |
| JPS5989034A (ja) | 入力回路 | |
| JPH04334122A (ja) | Ｔｔｌ回路 | |
| JPH0572770B2 (ja) | ||
| JPH0467822U (ja) | ||
| JPH0575439A (ja) | Ｔｔｌ回路 | |
| JPH03249819A (ja) | 入力回路 | |
| JPH0334621A (ja) | プルアップ・プルダウン入力回路 | |
| JPH0514179A (ja) | ワイヤードｏｒロジツク回路 | |
| JPS632486B2 (ja) |