JPS6324646A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6324646A JPS6324646A JP16861286A JP16861286A JPS6324646A JP S6324646 A JPS6324646 A JP S6324646A JP 16861286 A JP16861286 A JP 16861286A JP 16861286 A JP16861286 A JP 16861286A JP S6324646 A JPS6324646 A JP S6324646A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- layer wiring
- wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000004020 conductor Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 abstract description 27
- 239000011229 interlayer Substances 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に配線用導体の構造
に関する。
に関する。
従来、半導体基板上に形成された集積回路には交流信号
のクロストーク、すなわち同一半導体基板上の他の集積
回路からの交流信号の漏洩又は注入がある。
のクロストーク、すなわち同一半導体基板上の他の集積
回路からの交流信号の漏洩又は注入がある。
この対策として集積回路の設計段階でのレイアウトにお
いて、回路間の距離を長くとり、クロストークを小さく
することが行なわれている。
いて、回路間の距離を長くとり、クロストークを小さく
することが行なわれている。
しかしながら、上述した従来のレイアウトによる対策だ
けでは半導体基板上の集積回路間に分布容量が存在する
ため、交流信号のクロストークを低減するには限度があ
るという問題点がある。
けでは半導体基板上の集積回路間に分布容量が存在する
ため、交流信号のクロストークを低減するには限度があ
るという問題点がある。
本発明は上記欠点を解消し、信号漏洩の低減された半導
体集積回路を提供することにある。
体集積回路を提供することにある。
本発明の半導体集積回路は、半導体基板上に形成された
下層の配線用導体と、絶縁膜を介して前記下層の配線用
導体を覆って形成され、かつ接地配線に接続する上層の
配線用導体とを有するものである。
下層の配線用導体と、絶縁膜を介して前記下層の配線用
導体を覆って形成され、かつ接地配線に接続する上層の
配線用導体とを有するものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ＞、（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ′線断面図であり、特に周波数変換機能を有する
半導体集積回路に適用した場合である。
Ａ−Ａ′線断面図であり、特に周波数変換機能を有する
半導体集積回路に適用した場合である。
第１図（ａ）、（ｂ）において、半導体基板１上には絶
縁膜７を介して第１層目の配線用導体３が設けられてお
り、この上には眉間絶縁膜４を介して第１層目の配線用
導体３を覆う第２層目の配線用導体２が設けられている
。そしてこの第２層目の配線用導体２はスルーホール５
を通して接地用配線６に接続されている。
縁膜７を介して第１層目の配線用導体３が設けられてお
り、この上には眉間絶縁膜４を介して第１層目の配線用
導体３を覆う第２層目の配線用導体２が設けられている
。そしてこの第２層目の配線用導体２はスルーホール５
を通して接地用配線６に接続されている。
このように構成された本実施例においては、第１層目の
配線用導体３は接地用配線６に接続された第２層目の配
線用導体２により静電シールドされることになる。
配線用導体３は接地用配線６に接続された第２層目の配
線用導体２により静電シールドされることになる。
周波数変換の機能を有する半導体集積回路で入力の周波
数をｆ、、ｆ２とした時、出力にはｆ１±ｆ２の周波数
のみが出力されるが、半導体基板上の分布容量の影響で
ｆｌ、ｆ２も出力されてしまう場合がある。しかし、上
述したように第１層目の配線用導体を第２層目の配線用
導電体で静電シールドをすることにより入力信号周波数
ｆｌ。
数をｆ、、ｆ２とした時、出力にはｆ１±ｆ２の周波数
のみが出力されるが、半導体基板上の分布容量の影響で
ｆｌ、ｆ２も出力されてしまう場合がある。しかし、上
述したように第１層目の配線用導体を第２層目の配線用
導電体で静電シールドをすることにより入力信号周波数
ｆｌ。
ｆ２が出力に現われるのを減少させることができる。
尚、上記実施例においては二層配線の場合について説明
したが三層以上の多層配線であってもよいことは勿論で
ある。
したが三層以上の多層配線であってもよいことは勿論で
ある。
以上説明したように本発明は、下層の配線用導体を、絶
縁膜を介して設けられた上層の配線用導体により静電シ
ールすることにより、下層の配線用導体の静電シールド
した領域としない領域との間の分布容量を減少させるこ
とができるため、信号漏洩の低減された半導体集積回路
が得られる。
縁膜を介して設けられた上層の配線用導体により静電シ
ールすることにより、下層の配線用導体の静電シールド
した領域としない領域との間の分布容量を減少させるこ
とができるため、信号漏洩の低減された半導体集積回路
が得られる。
第１図（ａ＞、（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ’線断面図である。 １・・・半導体基板、２・・・第２層目の配線用導電体
、３・・・第１層目の配線用導電体、４・・・層間絶縁
膜、５・・・スルーホール、６・・・接地用配線、７・
・・絶縁膜、８・・・素子分離用領域、１０・・・ポン
ディングパッド。 ５スルーネール 第１０
Ａ−Ａ’線断面図である。 １・・・半導体基板、２・・・第２層目の配線用導電体
、３・・・第１層目の配線用導電体、４・・・層間絶縁
膜、５・・・スルーホール、６・・・接地用配線、７・
・・絶縁膜、８・・・素子分離用領域、１０・・・ポン
ディングパッド。 ５スルーネール 第１０
Claims (1)
- 半導体基板上に形成された下層の配線用導体と、絶縁
膜を介して前記下層の配線用導体を覆って形成され、か
つ、接地配線に接続する上層の配線用導体とを有するこ
とを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16861286A JPS6324646A (ja) | 1986-07-16 | 1986-07-16 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16861286A JPS6324646A (ja) | 1986-07-16 | 1986-07-16 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6324646A true JPS6324646A (ja) | 1988-02-02 |
Family
ID=15871284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16861286A Pending JPS6324646A (ja) | 1986-07-16 | 1986-07-16 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6324646A (ja) |
-
1986
- 1986-07-16 JP JP16861286A patent/JPS6324646A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0661744B1 (en) | Semiconductor integrated circuit device | |
| JP2638567B2 (ja) | 多層配線基板 | |
| JPS5854661A (ja) | 多層セラミツク半導体パツケ−ジ | |
| JPS6324646A (ja) | 半導体集積回路 | |
| KR940008149A (ko) | 포토 다이오드 내장 반도체 장치 | |
| JPH02284448A (ja) | 半導体装置 | |
| JPH0461264A (ja) | Ｌｃ複合素子 | |
| JPS60214561A (ja) | 半導体集積回路 | |
| JPS6151847A (ja) | 半導体装置 | |
| JPH0590427A (ja) | 半導体集積回路装置 | |
| JPS6417446A (en) | Semiconductor device and manufacture thereof | |
| JPH02105532A (ja) | 半導体集積回路装置 | |
| US5045915A (en) | Semiconductor integrated circuit device | |
| JPS63184358A (ja) | 半導体集積回路 | |
| JPH0430541A (ja) | 半導体装置 | |
| JPS6340347A (ja) | 半導体集積回路装置 | |
| JPS62203351A (ja) | 集積回路の配線方法 | |
| JPH09307061A (ja) | 集積回路装置 | |
| JPH09223758A (ja) | 半導体装置 | |
| JPH02210858A (ja) | 半導体装置 | |
| JPH09246476A (ja) | 半導体集積回路の電源線及びそのレイアウト方法 | |
| JPS63300542A (ja) | 半導体集積回路装置 | |
| JPH06112406A (ja) | 半導体集積回路 | |
| JPS61180467A (ja) | 積層型半導体装置 | |
| JPH08102520A (ja) | 半導体集積回路装置 |