JPS63244921A

JPS63244921A - フイルタ回路

Info

Publication number: JPS63244921A
Application number: JP7666087A
Authority: JP
Inventors: Takeshi Yamamoto; 剛山本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-03-30
Filing date: 1987-03-30
Publication date: 1988-10-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的１（産業上の利用分野）この発明は電子回路に用いられ、特に半導体集積回路に
組み込むのに適しフィルタ回路に関する。

（従来の技術）近年、半導体集積回路化したフィルタ回路に開発が行な
われている。その１つのＦＤＮＲ（Ｆｒｅｑｕｅｎｃｙ
　Ｄｅｐｅｎｄｅｎｔ　Ｎｅｑａｔｉｖｅ　Ｒｅ５ｉｓ
ｔａｎｃｅ　）回路と呼ばれているものがある。　　　
　１今、第２図（ａ）に示すような周波数が２πにでの
ところで減衰点（伝達零点又はノツチ）を持つトラップ
回路を半導体集積回路内に内蔵することを考える。この
回路は、入出力端子７．８間に抵抗９を有し、出力端子
８と接地間にコイル１０゜キャパシタ１１の直列回路を
接続している。このままでは、コイル１０があるので、
モノシリツク化できない。従って、まず全ての素子を５
（ｉｌｌｌｌ波周波数割ってみる（このようにしてもこ
の回路の特性は不変である）。

すると、上記の回路は、第２図（ｂ）に示すように表わ
される。要素１６がＦＤＮＲ部と呼ばれているもので、
そのインピーダンスは、周波数の２乗に反比例する負性
抵抗となることからこのように呼ばれている。

第２図Ｔａ）の回路を第２図（ｂ）のように変換すれば
、抵抗９（値Ｒ）は、キャパシタ１４（価Ｃ）に、また
コイル１０（値Ｌ）は抵抗１５（値Ｒ）に、またキャパ
シタ１１（値Ｃ）はＦＤＮＲ部１６部首６かわる。従っ
て、ＦＤＮＲ部１６部首６ルなしで実現できれば完全モ
ノシリツク化が可能となる。

第３図は従来のＦＤＮＲ回路の例であり、第２図（ｂ）
の要素１５と１６に相当する。端子１７と接地間には、
抵抗２０、キャパシタ２１、抵抗２２、キャパシタ２３
、抵抗２／１．２５の直列回路を設けられる。演算増幅
器１８．１９の反転入力端は、抵抗２２とキャパシタ２
３の接続点に接続される。モしてｖ４粋増幅器１８の非
反転入力端は抵抗２４と２５の接続点に接続され、演算
増幅器１９の非反転式ツノ端は抵抗２０とキャパシタ２
１のの接続点に接続される。更に、演算増幅器１８の出
力端はキャパシタ２１と抵抗２２の接続点に、また演算
増幅器１９の出力端はキャパシタ２３と抵抗２４の接続
点に接続される。

上記の回路において、演算増幅器１８．１９が完全に理
想演算増幅器であるとすると、端子１７より見たこの回
路のインピーダンスは、Ｒ３１；ｌ　ｉｎ＝　Ｒｏ　＋□　。

ＲＩ　Ｒ２Ｓ”　Ｃｔ　Ｃ２””’ （Ｒｏ　”−Ｒ３，Ｃ１，Ｃ２は各素子に付した値）と
なる。従って、インピーダンスＺ・は、抵抗とｎＦＤＮＲ回路を直列に接続した回路のものである。

従って、この回路は、第２図（ｂ）の要素１５と１６の
代りに使用することができ、水子の定数を適切に選定す
れば、第２図（ａ）のフィルタ回路と全く等しいトラッ
プ特性を得、しかも完全モノシリツク化を実現すること
ができる。

（発明が解決しようとする問題点）第３図に示したＦＤＮＲ回路によれば、抵抗とキャパシ
タの受動素子および演算増幅器の能動回路で構成されて
いるが、その特性を決めるのに大きな要素となるのは、
抵抗とキャパシタの受動素子である。このため、回路を
通常のバイポーラプロセスを用いてモノシリツク化する
場合、素子定数のばらつきが原因となる特性の誤差を補
正するのは困難である。またキャパシタとして両電極が
非接地型のいわゆるフローティングキャパシタを用いて
いるため寄生容量の影響が大きく精度よいフィルタを実
現できないという欠点がある。

そこで本発明はモノシリツク化しても特性の調整を容易
に行なうことのでき、かつキャパシタには対接地型のも
ののみを用いる高精度フィルタ回路を提供することを目
的とする。

［発明の構成１（問題点を解決するための手段）この発明は、トランスコンダクタンス増幅器とキャパシ
タだけによる構成とするものである。

即ち、第１のトランスコンダクタンス増幅器と第２のト
ランスコンダクタンス増幅器は、ともに第３のトランス
コンダクタンス増幅器の出力端と信号入力端との差電圧
を入力とするように接続され、前記第１のトランスコン
ダクタンス増幅器の出力端は前記信号入力端に接続され
、前記第２のトランスコンダクタンス増幅器の出力端は
、第１の対接地キャパシタに接続されるとともに前記第
３のトランスコンダクタンス増幅器の入力端に接続され
、前記第３のトランスコンダクタンス増幅器の出力端は
、更に第２の対接地キャパシタに接続した構成とするも
のである。

（作　用）上記の手段により、フィルタ特性を決める要素は、受動
素子である対接地型キャパシタと能動素子であるトラン
スコンダクタンス増幅器となる。

よってトランスコンダクタンス増幅器のコンダクタンス
９１を調整することで素子定数のばらつきによる特性の
ｗ４差を容易に補正することができ、しかもキャパシタ
の寄生容量が多くつく電極を接地側に選んでおけば寄生
容量による特性誤差を少なくすることができる。

（実施例）以下この発明の実施例を図面を参照して説明する。

第１図はこの光明の一実施例であり、信号入力端１は、
Ｇ５１のトランスコンダクタンス増幅器２の反転入力端
及び出力端に接続され、更に第２のトランスコンダクタ
ンスフケ幅器３の非反転入力端に接続される。第１のト
ランスコンダクタンス増幅器２の非反転入力端及び第２
のトランスコンダクタンス増幅器３の反転入力端には、
第３のトランスコンダクタンス増幅器４の出力端が接続
される。従って、第１、第２のトランスコンダクタンス
増幅器２．３は、信号入力端１と第３のトランスコンダ
クタンス増幅器４の出力端との差電圧を入力としている
。

第２のトランスコンダクタンス増幅器３の出力端は、第
１の対接地キャパシタ５に接続されるとともに第３のト
ランスコンダクタンス増幅器４の非反転入力端に接続さ
れる。第３のトランスコンダクタンス増幅器４の反転入
力端は接地されてりる。また、第３のトランスコンダク
タンス増幅器４の出力端は、第２の対接地キャパシタ６
にも接続されている。

各増幅器のコンダクタンス及びキャパシタのキャパシタ
ンスは、図中に記入した値であるとして、端子１より見
たインピーダンスＺ１ｏを計算すると以下のようになる
。

Ｒ３１Ｚｉｎ＝Ｒｏ＋□・ＲＩ　Ｒ２Ｓ”　ＣＩ　Ｇ２　”””’この（２）式は
、（１）式と全く同じであり、抵抗とＦＤＮＲ回路とを
直列に接続した回路と同じ特性になる。このように、第
１図の本発明の回路は、特性数式上は全く同じである。

ここで、第１図の回路の特性を調整する場合には、トラ
ンスコンダクタンス増幅器２，３．４の９１の値を調整
することによって容易に目的を達成できる。モノシリツ
クフィルタの特性の［の主要因となるのは、フィルタを
構成する素子の絶対定数のばらつきであり、上記の回路
の場合、（ＲＸＣ）で得られる時定数が要因となる。こ
のばらつきの補正は、トランスコンダクタンス増幅器２
．３．４の９１を一括調整することによって可能であり
、具体的には、これらトランスコンダクタンス増幅器の
バイアス電流を変化させることで実現できる。またキャ
パシタに配化膜を誘雷体とする金属基板間容量くいわゆ
るＭＯＳキャパシタ）を用いる場合、寄生容量の多くつ
く基板側（シリコン側）を接地することで、寄生容量の
影響を軽減できフィルタとしての精度を上げることがで
きる。

［発明の効果］以上説明したように、本発明によれば、簡単な回路構成
によって、定数のばらつきにより生じる特性の誤差を容
易に補正することのできる寄生容量による特性の誤差を
軽減するフィルタ回路を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図はトラ
ップ回路とこれを等価的に素子交換を行なって示した回
路図、第３図は従来のモノシリツクフィルタ回路を示す
図である。２．３．４・・・トランスコンダクタンス増幅器、５．
６・・・キャパシタ。第１図第２図第３図

Claims

【特許請求の範囲】

第１のトランスコンダクタンス増幅器と第２のトランス
コンダクタンス増幅器は、ともに第３のトランスコンダ
クタンス増幅器の出力端と信号入力端との差電圧を入力
とするように接続され、前記第１のトランスコンダクタ
ンス増幅器の出力端は前記信号入力端に接続され、前記
第２のトランスコンダクタンス増幅器の出力端は、第１
の対接地キャパシタに接続されるとともに前記第３のト
ランスコンダクタンス増幅器の入力端に接続され、前記
第３のトランスコンダクタンス増幅器の出力端は、更に
第２の対接地キャパシタに接続されてなることを特徴と
するフィルタ回路。