JPS63244404A

JPS63244404A - 磁気情報書込時位相補償回路

Info

Publication number: JPS63244404A
Application number: JP7887187A
Authority: JP
Inventors: Tsukasa Yamauchi; 司山内; Ryutaro Hotta; 掘田　龍太郎; Kenichi Hase; 健一長谷; Tetsushi Kawamura; 哲士川村; Shinichi Kojima; 児島　伸一
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-03-31
Filing date: 1987-03-31
Publication date: 1988-10-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［′産業上の利用分野Ｊ本発明は、磁気記録装置における磁気情報書込面位相補
償回路に係り、特に、位相補償範囲を広くとるのに好適
な位相補償回路に関する。

［従来の技術］従来、磁気記録装置において、その信号書込時に信号波
形が干渉し合い、ピークシフト現象等が発生して記録精
度を落とすことが知られている。

このような磁気干渉を防ぐために、信号書込時に、予め
干渉による影響を補正する方向に記録位置をずらせてお
く補償方式かよく行われている。

通常の磁気情報書透面位相補償の実現方法を次に説明す
る。第３図にその構成を、第４図にその動作タイミング
を示す。

書込補償判定回路１は、ＭＦＭ方式、ＲＬＬＣ方式等の
変調方式により変調された書込信号６０を受けてその各
パルスに対して必要な位相補正な表わす進み信号２、通
常信号３、遅れ信号４を出力する。あるパルスにいずれ
の位相補正を行うかは、パルスの間隔によって決定され
る。信号２．３．４および書込信号６０は、それぞれＤ
フリップフロップ（以下、Ｄ　Ｆ／Ｆと略す）４０．４
１．４２および６１によりクロック１２の立上がりで取
込まれる。

Ｄ　Ｆ／Ｆ　４０〜４２のＱ出力３０〜３２は、ＤＦ／
Ｆ４３〜４５およびＯＲゲート４６〜４８の働きにより
、インバータ５３の反転クロック出カニ６のタイミング
でそれぞれパルス幅の拡げられた進み信号３６、通常信
号３７および遅れ信号３８に変換される。

Ｄ　Ｆ／Ｆ　６１のＱ出力である進み書込信号１７は、
遅延素子２７．２日により遅延をかけられ、それぞれ通
常書込信号１８および遅れ書込信号１９となる。

補償か行われないときは、通常信号３７により選択され
た通常書込信号１８の１パルスである通常書込信号９か
ＡＮＤゲート５０から出力する。

進み補償が行われるときは、進み信号３６により選択さ
れた書込信号１７の１パルスである進み書込信号８がＡ
ＮＤゲート４９から出力する。遅れ補償が行われるとき
は、遅れ信号３８により選択された遅れ書込信号１９の
１パルスである遅れ書込信号１０がＡＮＤゲート５１か
ら出力する。

これら補償後の書込信号８．９．１０がＯＲゲート５２
により合成されて補償書込信号１１か得られる。

［発明か解決しようとする問題点］上記従来技術では、次のような問題点かあった。

即ち、パルス幅が拡げられた信号３６．３７および３８
は、そのパルス幅がクロック２周期分以上あると、互い
に他の信号と連続したり重なったりして誤った補償書込
信号を作り出すおそれがあるため、クロック２周期分未
満てなければならない（第３図の例ては、１．５周期分
）。この例では、書込信号のパルス幅かクロック１周期
分なのて、位相補償範囲は、残りのクロック０．５周期
分となり狭い範囲に限定される。このことは、磁気記録
装置が高速化し、コード化が複雑になると適切でないと
いう問題かあった。

また、書込信号を遅延素子で遅延させた信号を補償書込
信号とすると、この遅延素子を通過する間に書込信号波
形か歪み、書込信号のパルス幅か変化する可能性があっ
た。このような波形歪は、信号が低周波である間は問題
にならないが、高周波になるにつれてこの誤差分が無視
できなくなる。このような信号幅の変化も、場合によっ
ては、誤った補償書込信号を発生するおそれがあった。

本発明の目的は、上述のような従来技術の欠点を解消し
、位相補償範囲を広く取れ、かつ波形歪による書込信号
のパルス幅の変化が生じない位相補償手段を提供するこ
とである。。

［問題点を解決するための手段Ｊ上記目的を達成するために、本発明による磁気情報書込
昨位相補償回路は、書込信号に応じて該書込信号の位相を制御する複数の制
御信号を発生する書込補償判定手段を有し、書込信号波
形の磁気干渉を補償する磁気情報記録装置において、上記書込補償判定手段の判定結果である複数の位相制御
信号を、同一のクロック信号に同期して取込む第１保持
手段と、上記クロック信号を順次位相補償期間分遅延させて複数
の遅延クロック信号を発生するクロック遅延手段と、上記第１保持手段の複数の出力を、それぞれ上記複数の
遅延クロック信号に同期して増込む第２保持手段とを具え、該第２保持手段の出力を、位相補償された書込信
号として利用するようにしたものである。

［作用］本発明では、書込補償判定手段の判定結果である位相制
御信号が書込信号に対応して出力されることに着目し、
書込信号自体を遅延させるのではなく、クロックを遅延
させることにより、所定の遅延クロッつて対応する上記
判定結果を取込むようにした。その結果、遅延クロック
の立上がりて位相か決まる補償書込信号か得られる。

遅延クロックの立上がりは、はぼクロック１周期分の可
変範囲かとれるのて、位相補償範囲は従来のクロック半
周期分に比べほぼ倍になる。

また、補償後の書込信号のパルス幅は、遅延クロックの
パルス幅て決まるのではなく、遅延クロックの周期（立
上がりの間隔）て決まるのて、従来のように変動するお
それはなくなる。

［実施例Ｊ以下、本発明の好適実施例について詳細に説明する。

まず、本発明の一実施例の構成を第１図に示す。

第１図の回路は、書込補償判定回路１、Ｄ　Ｆ／Ｆ２０
．２１．２２．２３．２４および２５、遅延素子（バッ
ファ）２６．２７および２８、およびＯＲゲート２９か
らなる。Ｄ　Ｆ／Ｆ　２０〜２２は、本発明の第１保持
手段を構成し、Ｄ　Ｆ／Ｆ　２３〜２５は、第２保持手
段を構成する。また、遅延素子２６〜２８は、本発明の
クロック遅延手段を構成する。

書込補償判定回路ｌは、クロック１２を受け、位相制御
信号（進み信号２、通常信号３および遅れ信号４）を出
力する。Ｄ　Ｆ／Ｆ　２０．２１および２２は、それぞ
れＤ入力端に進み信号２、通常信号３および遅れ信号４
を受け、クロック入力端ＣＫにはクロック１２を受ける
。Ｄ　Ｆ／Ｆ　２３は、そのＤ入力端にＤ　Ｆ／Ｆ　２
０のＱ出力５を受け、クロック入力端に遅延素子２６の
出力１３を受ける。Ｄ　Ｆ／Ｆ　２４は、そのＤ入力端
にＤ　Ｆ／Ｆ　２１のＱ出力６を受け、クロック入力端
に遅延素子２７の出力１４を受ける。Ｄ　Ｆ／Ｆ　２５
は、そのＤ入力端にＤ　Ｆ／Ｆ　２２のＱ出力子を受け
、クロック入力端に遅延素子２８の出力１５を受ける。

ＯＲゲート２９は、Ｄ　Ｆ／Ｆ　２３．２４および２５
の各Ｑ出力を受け、補償書込信号１１を出力する。

つぎに、第１図の回路の動作を、第２図のタイミング図
を参照して説明する。

書込補償判定回路１は、従来と同様、書込信号６０の各
パルスに対して位相補償を加えるか否かを判定し、その
結果により、進み信号２、通常信号３および遅れ信号４
を出力する。これらの信号は互いに位相か揃ったもので
はない。（たたし、その位相のずれはクロック周期に比
べて小さいので第２図には現われていない。）進み信号
２、通常信号３および遅れ信号４は、クロック１２に対
して僅かに遅延しているので、それぞれＤ　Ｆ／Ｆ２０
．２１および２２によりクロック１２の立上がりて取込
まれる。その結果、新たな進み信号５、通常信号６およ
び遅れ信号７が得られる。これらの信号は、クロック１
２に対して位相が揃った信号（たたし、若干の遅延はあ
る）になっている。一方、クロック１２は、遅延素子２
６．２７および２８により順次遅延され、進みクロック
１３、通常クロック１４および遅れクロック１５となる
。遅延素子２７．２８の遅延量は所望の位相補償量に合
わせて設定する。両遅延量は必ずしも等しく設定する必
要はなく、用途に応して変えることかできる。遅延素子
２６の遅延量は、ＤＦ／Ｆ２０〜２２の遅延量より僅か
に大きく設定する。これは、クロック１３の立上がりて
Ｄ　Ｆ／Ｆ２０〜２２の各Ｑ出力か整定していることを
保証するためである。

Ｄ　Ｆ／Ｆ　２１のＱ出力である通常信号６は、Ｄ　Ｆ
／Ｆ　２４において通常クロック１４て同期化され通常
信号９となる。Ｄ　Ｆ／Ｆ　２０のＱ出力である進み信
号５は、Ｄ　Ｆ／Ｆ　２３において進みクロック１３で
同期化され進み信号８となる。Ｄ　Ｆ／Ｆ　２２のＱ出
力である遅れ信号７は、Ｄ　Ｆ／Ｆ　２５において遅れ
クロック１５て同期化され、遅れ信号１０となる。

補償後の進み信号８、通常信号９および遅れ信号ｌＯは
、それぞれＯＲゲート２９を通過して補償書込信号１１
となる。

この第５図の実施例での位相補償可能範囲は、クロック
１２の１周期分より僅かに狭い範囲となる。この僅かに
狭くなる範囲とは、遅延素子２６の遅延量がＤ　Ｆ／Ｆ
　２０〜２２の遅延量（クロック入力からＱ出力への遅
延量）を越えた量である。

この遅延量の差分をクロック１周期分から引いた残りか
位相補償可能範囲となる。

また、進み信号８、通常信号９および遅れ信号１０は、
それぞれ周期の定まったクロック信号１３．１４および
１５により同期化されるので、波形歪の生じる余地かほ
とんどなく、その幅は、クロック１周期分に相当する。

なぜなら、信号８．９、ｌＯのパルス幅は、それぞれク
ロック１３．１４．１５の立上かりの間隔で決まるから
である。

第５図に本発明の他の実施例の構成を示す。

この実施例で、第１図の実施例の構成と異なる点は、Ｄ
　Ｆ／Ｆ　２０〜２２のクロック入力端および遅延素子
２６に入力するクロックが、クロック１２てはなく、ク
ロック１２をインバータ７１により反転した反転クロッ
ク７２であるということである。インバータ７２の後段
の回路およびタイミングは、第１図の実施例と同じであ
る。

書込補償判定回路１の出力である進み信号２゜通常信号
３および遅れ信号４が整定するまての時間が短く、反転
クロック７２によりその取込が可能な場合は、本実施例
を採用することにより、書込信号を、半クロツク周期分
だけ早く出力することかできるのて、他の回路との関係
等によりこの回路全体による書込信号の遅延量に制約が
ある場合に有効である。

以上、本発明の好適実施例について説明したが、本発明
の趣旨を逸脱することなく種々の変更を行うことがてき
る。例えば、上記実施例では進み位相、通常位相および
遅れ位相の３つの位相て補償を行う方式について説明し
たか、４つ以上の位相により位相補償を行う方式にも本
発明は適用可能である。また、遅延素子２６〜２８には
、遅延線を用いることも可能てあり、論理ゲートを用い
てもよい。さらに、マルチバイブレータ等を用いること
もできる。

１発明の効果１本発明によれば、位相補償範囲をほぼクロック１周期分
に設定することかでき、これにより、位相補償の自由度
を上げることがてきるとともに、より適切な書透面位相
補償を実現てきる。

また、波形歪の影響を受けず、書込信号幅をクロック周
期に合わせることができるので、誤った補償書込信号を
出力するおそれがなくなるとともに、磁気情報記録の信
頼性を向上させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は第１図の
実施例の動作説明要タイミング図、第３図は従来の磁気
情報書透面位相補償回路の構成図、第４図は第３図の従
来例の動作説明用タイミング図、第５図は本発明の他の
実施例の構成図である。１・・・書込補償判定回路２０〜２２・・・クロック同期用フリップフロップ２６
〜２８・・・遅延素子２３〜２５・・・補償クロック同期用フリップフロップ出願人　株式会社　日　立製作所代理人　弁理士　富　１）和　子第１図第２図第３図第４図第５図

Claims

【特許請求の範囲】１、書込信号に応じて該書込信号の位相を制御する複数
の制御信号を発生する書込補償判定手段を有し、書込信
号波形の磁気干渉を補償する磁気情報記録装置において
、上記書込補償判定手段の判定結果である複数の位相制御
信号を、同一のクロック信号に同期して取込む第１保持
手段と、上記クロック信号を順次位相補償期間分遅延させて複数
の遅延クロック信号を発生するクロック遅延手段と、上記第１保持手段の複数の出力を、それぞれ上記複数の
遅延クロック信号に同期して取込む第２保持手段とを具え、該第２保持手段の出力を、位相補償された書込信
号として利用することを特徴とする磁気情報書込時位相
補償回路。