JPS61253675A - 疑似磁気デイスク装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は磁気ディスク制御回路診断装置に係シ、特にＶ
ＦＯ回路のピークシフトに対するマージンを測定するの
に好適な疑似磁気ディスク装置に関する。

〔発明の背景〕

磁気ディスク装置においては、記録パルス相互の磁気干
渉（以下、ピークシフトと称する）、あるいは回転変動
等により、パルスが正規の時間的位置からずれて再生さ
れる現象が知られている。このようにずれを持ったパル
スから正しくデータを再生するため、磁気ディスク制御
回路内にはＶＦＯ回路が設けられている。これは再生パ
ルスから、パルス列の同期をとるためのクロックパルス
と、データパルスを分離するための信号を発生する回路
で、回転変動等、比較的長い周期を持って起こるパルス
位置のずれには追従し、ピークシフト等比較的周期の短
いパルス位置のずれには追従しない分離信号を発生する
のが望ましい。ピークシフトにまで追従してしまうと、
分離信号とパルス列の同期が逆にずれてしまい、読み出
しエラーを起こすことになる。そのため、どの程度まで
のピークシフトには追従しないかという特性（以下、ピ
ークシフトマージンと称する。）を定量的につかむ必要
がある。

従来、磁気ディスク制御回路を診断する手段として、特
開昭５９−１１６８６７号公報に示される疑似的な磁気
ディスク装置を用いる方式が知られている。この方式を
第３図を用いて説明する。

第３図は疑似磁気ディスク装置中、データ発生部分の構
成を示したブロック図で、１はクロック回路、２はその
出力である。３はクロック回路１の出力２をカウントす
るカウント回路で４はその出力である。５はメモリ回路
で、カウント回路３の出力４をアドレス入力とし、発生
するパルスの情報を記憶している回路である。６はメモ
リ回路５のデータ出力である。７はパルス幅設定回路で
、メモリ回路５の出力パルスを実際の磁気ディスク装置
の発生するパルス幅と同じ程度の一定幅にする回路であ
る。８はその出力で、磁気ディスク制御回路へ出力され
る。

メモリ回路５は、実際の磁気ディスク装置と同じ周期で
１ビツトずつデータを出力し、これが一定幅のパルスに
整形されて疑似パルスとして出力されるが、この方式は
、疑似パルスの位置をずらして発生するという点につい
ては配慮されておらず、ＶＦＯ回路のピークシフトマー
ジンを測定できないという欠点があった。

〔発明の目的〕

本発明の目的は、特に磁気干渉に起因するパルス位置の
ずれを疑似的に発生させる事で、ｒＦＯ回路のピークシ
フトに対するマージンを測定可能とする疑似磁気ディス
ク装置を提供することにある。

〔発明の概要〕

本発明の要点は、疑似パルス列からそれぞれ異なった遅
延時間を持つ複数のパルス列を発生する遅延回路と、疑
似パルス列を監視するシフトパターン検出回路を設け、
該シフトパターン検出回路の出力によって前記複数のパ
ルス列のうち１つを選択し出力する点にある。

〔発明の実施例〕

以下、本発明の一実施例を第１図を用い説明する。第１
図は本発明の一実施例の構成を示すブロック図で、第３
図と同一部分には同一番号を付しである。

第１図において、１１はシリアル−パラレル変換回路で
、１２はそのパラレル出力、１３はパラレル出力中の１
ビツトの出力である。１４はシフトパターン検出回路で
ある。

磁気干渉によシピークシフトを起こすパルスハ、パルス
間隔等前後のパルスパターンによって決まっている。こ
のパルスパターンについてはＣＱ出版社により発行の「
インターフニス」１９８３年５月号の１７４頁から１７
５頁に記載しである。

そこで、シフトパターン検出回路１４は、１ビツト出力
１３の前後のパルスパターン、すなわちパラレル出力１
２を監視し、１ビツト出力１３について、シフトさせる
ビットか否かを判別する。

１５　、１６はシフトパターン検出回路１４の出力で共
に′Ｌ″の時は１ビツト出力１３のパルスをシフトしな
い、１５がツ”、１６がＬ”の時は１ビツト出力１３の
パルスを時間的に早い方向ヘシフトさせる、１５がＬ”
、１６がＨ″の時は同様に遅い方向ヘシフトさせる事を
示す。以下１５をＥａｒｌｙ信号、１６をＬａｔ−信号
と称す。１７はクロック回路ｌの出力で、１８はシフト
量設定回路、１９はその出力である。２０は遅延回路で
、シフト量設定回路１８の出力１９の値によりクロック
回路量カニ７の分局比率を変え、その分周したクロック
でシリアル−パラレル変換回路ｌ】の１ビツト出力１３
を遅延させる回路である。２１　、２２　、２３は遅延
回路２０の出力で、分周クロックの１クロック分遅れた
のが２１１２クロック分遅れたのが２２．３クロック分
遅れたのが囚である。詞は選択回路で、Ｅａｒｌ　ｙ信
号１５とＬａｔ４信号１６の値によって入力２１２２　
、２３のうち１つを選択し出力する回路である。

その論理を第１表に示す。

訪は選択された信号を出力する選択回路潤の出力である
。

次にこの回路の動作を第２図を用い説明する。

第２図は、第１図の動作を示すタイミング図である。パ
ルスパターンが１ビツトずつメモリ回路５から出力され
る点は第５図と同様である。

本発明では゛この１ビツトずつの出力を、各パルス相互
の関係を監視するため、シリアル−パラレル変換回路１
】を用いパラレルデータ１２に変換する。

シフトパターン検出回路１４はこのパラレルデータ１２
を監視し、前後のパルスの関係からパラレル出力中の１
ピツ）　１３のパルスが磁気干渉によってシフトするパ
ルスであった場合、　Ｅａｒｌｙ信号１５又はＬａｔ　
ａ信号１６をＨ″にする。この１３゜１５　、１８の各
信号を第２図中に示す。第２図中、１ｏｉＯ時点で出力
されるパルス１３は、遅らせる方向ヘシフトすべきパル
スなためＬａｔｅ信号１６が′Ｈ″となる。また、１０
２の時点でパルス１３は早める方向ヘシフトすべきなの
でＥａｒｌ　ｙ信号１５がツ”となる。さらに、１０３
０時点で、パルス１３は、シフトしないパターンのため
１５　、１６共に＠Ｌ′″である。シリアル−パラレル
変換回路１】から出力された信号１３は遅延回路２０に
入力される。遅延回路２０はシフト量設定回路１８の出
力１９によって決定される分局比率にクロック回路１の
出力１７を分周する。この分周されたクロックを第２図
中に示す。この分周クロックを用い、１ビツト出力１３
を遅延させ、遅延時間の異なった３つΩパルス２１　、
２２　、２３を出力する。これを第２図中に示す。

次に選択回路あけ、入力２１　、２２　、　Ｚ３のうち
Ｅａｒｌｙ信号１５、Ｌｘｔ−信号１６にもとづき、第
１表の論理に従って１つを選択し出力する。Ｅａｒｌｙ
信号１５．ムｔａ信号１６が共にＬ′の状態すなわちシ
フトしない状態では２２が選択される（図中１１３の状
態）。これに対し、Ｅａｒｌｙ信号１５が”Ｈ”の時は
２２よりも時間的に早い方向ヘシフトしている２１を選
択出力しく図中１１２の状態）、逆にｒａｔｓ信号がＨ
″の時は２２よシも遅い方向ヘシフトしているｎが選択
される（図中１１１の状態）。この選択された出力器を
第２図中に示す。この出力器はパルス幅設定回路９によ
り、一定幅のパルス１０として磁気ディスク制御回路へ
出力される。

この様に、シフトしない状態のパルス四に対しシフトさ
せた状態のパルス２１　、２３を選択しながら出力する
事によって、ピークシフトの状態を疑似的に発生させる
事が可能となる。

なお、本実施例では、シフト量設定回路１８を設け、ク
ロックの分局比率を可変としたため、外部からピークシ
フトの量を変化させる事が可能である。そのため、外部
のプロセッサ等からシフト量を変化させる事によシ、ピ
ークシフトマージンの自動測定が可能である。

〔発明の効果〕

本発明によれば、ピークシフト状態を持ったパルス列を
発生する事ができるため、ＶＦＯ回路の診断、ピークシ
フトマージン測定を行なう事が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図はその動作
を示すタイミング図、第５図は従来の疑似ディスク装置
の構成図、である。 ｌ・・・クロック回路　　　３・・・カウント回路５・
・・メモリ回路 ｌ］・・・シリアル−パラレル変換回路１４・・・シフ
トパターン検出回路 ２０・・・遅延回路　　　　　ス・・・選択回路１１　
記 ’ｉ、ｚＩｉ２１１

Claims (1)

【特許請求の範囲】
1. 少なくともメモリ回路を持ち、該メモリ回路にデータと
   して記憶している疑似パルス列を読み出して出力するよ
   うにした疑似磁気ディスク装置において、前記メモリ回
   路から出力されるパルス各々についてその前後にわたる
   パルス列を監視する手段と、前記メモリ回路から出力さ
   れるパルス列から、それぞれ異なる遅延時間を持った複
   数のパルス列を発生する手段と、前記パルス列を監視す
   る手段の出力により前記複数のパルス列から１つを選択
   し出力する手段を設けたことを特徴とする疑似磁気ディ
   スク装置。