JPS63244236A - スタンバイ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本願発明は、マイクロプロセッサを低消費電力モードに
設定し、低消費電力モードに設定されたマイクロプロセ
ッサを起動するスタンバイ制御回路において、マイクロ
プロセッサが低消費電力モード、またマイクロプロセッ
サの内の状態を所定の状態に設定する過程において、他
の装置から発生した高周波ノイズやスタンバイシーケン
ス失敗によるキャリヤ信号等を受けると、スタンバイ制
御回路は誤って起動指令と認識して低消費電力モードを
解除してしまう。その結果、マイクロプロセッサは内部
の状態を所定の状態に設定できないうちにマイクロプロ
セッサが再び起動してしまうので、マイクロプロセッサ
が誤動作したり、各種情報を破壊してしまうという問題
点があった。

この発明は、このような問題点を解決するために低消費
電力モートに確実に設定することができるスタンバイ制
御回路を提供するものである。スタンバイ指令を受けた
時から所定時間起動指令の受付を禁止する禁止回路を備
え、マイクロプロセッサが低消費電力モードまたマイク
ロプロセッサの内の状態を所定の状態に設定する過程に
おいて、他の装置から発生した高周波ノイズやスタンバ
イシーケンス失敗によるキャリヤ信号等の入力を禁止す
るようにしたものである。

（産業上の利用分野） この発明は、マイクロプロセッサを低消費電力モードに
設定または低消費電力モードに設定されたマイクロプロ
セッサを起動するスタンバイ制御回路に関する。

〔従来の技術〕

従来のスタンバイ制御回路は、例えば自動車の製造ライ
ンにて使用されている遠隔情報認識のＩＤプレートに使
用されている。このＩＤプレートは製造ラインでの各種
ユニット部品の夫々に取付けられる。また、このＩＤプ
レートは夫々のユニット部品の固有の仕様情報（型式、
規格、製造番号、生産履歴等）を内部に格納しており、
後述するコミュニケータ等からマイクロ波長の電磁波を
介して到来する起動指令を受けると起動し、受信情報に
より夫々の仕様情報をマイクロ波長の電磁波を介してコ
ミュニケータに送信するものである。

第４図はその自動車の製造ラインの一部構成図であり、
車体１２．１２ａ、１２ｂ、１２ｃがコンベア１１に載
置されて矢印方向にゆっくりと搬送されて、その途中で
順々にリヤサスペンション１４、フロントサスペンショ
ン１３、エンジン１５．１５ｂ、１５ｄ、１５ｅ、１５
ｆ１フロントパネル１７、バンパ１６等の各種ユニット
部品が車体１２．１２ａ、１２ｂ、１２ｃに組み込まれ
ていく様子を示す。８．９はハンガ式コンベア、１０は
ベルト式コンベアである。車体１２．１２ａ、１２ｂ、
１２ｃの側面下部の所定位置には同一構成のＩＤプレー
ト１８．１８ａ、１８ｂ、１８ｃが取付けられている。

また、エンジン１５ｂにはＩＤプレート１８ｂ’　　（
図示省略）が、エンジン１５ｄ％　１５ｅ、１５ｆには
同様のＩＤプレート１８ｄ、１８ｅ、１８ｆ（図示省略
）が取り付けられている。更に、リヤサスペンション１
４にはＩＤプレート１８０ゝ　（図示省略）が取付けら
れている。これらのＩＤプレート１８．１８ａ、１８ｂ
、１８ｃは車体１２．１２ａ、１２ｂ、１２ｃの、ＩＤ
プレート１８ｂ’　、１８ｄ、１８ｅ、１８ｆはエンジ
ン１５ｂ、１５ｄ、１５ｅ、１５ｆの、ＩＤプレー）１
８ｃ’はリヤサスペンション１４の夫々の固有の仕様情
報ＳＤ（型式、規格、製造番号、生産履歴等）を内部に
格納しており、後述するコミュニケータ１９等からマイ
クロ波長の電磁波を介して到来する起動指令ＳＲＴを受
けたときに起動し、受信情報ＲＤにより夫々の仕様情報
ＳＤをマイクロ波長の電磁波を介してコミュニケータ１
９等に送信するようになっている。

一方、コンベア１１の側方の所定の位置には上記ＩＤプ
レート１８．１８ａ、１８ｂ、１８ｃからの仕様情報Ｓ
Ｄを受信するコミュニケータ１９．１９ａ、１９ｂ、１
９ｃが、コンベア８の側方の所定位置にはＩＤプレート
１８０′からの仕様情報ＳＤを受信するコミュニケータ
１９０′が、コンベア９の側方の所定の位置にはＩＤプ
レート１８ｂ′からの仕様情報ＳＤを受信するコミュニ
ケータ１９ｂ′が夫々設置されている。これらのコミュ
ニケータ１９．１９ａ、１９ｂ、１９ｂ’　、１９ｃ、
１９０′はＩＤプレート１８．１８ａ、１８ｂ、１８ｂ
’　、１８ｃ、１８０′の夫々にマイクロ波長の電磁波
を介して起動指令ＳＲＴを送信しその後受信情報ＲＤを
送り、該受信情報ＲＤの返信として送信されてくる夫々
の仕様情報ＳＤの受信を行なう。２０は上記コミュニケ
ータ１９．１９ａ、１９ｂ、１９ｂ’　、１９ｃ、１９
０′が受信した仕様情報ＳＤを収集するコンセントレー
タである。２１はコンピュータであり、上記コンセント
レータ２０が収集した仕様情報ＳＤに基づいて各車体１
２．１２ａ、１２ｂ、１２ｃに取り付けるべきユニット
部品の種類と、そのユニット部品の到来を判断し、作業
ロボット（図示省略）に作業指示を出力するようになっ
ている。

次に、上記コミュニケータ１９等の構成は第５図に示す
ようになっている。

２２はマイクロプロセッサ、２３は各種データとプログ
ラムのワーキングエリアとなるＲＡＭ、２５はプログラ
ムを格納しているＲＯＭ、２４はコンセントレータ２０
との通信を制御する通信用集積回路、２６はＩＤプレー
ト１８等との通信を制御する通信用集積回路、２７は通
信用集積回路２６からの起動指令ＳＲＴ、送信データ等
の情報を所定の方式により変調してアンテナ２８を介し
てマイクロ波長の電磁波により送信し、またアンテナ２
８にて受信した仕様情報ＳＤをディジタルの情報に復調
する変復調回路である。尚、２９はアドレス、データ等
の経路となるバスである。

次に、上記ＩＤプレート１８等の構成は第６図に示すよ
うになっている。

４１は車体１２等の夫々の固有の仕様情報ＳＤを格納し
ているＲＡＭであり、このＲＡＭ４１への仕様情報ＳＤ
の書込みは製造ラインの初期工程で予めなされている。

４０はプログラムを格納するＲＯＭである。１はマイク
ロプロセッサであり、後述するスタンバイ制御回路３３
からＬレベルの制御信号Ｓ１を入力すると、入力端子Ｘ
１、Ｘ２に接続した水晶振動子３８、コンデンサＣ５、
Ｃ６で構成する発振回路４９の作動を停止して、低消費
電力モードに設定し、バッテリ３７の消費を抑制する。

また、マイクロプロセッサｌは、スタンバイ制御回路３
３からＬレベルの制御信号Ｓ２をリセット入力端子ＲＥ
ＳＥＴに入力すると、該マイクロプロセッサ１は内部の
レジスタ、フリップフロップ等をリセット状態に設定−
する。又、このマイクロプロセッサ１は、起動指令ＳＲ
Ｔの次に到来するコミュニケータ１９等からの送信デー
タを後述するデモシュレータ３１を介して受信した受信
情報ＲＤを抵抗Ｒ４、コンデンサＣ４でなるフィルタ回
路４７とインバータ３４を介して受信する。３１は検波
回路と増幅回路を有する前記デモシュレータであり、ア
ンテナ３０で受信した受信信号を起動指令ＳＲＴまたは
受信情報ＲＤに復調して、該情報を後述するスタンバイ
制御回路３３及びフィルタ回路４７を介してマイクロプ
ロセッサ１に出力する。３２は発振回路と変調回路を有
するモジュレータ３２であり、マイクロプロセッサ１の
出力端子ＴＸからの仕様情報ＳＤを所定の変調方式によ
り変調し、アンテナ３０を介して出力する。３６はバッ
テリ３７の電源電圧ＶＣＣを点検するためのバッテリチ
ェッカである。このバッテイリ３７からの電源電圧ＶＣ
Ｃはバッテリチッカ３６を介してマイクロプロセッサ１
のＩＲＱ（割込み端子）に供給されている。３９はマイ
クロプロセッサ１の出力端子Ｅから出力されるタイミン
グ信号と出力端子ＡＤＲからのアドレスに基づいて特定
のアドレスをデコードするアドレスデコーダである。３
３は前記スタンバイ制御回路であり、詳細な回路図を第
７図に示す。

このスタンバイ制御回路３３はマイクロプロセッサ１が
ＲＡＭ４１の仕様情報ＳＤをモジュレータ３２を介して
全て送信することにより所定の処理を終了した後におい
てマイクロプロセッサ１によるバッテリ３７の消費を抑
制するための制御回路であり、２つのナントゲート４２
．４３でなるＲＳフリップフロップ（以下、「スタンバ
イＦＦＪという。）３８、抵抗Ｒ１、コンデンサＣ１及
びダイオードＤ１でなる遅延回路４６とで構成している
。スタンバイＦＦ３８はナントゲート４３の出力端子が
Ｌレベルとなっているときがスタンバイセット状態であ
る。マイクロプロセッサ１がスタンバイモードであると
きは、マイクロプロセッサ１は出力端子ＤＯＩを高イン
ピーダンスにするため、プルアップ用の抵抗Ｒ５にてＨ
レベルに保持している。

このような構成となるスタンバイ制御回路３３とマイク
ロプロセッサ１の作動を、第８図に示すタイミングチャ
ートに基づいて説明する。

マイクロプロセッサ１は時刻ｔ。にて仕様情報ＳＤの出
力等の所定の処理の終了後、内部タイマにより所定時間
を計数し、またはコミュニケータ１９等からの特定の指
令を検出した時刻ｔ１にて、Ｌレベルのスタンバイ指令
ＳＴＢを出力端子ＤＯＩからスタンバイ制御回路３３に
出力する。

すると、スタンバイ制御回路３３はこのＬレベルのスタ
ンバイ指令ＳＴＢによりスタンバイＦＦ３Ｂをセットし
、ナントゲート４３の出力端子からＬレベルの制御信号
Ｓ１をマイクロプロセッサｌの入力端子５ＴＢＹに出力
する。制御信号Ｓ１がＬレベルになると、遅延回路４６
の放電作用により制御信号Ｓ２をＬレベルにする。該Ｌ
レベルの制御信号Ｓ２もマイクロプロセッサ１の入力端
子ＲＥＳＥＴに出力する。そこで、マイクロプロセッサ
１は制御信号Ｓ１、Ｓ２がＬレベルになったことを認識
し、プログラムを停止してスタンバイモードに設定する
と共に内部のフリップフロップやレジスタ等をリセット
状態にする。このスタンバイモードによるマイクロプロ
セッサ１の消費電流は数マイクロアンペア程度にまで減
少するのでバッテリ３７によるマイクロプロセッサ１の
内部ＲＡＭ及び外部ＲＡＭ４１の情報を長時間に渡り、
バックアップすることが可能である。このスタンバイモ
ードはコミュニケータ１９等から起動指令ＳＲＴが到来
する時刻ｔ２まで継続する。

時刻ｔ２にて、コミュニケータ１９等から図示するよう
なＬレベルでアクティブの起動指令がＳＲＴが到来する
と、スタンバイＦＦ３８はスタンバイセット状態からス
タンバイリセット状態に反転するから制御信号Ｓ１はＨ
レベルとなり、該制御信号Ｓ１をマイクロプロセッサ１
の入力端子５ＴＢＹに出力する。しかしながら、制御信
号Ｓ１がＨレベルになったとしても、制御信号Ｓ２は遅
延回路４６の抵抗Ｒ１、コンデンサＣ１の時定数（略２
０ミリ秒程度）により時刻ｔ２から滑らかに充電されて
、時刻ｔ３にてＬレベルからＨレベルの識別レベルに達
する。即ち、制御信号Ｓ２は時刻ｔ２から略２０ミリ秒
程度Ｌレベルの状態を保持することとなる。

マイクロプロセッサｌは時刻ｔ２にてＨレベルの制御信
号Ｓ１を入力すると、水晶振動子３８とコンデンサＣ５
、Ｃ６とで構成した発振回路４８が作動を開始する。し
かし、時刻ｔ２から時刻ｔ３までの期間は上述したよう
に制御信号Ｓ２がＬレベルであるため内部のフリップフ
ロップやレジスタ等をリセット状態に保持し続ける。

そこで、時刻ｔ３に達すると、発振回路４８の発振作用
が安定すると共に制御信号ｓ２がＬレベルからＨレベル
の識別レベルに反転しマイクロプロセッサ１はＲＯＭ４
０に格納されているプログラムの所定のアドレスからプ
ログラムを再び開始する。そして、前述したと同様にマ
イクロプロセッサ１はＲＡＭ４１に格納されている仕様
情報ＳＤを読出すと共に該仕様情報ＳＤの送信開始する
。

〔発明が解決しようとする問題点〕

しかしながら、このような従来のスタンバイ制御回路に
あっては、スタンバイ指令を受けてアクティブの制御信
号をマイクロプロセッサが出力してスタンバイモードに
しその直後から低消費電力モードを解除するための起動
指令の受は付けを許可する状態としていたため、マイク
ロプロセッサが低消費電力モード並びにマイクロプロセ
ッサの内の状態を所定の状態に設定する過程において、
他の装置から発生した高周波ノイズやスタンバイシーケ
ンスの失敗によるキャリヤ信号等を受けると、スタンバ
イ制御回路は誤って起動指令と認識してしまい、低消費
電力モードを解除してしまうという問題点かあワた。そ
の結果、マイクロプロセッサは内部の状態を所定の状態
への設定を完了しないうちにマイクロプロセッサが再び
起動してしまうので、マイクロプロセッサが誤動作した
り、各種情報を破壊したりしてしまうという問題点があ
った。

この発明は、このような従来の問題点に着目してなされ
たもので、マイクロプロセッサを低消費電力モードに確
実に設定することができるスタンバイ制御回路を提供す
ることをその目的とする。

〔問題点を解決するための手段〕

そして、この目的を達成するために、本発明にあっては
、第１図に示す本発明の原理図のように、スタンバイ指
令ＳＴＢを受けたとき、マイクロプロセッサ１を低消費
電力モードに設定する上記マイクロプロセッサ１のスタ
ンバイ入力端子５ＴＢＹ並びに該マイクロプロセッサ１
内の状態を所定の状態に設定するマイクロプロセッサ１
のリセット入力端子ＲＥＳＥＴにアクティブの制御信号
Ｓ１、Ｓ２を夫々出力し、一方、起動指令ＳＲＴを受け
たとき、上記マイクロプロセッサ１のスタンバイ入力端
子５ＴＢＹとリセット入力端子ＲＥＳＥＴに非アクティ
ブの制御信号Ｓ１、Ｓ２を夫々出力するスタンバイ制御
回路３において、スタンバイ指令ＳＴＢを受けた時から
所定時間起動指令ＳＲＴの受付を禁止する禁止回路２及
び起動指令ＳＲＴ検出回路を備えることとした。

（作用） 次に、第１図に示す発明の原理図に基づいて本発明の詳
細な説明する。

スタンバイ制御回路３はスタンバイ指令ＳＴＢを受ける
と、マイクロブセッサ１を低消費電力モードに設定する
ためにスタンバイ入力端子５ＴＢＹ並びにマイクロブセ
ッサ１内の状態を所定の状態に設定するリセット入力端
子ＲＥＳＥＴにアクティブの制御信号Ｓ１、Ｓ２を夫々
出力する。また、禁止回路２はスタンバイ指令ＳＴＢを
受けた時から所定時間起動指令ＳＲＴの受付を禁止する
。

すると、マイクロプロセッサ１は低消費電力モードにな
ると、マイクロプロセッサは電源の電力消費を抑制する
。

禁止回路２が所定時間起動指令ＳＲＴの受付を禁止した
後は、禁止回路３は起動指令ＳＲＴの受付を禁止状態か
ら解放する。

そこで、スタンバイ制御回路３は起動指令ＳＲＴを受け
ると、上記マイクロプロセッサ１のスタンバイ入力端子
５ＴＢＹとリセット入力端子ＲＥＳＥＴに非アクティブ
の制御信号Ｓ１、Ｓ２を夫々出力する。

従って、禁止回路２による起動指令ＳＲＴの受付を禁止
する時間を適当に設定すれば、マイクロプロセッサ１が
低消費電力モード又マイクロプロセッサｌ内の状態を所
定の状態に設定する過程において、他の装置から発生し
た高周波ノイズやスタンバイシーケンス失敗によるキャ
リヤ信号等を受けたとしても、スタンバイ制御回路３は
誤って起動指令ＳＲＴと認識することは無く、その結果
、低消費電力モードを解除することが無い。

〔実施例〕

以下、この発明の実施例を図面に基づいて説明する。

第２図は本発明の一実施例に於けるスタンバイ制御回路
の回路図であり、従来と同様の機能を有する素子につい
ては同一の符号を付している。

４６はスタンバイＦＦ３８から出力される制御信号Ｓ１
を反転して信号Ｓｌ’を出力するナントゲートである。

４９はナントゲート４６が出力した信号ＳＬ’を略ｌミ
リ秒程度遅延して信号Ｓ３を形成する遅延回路であり、
抵抗Ｒ３とコンデンサＣ３とで構成している。この遅延
回路４９とナントゲート４６とで特許請求の範囲に記載
した禁止回路２を実現している。

上記遅延回路４９から出力される信号Ｓ３は２人力のナ
ントゲート４４に入力される。このナントゲート４４の
他の入力側には抵抗Ｒ２、コンデンサＣ２並びにダイオ
ードＤ２とで構成したフィルタ回路５０を設けている。

このフィルタ回路５０の時定数は略１ミリ秒程度であり
、受信データＲＤに含まれる高周波ノイズ等を除去し所
定以上のパルス幅を検出したならば起動指令を出力する
ものである。上記フィルタ回路５０の時定数、遅延回路
４９の遅延時間はマイクロプロセッサ１がスタンバイ状
態から内部の状態を所定の状態へ設定を完了するに十分
な時間である。このような構成となるスタンバイ制御回
路３とマイクロプロセッサ１の作動を第３図に示すタイ
ミングチャートに基づいて説明する。

マイクロプロセッサ１は時刻ｔｏにて仕様情報ＳＤの出
力等の所定の処理を終了すると、内部タイマにより所定
時間を計数し、またはコミュニケータ１９等からの特定
の指令を検出した時刻ｔ１にて、Ｌレベルのスタンバイ
指令ＳＴＢを出力端子Ｄｏ１からスタンバイ制御回路３
に出力する。すると、スタンバイ制御回路３はこのＬレ
ベルのスタンバイ指令ＳＴＢによりスタンバイＦＦ３８
をスタンバイセットし、ナントゲート４３の出力端子か
らＬレベルの制御信号Ｓ１をマイクロプロセッサｌの入
力端子５ＴＢＹに出力する。制御信号Ｓ１がＬレベルに
なると、遅延回路４６は放電作用により制御信号Ｓ２を
Ｌレベルに形成する。そして、該Ｌレベルの制御信号Ｓ
２をマイクロプロセッサ１の入力端子ＲＥＳＥＴに出力
する。

そこで、マイクロプロセッサ１が制御信号Ｓ１、Ｓ２が
Ｌレベルになったことを認識すると、プログラムを停止
してスタンバイモードに設定すると共に内部のフリップ
フロップやレジスタ等をリセット状態にする。このスタ
ンバイモードではマイクロプロセッサｌによる消費電流
が数マイクロアンペア程度にまで減少するのでバッテリ
３７による内部のＲＡＭ外部ＲＡＭ４１等に格納されて
いた情報を長時間に渡り、バックアップすることが可能
である。このスタンバイモードはコミュニケータ１９等
から起動指令ＳＲＴが到来する時刻ｔ２まで継続する。

スタンバイＦＦ３８がセットすることによりＬレベルの
制御信号Ｓ１が出力されると、この制御信号Ｓ１は時刻
１．にて、ナントゲート４６によりに反転されて信号Ｓ
１”となり、更に遅延回路４９の作用により略１ミリ秒
程度の時間はＬレベルを保持する信号Ｓ３に形成される
。そこで、時刻ｔ、ｔに至ると、信号Ｓ３はＨレベルに
達してナントゲート４４に入力される。図示するように
、時刻１１．１０′付近にて、受信情報ＲＤに高周波ノ
イズＮが混入した場合は、フィルタ回路５０にて該ノイ
ズＮは減衰される。更に、このフィルタ回路５０を通過
してしまった高周波ノイズＮはナントゲート４４に入力
されるが、時刻ｔ□から時刻ｔ１′まではＬレベルの信
号Ｓ３を禁止回路２がナントゲート４４の一方に入力し
ているため、上記高周波ノイズＮは完全に除去される。

従って、マイクロプロセッサ１が内部の状態を所定の状
態への設定を完了しないうちにスタンバイＦＦ３Ｂがス
タンバイセット状態からスタンバイリセット状態に反転
されることはない。すなわち、マイクロプロセッサ１の
ＲＥＳＥＴ端子の信号のパルス幅などが補償されなく、
マイクロプロセッサの内部ステータスや内部ＲＡＭ及び
外部ＲＡＭ４１の内容が破壊されるということはなくな
る。本動作は、ＳＴＢ信号とＳＲＴ＠号の関係が非同期
の為、１．−１０′間のパルス幅が補償できなくなり前
記事項と同様なことが発生すると考えられる。

時刻ｔ２にて、コミュニケータ１９等から図示する起動
指令ＳＲＴがフィルタ回路５０とナントゲート４４を介
して到来すると、スタンバイＦＦ３Ｂはスタンバイセッ
ト状態からスタンバイリセット状態に反転し制御信号Ｓ
１はＨレベルとなり、該制御信号Ｓ１をマイクロプロセ
ッサ１の入力端子５ＴＢＹに出力する。時刻ｔ２にて、
スタンバイ制御回路３から出力される制御信号Ｓ１はＨ
レベルになるが、制御信号Ｓ２は遅延回路４６の抵抗Ｒ
１、コンデンサＣ１の時定数（略２０ミリ秒程度）によ
り時刻ｔ２から滑らかに充電されて、時刻ｔ３にてＬレ
ベルからＨレベルの識別レベルに達する。即ち、制御信
号Ｓ２は時刻ｔ２から略２０ミリ秒程度Ｌレベルの状態
を保持することとなる。

マイクロプロセッサ１は時刻ｔ２にてＨレベルの制御信
号Ｓ１を入力すると、水晶振動子３８とコンデンサＣ５
、Ｃ６とで構成した発振回路４８の作動を開始する。し
かし、時刻ｔ２から時刻ｔ３までの期間は上述したよう
に制御信号Ｓ２がＬレベルであるため内部のフリップフ
ロップやレジスタ等をリセット状態に保持し続ける。

そこで、時刻ｔ３に達すると、発振回路４８の発振作用
が安定すると共に制御信号Ｓ２がＬレベルからＨレベル
に反転するからマイクロプロセッサ１はＲＯＭ４０に格
納されているプログラムの所定のアドレスからプログラ
ムを再び開始する。そして、前述したと同様にマイクロ
プロセッサ１は受信情報ＲＤによりＲＡＭ４１に格納さ
れている仕様情報ＳＤを読出すと共に該仕様情報ＳＤの
送信を開始する。

Ｌレベルの制御信号Ｓ１は時刻ｔ１にて、ナントゲート
４６によりに反転されて信号ＳＬ’　となり、更に遅延
回路４９の作用により略１ミリ秒程度の時間はＬレベル
を保持する信号Ｓ３に形成される。そこで、時刻ｔ１′
に至ると、信号Ｓ３はＨレベルとなりナントゲート４４
に入力される。

図示するように時刻１−０．１８”付近にて、受信情報
ＲＤに高周波ノイズＮが混入した場合は、フィルタ回路
５０にて該ノイズＮは減衰される。

更に、このフィルタ回路５０を通過してしまった高周波
ノイズＮはナントゲート４４に入力されるが、時刻ｔ□
から時刻ｔ□”まではＬレベルの信号Ｓ３を禁止回路２
がナントゲート４４の一方に入力しているため、上記高
周波ノイズＮは完全に除去される。スタンバイＦＦ３Ｂ
がセット状態からリセット状態に反転されることはない
。

〔発明の効果〕

以上、説明したように、この発明によれば、その構成に
、スタンバイ指令を受けた時から所定時間起動指令の受
付を禁止する禁止回路を備えたたため、他の装置から発
生した高周波ノイズやスタンバイシーケンス失敗による
キャリヤ信号等を受けたとしても、スタンバイ制御回路
が誤って起動指令と認識することは無くなり、又、マイ
クロプロセッサの内部ステータスや内部ＲＡＭ及び外部
ＲＡＭの内容を破壊することもなくなりマイクロプロセ
ッサを低消費電力モードに確実に設定することができる
スタンバイ制御回路を提供する。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の基
本考案に係るスタンバイ制御回路の回路図、第３図は第
２図に示すスタンバイ回路のタイミングチャート、第４
図は従来技術を実施する自動車の製造ラインの一部構成
図、第５図は第４図に示すコミュニケータの構成図、第
６図は第２図に示すＩＤプレートの構成図、第７図は第
６図に示すスタンバイ制御回路の回路図、第８図は第７
図に示すスタンバイ制御回路のタイミングチャートであ
る。 １・・・・・・・・・マイクロプロセッサ２・・・・・
・・・・禁止回路 ３・・・・・・・・・スタンバイ制御回路ＳＴＢ・・・
スタンバイ指令 ＳＲＴ・・・起動指令 Ｓ１、Ｓ２・・・制御信号 、ｌ？−号１≦Ｂ１１１ａ　　ノ５Ｎ了喘已フ゛０・ノ
ア（！１ｆｌｉｔ°図

Claims (1)

1. 【特許請求の範囲】 スタンバイ指令（ＳＴＢ）を受けたとき、マイクロプロ
   セッサ（１）を低消費電力モードに設定する上記マイク
   ロプロセッサ（１）のスタンバイ入力端子（ＳＴＢＹ）
   並びに該マイクロプロセッサ（１）内の状態を所定の状
   態に設定するマイクロプロセッサ（１）のリセット入力
   端子（ＲＥＳＥＴ）にアクティブの制御信号（Ｓ１、Ｓ
   ２）を夫々出力し、一方、起動指令（ＳＲＴ）を受けた
   とき、上記マイクロプロセッサ（１）のスタンバイ入力
   端子（ＳＴＢＹ）とリセット入力端子（ＲＥＳＥＴ）に
   非アクティブの制御信号（Ｓ１、Ｓ２）を夫々出力する
   スタンバイ制御回路（３）において、 スタンバイ指令（ＳＴＢ）を受けた時から所定時間起動
   指令（ＳＲＴ）の受付を禁止する禁止回路（２）及び起
   動指令（ＳＲＴ）検出回路を備えたことを特徴とするス
   タンバイ制御回路（３）。