JPS63237135A - マルチcpuシステムのタスク起動方式 - Google Patents
マルチcpuシステムのタスク起動方式Info
- Publication number
- JPS63237135A JPS63237135A JP7033787A JP7033787A JPS63237135A JP S63237135 A JPS63237135 A JP S63237135A JP 7033787 A JP7033787 A JP 7033787A JP 7033787 A JP7033787 A JP 7033787A JP S63237135 A JPS63237135 A JP S63237135A
- Authority
- JP
- Japan
- Prior art keywords
- task
- cpu
- control program
- information
- shared memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 18
- 230000004913 activation Effects 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、マルチCPUシステムのタスク起動方式に
関するものである。
関するものである。
(従来の技術)
第2図に、マルチCPUシステムの構成図を示す。第1
のCPU1には、バス101を介して、共有メモリ3、
専用メモリ4、専用の入出力装置5、共有入出力装置8
が接続されている。ここに、共有入出力装置8は、例え
ば、補助記憶装置でおる。また、第2のCPU2には、
バス102を介して、共有メモリ3、専用メモリ6、専
用の入出力装置7、共有入出力装置8が接続されている
。
のCPU1には、バス101を介して、共有メモリ3、
専用メモリ4、専用の入出力装置5、共有入出力装置8
が接続されている。ここに、共有入出力装置8は、例え
ば、補助記憶装置でおる。また、第2のCPU2には、
バス102を介して、共有メモリ3、専用メモリ6、専
用の入出力装置7、共有入出力装置8が接続されている
。
かかるシステムにおいて、第1のCPU1が、共有人出
力装!I8内の共有データを、第2のCPUで処理する
ように要求する場合には、共有メモリ3に、第2のCP
Uに対する要求の起動要求リストが作成されて設定され
る。
力装!I8内の共有データを、第2のCPUで処理する
ように要求する場合には、共有メモリ3に、第2のCP
Uに対する要求の起動要求リストが作成されて設定され
る。
即ち、専用メモリ4のプログラムに基づいて動作する第
1のCPU1、専用メモリ6のプログラムに基づいて動
作する第2のCPU2、第1のCPUlと第2のCPU
2とからアクセスされる共有メモリ3が、夫々、第3図
のように把握されるものとする。ここで、処理プログラ
ムAからなるタスクA11が、処理プログラムBから成
るタスク312に、上記の共有入出力装置8内の共有デ
ータの処理を行わせる場合を説明する。タスクA11は
、起動要求リスト15を作成し、共有メモリ3に設定す
る。処理プログラムCから成るタスクC13が、共有メ
モリ3内の情報の解析を行うものであるとすれば、この
タスクC13は、共有メモリ3内の起動要求リストを取
出し、解析し、タスク312に起動をかける。そこで、
タスク312が起動要求リスト15の内容に基づいて、
共有入出力装置8内の共有データを処理する。
1のCPU1、専用メモリ6のプログラムに基づいて動
作する第2のCPU2、第1のCPUlと第2のCPU
2とからアクセスされる共有メモリ3が、夫々、第3図
のように把握されるものとする。ここで、処理プログラ
ムAからなるタスクA11が、処理プログラムBから成
るタスク312に、上記の共有入出力装置8内の共有デ
ータの処理を行わせる場合を説明する。タスクA11は
、起動要求リスト15を作成し、共有メモリ3に設定す
る。処理プログラムCから成るタスクC13が、共有メ
モリ3内の情報の解析を行うものであるとすれば、この
タスクC13は、共有メモリ3内の起動要求リストを取
出し、解析し、タスク312に起動をかける。そこで、
タスク312が起動要求リスト15の内容に基づいて、
共有入出力装置8内の共有データを処理する。
しかしながら、この手法によると、タスクC13が休止
状態の場合に、タスク812が起動され得ず、共有デー
タの処理が行われない不具合を生じる。
状態の場合に、タスク812が起動され得ず、共有デー
タの処理が行われない不具合を生じる。
そこで、タスクC13ではなく、第2のCPU2の制御
プログラム10により、共有メモリ3内の起動要求リス
ト15の格納状況を常に監視するようにし、格納されて
いることを検出した場合に、これを取出し、タスク81
2を起動する手法が考えられた。しかしながら、この手
法でも、起動要求リスト15の作成と、これの取出しの
ため、オーバーヘッドが大となる問題が残った。尚、こ
の場合には、第3図に示されるように、タスク812を
コントロールするためのタスクB12のタスクコントロ
ールブロック(以下、TCB)14は、第2のCPU
2側に保有されており、制御プログラム10がこれを用
いてタスク312を管理する。
プログラム10により、共有メモリ3内の起動要求リス
ト15の格納状況を常に監視するようにし、格納されて
いることを検出した場合に、これを取出し、タスク81
2を起動する手法が考えられた。しかしながら、この手
法でも、起動要求リスト15の作成と、これの取出しの
ため、オーバーヘッドが大となる問題が残った。尚、こ
の場合には、第3図に示されるように、タスク812を
コントロールするためのタスクB12のタスクコントロ
ールブロック(以下、TCB)14は、第2のCPU
2側に保有されており、制御プログラム10がこれを用
いてタスク312を管理する。
(発明が解決しようとする問題点)
上記のように、従来のタスク起動方式では、先ず、タス
クに、共有メモリに設定された起動要求リストを解析さ
せるようにすると、このタスクが休止の場合に処理がな
されない欠点があり、そこで、制御プログラムで起動要
求リストの取出しを行うと、上記欠点は解消されるが、
起動要求リストの作成及びその取出しのため、オーバー
ヘッドが大となるという問題が残った。本発明は、かか
る従来のマルチCPUシステムのタスク起動方式の欠点
に鑑みなされたもので、その目的は、オーバヘッドを少
なくでき、しかも、所望のタスクが起動され得ない、と
いう不具合がないマルチCPUシステムのタスク起動方
式を提供することである。
クに、共有メモリに設定された起動要求リストを解析さ
せるようにすると、このタスクが休止の場合に処理がな
されない欠点があり、そこで、制御プログラムで起動要
求リストの取出しを行うと、上記欠点は解消されるが、
起動要求リストの作成及びその取出しのため、オーバー
ヘッドが大となるという問題が残った。本発明は、かか
る従来のマルチCPUシステムのタスク起動方式の欠点
に鑑みなされたもので、その目的は、オーバヘッドを少
なくでき、しかも、所望のタスクが起動され得ない、と
いう不具合がないマルチCPUシステムのタスク起動方
式を提供することである。
[発明の構成]
(問題点を解決するための手段)
本発明では、第1のCPUと、第2のCPUと、これら
第1、第2のCPUによりアクセスされる共有メモリと
を具備したマルチCPUシステムの前記共有メモリに前
記第2のCPUのタスクをコントロールするためのタス
クコントロールブロックを設け、前記第1のCPuのタ
スクから前記第2のCPtJのタスクを起動する場合、
前記第1のCPUの制御プログラムで前記タスクコント
ロールブロックに起動情報を設定する一方、前記第2の
CPUの制御プログラムが前記タスクコントロールブロ
ックの情報を用いて自己側のタスク管理を行うように構
成したものでおる。
第1、第2のCPUによりアクセスされる共有メモリと
を具備したマルチCPUシステムの前記共有メモリに前
記第2のCPUのタスクをコントロールするためのタス
クコントロールブロックを設け、前記第1のCPuのタ
スクから前記第2のCPtJのタスクを起動する場合、
前記第1のCPUの制御プログラムで前記タスクコント
ロールブロックに起動情報を設定する一方、前記第2の
CPUの制御プログラムが前記タスクコントロールブロ
ックの情報を用いて自己側のタスク管理を行うように構
成したものでおる。
(作用)
上記構成の方式によると、第1のCPUの制御プログラ
ムと第2のCPU2の制御プログラムとが、共有メモリ
のタスクコントロールブロックを共有してタスク管理を
行うことになるので、大幅にオーバーヘッドを少なくで
き得る。
ムと第2のCPU2の制御プログラムとが、共有メモリ
のタスクコントロールブロックを共有してタスク管理を
行うことになるので、大幅にオーバーヘッドを少なくで
き得る。
(実施例)
以下、図面を参照して、本発明の一実施例を説明する。
本実施例におけるマルチCPUシステムは、第2図に示
す構成であり、その説明は、既に行ったので省略する。
す構成であり、その説明は、既に行ったので省略する。
第1図に本発明の方式の一実施例により構成された第1
のCPU1、第2のCPU2、共有メモリ3を示す。こ
の実施例では、共有メモリ3にタスクBのTCB14が
設けられ、制御プログラム9,10は、このタスクBの
TCBを共有して制御を行う。
のCPU1、第2のCPU2、共有メモリ3を示す。こ
の実施例では、共有メモリ3にタスクBのTCB14が
設けられ、制御プログラム9,10は、このタスクBの
TCBを共有して制御を行う。
以下、タスクA11の要求により、タスク[312に起
動をかけ、タスクB12に共有入出力装置8内の共有デ
ータを処理させる場合を説明する。タスクA11がタス
ク1312へのタスク起動要求を発生すると、制御プロ
グラム9がこれを検出し、制御プログラム9は、共有メ
モリ3のタスクBのTCB14へその旨の情報を設定す
るにの工1定により、タスクAllはタスク起動要求を
完了とし、次の処理へ移行する。
動をかけ、タスクB12に共有入出力装置8内の共有デ
ータを処理させる場合を説明する。タスクA11がタス
ク1312へのタスク起動要求を発生すると、制御プロ
グラム9がこれを検出し、制御プログラム9は、共有メ
モリ3のタスクBのTCB14へその旨の情報を設定す
るにの工1定により、タスクAllはタスク起動要求を
完了とし、次の処理へ移行する。
一方、制御プログラム10は、制御ブ0グラム9とは、
独立して処理を行っており、タスクスケジュール処理中
には、共有メモリ3内のタスクBのTCBl4をも参照
することになる。このとき、タスク起動要求の旨の情報
を検出すると、制御プログラム10は、タスクBのTC
Bl、1内の情報に基づいて、タスクB12に対してタ
スク起動処理を行い、タスクBのT CB 14のタス
ク起動要求の日の情報をリセットし、以下のタスクスケ
ジュール処理を進める。これにより、タスク312が起
動され、タスクB12は、共有入出力装置8内の共有デ
ータの処理を行う。
独立して処理を行っており、タスクスケジュール処理中
には、共有メモリ3内のタスクBのTCBl4をも参照
することになる。このとき、タスク起動要求の旨の情報
を検出すると、制御プログラム10は、タスクBのTC
Bl、1内の情報に基づいて、タスクB12に対してタ
スク起動処理を行い、タスクBのT CB 14のタス
ク起動要求の日の情報をリセットし、以下のタスクスケ
ジュール処理を進める。これにより、タスク312が起
動され、タスクB12は、共有入出力装置8内の共有デ
ータの処理を行う。
このように、本実施例では、夫々、専用メモリ4.6内
に格納されている制御プログラム9,10が、共有メモ
リ3内のタスクBのTCBl4を共有して利用し、制御
プログラム9がタスク812の起動要求の旨の情報のセ
ットを行い、制御プログラム10がタスクスケジュール
処理時において、これを参照してタスクB12を管理す
るのである。即ち、制御プログラム9から見ると、タス
クBのTCBl4は、自己のプログラム内部として考え
られ、同様に、制御プログラム10から見ても、タスク
BのTCBl4は、一体的に考えられる。つまり、従来
、制御プログラム9,10が独立して用いていたブロッ
クを共有したのである。従って、起動要求リストの作成
が不要となり、また、この起動要求リストの取出し、解
析といった処理がなくなり、オーバーヘッドを大きく減
少させることができる。しかも、制御プログラム9は、
本来的に、タスクの管理を行うものであり、他のタスク
に起動要求リストの取出し、解析を行わせる場合のよう
に、休止によりタスクが起動されないという不具合もな
い。
に格納されている制御プログラム9,10が、共有メモ
リ3内のタスクBのTCBl4を共有して利用し、制御
プログラム9がタスク812の起動要求の旨の情報のセ
ットを行い、制御プログラム10がタスクスケジュール
処理時において、これを参照してタスクB12を管理す
るのである。即ち、制御プログラム9から見ると、タス
クBのTCBl4は、自己のプログラム内部として考え
られ、同様に、制御プログラム10から見ても、タスク
BのTCBl4は、一体的に考えられる。つまり、従来
、制御プログラム9,10が独立して用いていたブロッ
クを共有したのである。従って、起動要求リストの作成
が不要となり、また、この起動要求リストの取出し、解
析といった処理がなくなり、オーバーヘッドを大きく減
少させることができる。しかも、制御プログラム9は、
本来的に、タスクの管理を行うものであり、他のタスク
に起動要求リストの取出し、解析を行わせる場合のよう
に、休止によりタスクが起動されないという不具合もな
い。
尚、本実施例では、一方向にタスクの起動をかけること
を想定したが、両方向にタスクの起動をかけあう場合に
は、対応するタスクのTCBを共有メモリ3に設定すれ
ば良い。
を想定したが、両方向にタスクの起動をかけあう場合に
は、対応するタスクのTCBを共有メモリ3に設定すれ
ば良い。
[発明の効果]
以上説明したように本発明によれば、共有メモリに設定
された第2のCPUのタスクのTCBを介して、第1、
第2のCPUの制御プログラムが上記タスクの起動要求
の情報を変換するので、オーバーヘッドを大幅に減少さ
せることができ、また、タスクの起動を確実に行い得る
ものである。
された第2のCPUのタスクのTCBを介して、第1、
第2のCPUの制御プログラムが上記タスクの起動要求
の情報を変換するので、オーバーヘッドを大幅に減少さ
せることができ、また、タスクの起動を確実に行い得る
ものである。
第1図は本発明の一実施例を説明するためのブロック図
、第2図はマルチCPUシステムのブロック図、第3図
は従来のマルチCPUシステムのタスク起動方式を説明
するためのブロック図である。 1.2・・・CPU 3・・・共有メモリ9.10
・・・制御プログラム 11・・・タスクA 12・・・タスクB13・
・・タスクC14・・・タスクBのTCB代理人 弁理
士 則 近 憲 市 周 山王 − 第1図
、第2図はマルチCPUシステムのブロック図、第3図
は従来のマルチCPUシステムのタスク起動方式を説明
するためのブロック図である。 1.2・・・CPU 3・・・共有メモリ9.10
・・・制御プログラム 11・・・タスクA 12・・・タスクB13・
・・タスクC14・・・タスクBのTCB代理人 弁理
士 則 近 憲 市 周 山王 − 第1図
Claims (1)
- 第1のCPUと、第2のCPUと、これら第1、第2の
CPUによりアクセスされる共有メモリとを具備したマ
ルチCPUシステムのタスク起動方式において、前記共
有メモリに前記第2のCPUのタスクをコントロールす
るためのタスクコントロールブロックを設け、前記第1
のCPUのタスクから前記第2のCPUのタスクを起動
する場合、前記第1のCPUの制御プログラムで前記タ
スクコントロールブロックに起動情報を設定する一方、
前記第2のCPUの制御プログラムが前記タスクコント
ロールブロックの情報を用いて自己側のタスク管理を行
うことを特徴とするマルチCPUシステムのタスク起動
方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7033787A JPS63237135A (ja) | 1987-03-26 | 1987-03-26 | マルチcpuシステムのタスク起動方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7033787A JPS63237135A (ja) | 1987-03-26 | 1987-03-26 | マルチcpuシステムのタスク起動方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63237135A true JPS63237135A (ja) | 1988-10-03 |
Family
ID=13428503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7033787A Pending JPS63237135A (ja) | 1987-03-26 | 1987-03-26 | マルチcpuシステムのタスク起動方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63237135A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011508349A (ja) * | 2007-12-27 | 2011-03-10 | プライアント テクノロジー インコーポレイテッド | プロセッサを内部メモリに接続するクロスバー・スイッチを含むフラッシュメモリ用ストレージコントローラ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57768A (en) * | 1980-06-04 | 1982-01-05 | Hitachi Ltd | Message transmission and reception system between processor |
-
1987
- 1987-03-26 JP JP7033787A patent/JPS63237135A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57768A (en) * | 1980-06-04 | 1982-01-05 | Hitachi Ltd | Message transmission and reception system between processor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011508349A (ja) * | 2007-12-27 | 2011-03-10 | プライアント テクノロジー インコーポレイテッド | プロセッサを内部メモリに接続するクロスバー・スイッチを含むフラッシュメモリ用ストレージコントローラ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070277175A1 (en) | Method for multi-tasking multiple java virtual machines in a secure environment | |
US6502122B1 (en) | Method and apparatus for executing transaction programs in parallel | |
JPS62184544A (ja) | 仮想計算機システム | |
JPS63237135A (ja) | マルチcpuシステムのタスク起動方式 | |
JP2786110B2 (ja) | 競合動作試験方式 | |
JPH0254362A (ja) | 並列処理コンピュータ | |
JPH03245257A (ja) | マルチプロセッサシステムの資源所有権獲得方式 | |
JPS6165342A (ja) | 擬似デイスク装置転送プロセツサ | |
JPH09330239A (ja) | 排他制御方法 | |
JPH03260838A (ja) | Cpu使用時間制限方式 | |
JPS6084659A (ja) | デ−タ処理装置 | |
JPS6378253A (ja) | プログラムロ−ド方式 | |
JPS63180135A (ja) | タスクタ−ミネ−シヨン方式 | |
JPS6154542A (ja) | タスク制御方式 | |
JPS6269316A (ja) | オ−バレイ代行制御方式 | |
JP2001014177A (ja) | 非同期データ入出力処理方法およびそのプログラム記録媒体 | |
JPH0436854A (ja) | プロセッサ間通信方式 | |
JPH01180640A (ja) | 複数プロセス統合化方式 | |
JPH01185733A (ja) | 入出力エミュレーション方式 | |
JPH03116335A (ja) | 非特権cpuから特権cpuヘの乗り移り方式 | |
JPH01233544A (ja) | データ転送方式 | |
JPH03113640A (ja) | データ処理システム | |
JPH01126749A (ja) | 周辺機器データ制御装置 | |
JPH03100853A (ja) | プロセッサ間通信方式 | |
JPS62233876A (ja) | 制御権決定方法 |