JPS63235918A - 液晶ライトバルブの駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶ライトバルブの駆動方法に閃する。さらに
詳しくは強誘電性液晶を用い、駆動用回路を液晶素子基
板」二に形成した液晶ライトバルブの駆動方法に関する
。

〔従来の技術〕

電子写真方式を用いたプリンターにおける感光体上に潜
像を形成するための液晶ライトバルブでは、例えば特開
昭５８−１７９８９０号公報に示されるように駆動用回
路は液晶素子の外側にあり、液晶ライトバルブが駆動さ
れる全期間にわたって、液晶には正負の極性を持った電
圧パルスが印加されるかショート吠態になるスタティッ
クな駆動を行っていた。

また、ＴＥＴなどのアクティブ素子を液晶と組み合わせ
たアクティブマトリクス液晶素子の駆動に於いては、Ｙ
ドライバーＩＣによって各ゲートラインを順次選択する
一方、ＸドライバーＩＣ側では１ライン分の走査時間内
に内部に組み込んだシフトレジスターにデータを転送し
てデータラッチ回路に取り込み、前記ＹドライバーＩＣ
によって選択されたラインにデータ信号を印加する様な
駆動を行なっていた。

〔発明が解決しようとする問題点〕

しかし、従来の液晶ライトバルブの構造では各ドツトと
駆動回路を接続する本数が多く、例えばＡ４ザイズの用
紙に１２ドツト／ｍｍで印字するには約２５００ドツト
が必要であり、その各々にドライバーＩＣの出力を接続
する必要があった。

そのために高度な実装技術が必要で歩留まりを悪くし製
造コストを高くしていた。

また、従来の薄膜プロセスによって液晶素子用のアクテ
ィブ素子を形成する場合には１枚の基板上に複数のアク
ティブマトリクスを配置し、複数の液晶素子を同時に製
造するのが普通であり、例えば第２図にブロック図を示
すように従来のアクティブマトリクス液晶素子の駆動方
法の考え方ではデータドライバー側に必ずデータラッチ
回路２１が必要となる。一方、本発明の目的とする駆動
用回路を液晶素子基板上に形成した液晶ライトバルブに
於いては、基本的にはそのドツト配置は１ラインもしく
は数ライン程度となり駆動用回路の基板−１−に占める
割合が大きくなってデータラッチ回路の面積は無視する
ことが出来ないほどの大きさとなり、やはり製造コスト
を高くする要因となる。

本発明はこの様な問題点を解決するものでその目的とす
るところは強誘電性液晶を用い駆動用回路を液晶素子基
板−Ｌに形成した液晶ライトバルブに於いて、新規な駆
動方法を用いることで駆動回路を簡単にし、実装構造も
簡単にした高いコントラスト比を持つ液晶ライトバルブ
を得ることにある。

〔問題点を解決するための手段〕

本発明では上記問題点を解決するために、０）　透明電
極で形成された複数のドツトの各々に対応して少なくと
もシフトレジスター及びトランスミツシリンゲートを含
む１組の駆動回路を設けた第一基板と、前記ドツトに対
向する対向電極を設けた第二基板を有し、第一基板と第
二基板の間に強誘電性液晶を挟持した構造の液晶ライト
バルブの駆動方法に於いて、１ライン分の書き込み時間
は前記トランスミッションゲートを低インピーダンスに
する期間ｔ、と高インピーダンスにする期間ｔ、に区別
され、前記トランスミッションゲートが低インピーダン
スの期間ｔ、の前半ｔ１、の間に強誘電性液晶に印加さ
れる電圧の直流分を補正する電圧パルス１、ｔ、の後半
ｔ１１の間に上記液晶ライトバルブの光透過吠態を定め
る電圧パルス２が印加されることを特徴とする。

〔実施例〕

減圧ＣＶＤ法によって形成したｐｏｌｙ−３ｉＴＦＴを
用いてシフトレジスター１１、排他的オアゲート１２、
トランスミツシリンゲート１３を基本構成とする駆動用
回路とＩＴＯを用いたドツト１４を石英基板上に形成し
た。一方、このドツト１４に対向にる対向電極を設けた
対向基板を作ってセルとなし、強誘電性液晶を封入して
液晶素子とした。

第１図（ａ）に本実施例の駆動用回路のブロック図、ｍ
１図（ｂ）に各波形のタイミングを示す。データ信号１
０Ｂはトランスミッションゲート１３が高インピーダン
スの期間ｔ、の間に々ロック信号１０１及びその逆相の
信号１０２によって各シフトレジスター１１間を転送さ
れる。全データを転送し終った時点でクロッ・り信号１
０１及びその逆相の信号１０２の変化を止め、各シフト
レジスター１１間のデータ転送を停止する。クロック信
号１０１及びその逆相の信号１０２が停止しているタイ
ミングに合わせた期間ｔ、にトランスミッションゲート
１３を低インピーダンスにする信号１０５及び書き込み
パルス１０４を印加する。各ドツト１４に印加される信
号は書き込みパルス１０４、シフトレジスター１１から
のデータ信号及び排他的オアゲート１２によって決定さ
れる。オフ即ち液晶ライトバルブを遮光状態にする場合
にはトランスミッションゲート１３が低インピーダンス
の期間ｔ１の前半ｔ１１にレベル＋２■の信号パルス１
、次に後半ｔｉｔにレベル０の信号パルス２が印加され
る。また液晶ライトバルブをオン即ち光透過状態にする
場合には逆に前半ｔ１１にレベル＋２Ｖの信号パルス１
、後半ｔ１１にレベル０の信号パルス２が印加される。

但し、電圧レベルＶは強誘電性液晶のしきい値電圧以上
とする。

一方、対向基板上の対向電極には中間レベル（十■）の
電位が印加されており、各ドツト１４の強誘電性液晶に
印加される電圧はＶＬＣに示ず変化をする。各ドツト１
４は液晶を誘電体とするコンデンサーと見なせ、トラン
スミッションゲート１３が低インピーダンスの期間１１
の後半ｔ１、に＋Ｖあるいは一■の電界によりこのコン
デンサーに電荷が注入される。注入された電荷はトラン
スミッションゲート１３を高インピーダンスにすること
により期間ｔ、の間、液晶を誘電体とするコンデンサー
に保持される。この保持された電荷によって強誘電性液
晶の両端に生じた電界によって強誘電性液晶分子は一定
方向に規制され、メモリー性の悪い液晶素子でも十分な
光学特性が得られるようになる。

本実施例では駆動回路をｐｏｌｙ−３ｉで作ったが、こ
の材質は駆動回路のスピードが十分得られるならば特に
本実施例の材質には限定されない。また、駆動波形の説
明で述べた各電圧レベル及び印加の順序も本実施例に限
定されるものではない。

〔発明の効果〕

本発明では、強誘電性液晶を用い駆動用回路を液晶素子
基板上に形成した液晶ライトバルブの駆動方法に於いて
、クロック信号を停止させて各シフトレジスター間のデ
ータ転送を停止させた状面で各ドツトに書き込み信号を
印加することによって、回路内にデータラッチ回路を設
ける必要がなく、駆動回路を形成する基板面積を小さく
出来て製造コストの低減が図れる。また、駆動回路を液
晶素子基板上に設けることによって液晶素子に接続にる
端子数が非常に少なくなり実装が容易になってやはり製
造コストの低減が図れる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は本発明の駆動回路のブロック図
及び駆動波形のタイミングを示す図。第２図は従来のア
クティブマトリクス液晶素子の駆動方法の考え方による
駆動回路のブロック図。 １１・・・シフトレジスター １２・・・排他的オアゲート １３・・・トランスミッションケート １４・・・ドツト １０１・・・クロック信号 １０２・・・クロック信号１０１と逆相の信号１０３・
・・データ信号 １０４・・・書き込みパルス １０５・・・トランスミッションゲート１３を低インピ
ーダンスにする信号 ２１・・・データラッチ回路 以　　上 出願人　セイコーエプソン株式会社 第１図（ａ　） 第２図

Claims (2)

【特許請求の範囲】
1. （１）透明電極で形成された複数のドットの各々に対応
   して少なくともシフトレジスター及びトランスミッショ
   ンゲートを含む１組の駆動回路を設けた第一基板と、前
   記ドットに対向する対向電極を設けた第二基板を有し、
   第一基板と第二基板の間に強誘電性液晶を挟持した構造
   の液晶ライトバルブの駆動方法に於いて、１ライン分の
   書き込み時間は前記トランスミッションゲートを低イン
   ピーダンスにする期間ｔ＿１と高インピーダンスにする
   期間ｔ＿２に区別され、前記トランスミッションゲート
   が低インピーダンスの期間ｔ＿１の前半ｔ＿１＿１の間
   に強誘電性液晶に印加される電圧の直流分を補正する電
   圧パルス１、ｔ＿１の後半ｔ＿１＿２の間に上記液晶ラ
   イトバルブの光透過状態を定める電圧パルス２が印加さ
   れることを特徴とする液晶ライトバルブの駆動方法。
2. （２）上記トランスミッションゲートが低インピーダン
   スの期間ｔ＿１には各シフトレジスター間でデータを転
   送するクロック信号を停止させることを特徴とする特許
   請求の範囲第１項記載の液晶ライトバルブの駆動方法。