JPS63234544A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS63234544A
JPS63234544A JP6989787A JP6989787A JPS63234544A JP S63234544 A JPS63234544 A JP S63234544A JP 6989787 A JP6989787 A JP 6989787A JP 6989787 A JP6989787 A JP 6989787A JP S63234544 A JPS63234544 A JP S63234544A
Authority
JP
Japan
Prior art keywords
monitor
scribe line
chip
width
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6989787A
Other languages
Japanese (ja)
Inventor
Tokihiko Wakayama
若山 時彦
Masato Ueno
正人 上野
Toshinobu Hisamoto
久本 俊暢
Narinobu Ootsuka
大塚 斉信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP6989787A priority Critical patent/JPS63234544A/en
Publication of JPS63234544A publication Critical patent/JPS63234544A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To narrow the width of a scribing line even when a monitor pad is formed in required size, and to improve productivity by constituting a monitor pad for a monitor as a protrusion into the allowance region of an integrated circuit chip from the scribing line. CONSTITUTION:In a semiconductor device having scribing lines 21, integrated circuit chips 22 partitioned by the scribing lines 21 and a monitor for inspecting characteristics inserted and formed onto the scribing lines 21 on a wafer, the monitor is organized as a device having monitor pads 23 shaped extending over the upper section of the allowance regions of the integrated circuit chips 22 from the upper sections of the scribing lines 21. Consequently, the monitor pads 23 can be constructed as wide ones without direct relationship with the scribing lines 21. Accordingly, the width of the scribing lines 21 can be narrowed, and productivity can be improved.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置に関し、より詳しくは、ウェーハ
上に形成される特性検査用のモニターに特徴を有する半
導体装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a semiconductor device, and more particularly, to a semiconductor device having a feature in a monitor for inspecting characteristics formed on a wafer.

(従来の技術) IC(集積回路)を製造する上で高品質な製品作りを維
持するためには、製造ライン及び製造プロセスの安定化
が必要である。そのため、ウェーハ上に形成されたトラ
ンジスタ素子(F E T)及び抵抗素子等が所期の電
圧、即ち所期のFETのしきい値電圧にて動作可能か、
また予め設計した通りの抵抗値を示すかどうか等につい
て、ウェーハ段階において使用プロセスパラメータの良
否音検査する必要がある。その検査のために、半導体装
置上に検査用モニターが形成される。
(Prior Art) In order to maintain high quality products in manufacturing ICs (integrated circuits), it is necessary to stabilize the manufacturing line and manufacturing process. Therefore, it is important to check whether the transistor elements (FET) and resistance elements formed on the wafer can operate at the desired voltage, that is, at the desired FET threshold voltage.
In addition, it is necessary to perform a sound inspection of the process parameters used at the wafer stage to check whether the resistance value is as designed in advance. For the inspection, an inspection monitor is formed on the semiconductor device.

第5図は、上記モニターの配置を示すため半導体装置の
一部を示した図である。同図において、1はスクライブ
ライン(ダイシングライン)、2はそのスクライブライ
ン1て分離されたICチップである。スクライブライン
1は、ICチップ2を切断、分離する際の切断代として
のダイシングエリアである。このスクライブライン1上
に検査用モニター3か挿入、形成される。そのモニター
3としては、検査対象としての半導体装置の構造に応じ
て、各種のものが形成される。例えば、FET動作電圧
(しきい値電圧)測定用として、P型巣体FET及びN
型単体FETがある。また、高濃度拡散でのP 型拡散
及びN+型拡散並びに低濃度拡散でのP−型拡散及びN
−型拡散等のそれぞれシート抵抗(ρ )を測定するた
めのものがある。このようなモニター3はモニター用バ
ット4を備えるが、さらに詳細には、例えば第6図に示
すように、モニター索子4aを備える。モニター用パッ
ト4は、測定治具(針)に接触させて検査に使われるも
のである。
FIG. 5 is a diagram showing a part of the semiconductor device to show the arrangement of the monitor. In the figure, 1 is a scribe line (dicing line), and 2 is an IC chip separated by the scribe line 1. The scribe line 1 is a dicing area that serves as a cutting allowance when cutting and separating the IC chip 2. An inspection monitor 3 is inserted and formed on this scribe line 1. Various types of monitors 3 are formed depending on the structure of the semiconductor device to be inspected. For example, for FET operating voltage (threshold voltage) measurement, P-type nested FET and N
There is a type single FET. In addition, P type diffusion and N+ type diffusion in high concentration diffusion and P− type diffusion and N type diffusion in low concentration diffusion.
There are methods for measuring the sheet resistance (ρ) of -type diffusion, etc. Such a monitor 3 is equipped with a monitor bat 4, and more specifically, as shown in FIG. 6, for example, it is equipped with a monitor cord 4a. The monitor pad 4 is used for inspection by bringing it into contact with a measuring jig (needle).

上述のように、モニター3はスクライブライン]上に形
成される。そのスクライブライン1の幅g は約80μ
m程度である。この幅ρ1は次のようにして決められた
ものである。即ち、スクライブライン1が、ダイヤモン
ドスクライバ−、レーザスクライバ−あるいはブレード
ダイザ−の3タイプのうちのいずれかのタイプのカッタ
ーで切断される。その切断により、各ICチップが個別
に切り離される。これから明らかなように、スクライブ
ライン1の幅Ω1は、切断する場合のカッタの刃の厚さ
、ダイシングマシンによるカット場所のピッチ合わせ精
度及び削り取られるスクライブラインエリアとICチッ
プエリアとの余裕等に基づいて決められたものである。
As mentioned above, the monitor 3 is formed on the scribe line. The width g of the scribe line 1 is approximately 80μ
It is about m. This width ρ1 is determined as follows. That is, the scribe line 1 is cut with a cutter of one of three types: a diamond scriber, a laser scriber, or a blade dizer. By cutting, each IC chip is individually separated. As is clear from this, the width Ω1 of the scribe line 1 is determined based on the thickness of the cutter blade when cutting, the pitch alignment accuracy of the cut location by the dicing machine, the margin between the scribe line area to be scraped and the IC chip area, etc. It was decided that

上記幅ρ1は、より狭いものとすることも、技術的に可
能である。
It is technically possible to make the width ρ1 narrower.

しかしながら、その幅Ω1を狭めるとモニター3、特に
バット4を形成することができなくなる。
However, if the width Ω1 is narrowed, it becomes impossible to form the monitor 3, especially the bat 4.

即ち、例えば単体FETにて使用されるバットは、基板
バイアス用バット、ソース電源用バット、ゲート信号用
バット及びドレイン用バットの4パツトであるが、それ
らのバットの大きさは、測定治具の針の先端のサイズ(
約20μm)、針の位置合わせ精度及びバットに対する
針の接触容易性等の作業性に基づいて決められるもので
ある。バットの大きさは、縦横60〜80μm程度であ
る。
That is, for example, there are four bats used in a single FET: a substrate bias bat, a source power supply bat, a gate signal bat, and a drain bat, but the sizes of these bats depend on the measurement jig. Needle tip size (
(approximately 20 μm), which is determined based on workability such as needle positioning accuracy and ease of contact of the needle with the butt. The size of the bat is approximately 60 to 80 μm in length and width.

しかしながら、このバットの大きさは、上述の観点で決
められるものであるため、上述の大きさ以下にするのは
著しく困難である。
However, since the size of this bat is determined from the above-mentioned viewpoint, it is extremely difficult to reduce the size to less than the above-mentioned size.

−づ  − 上記モニター3、特にバット4をスクライブライン1以
外の場所に形成するようにすれば、スクライブライン1
をバット4とは無関係に狭くできる。しかしながら、モ
ニター3及びバット4をスクライブライン1外に形成す
るのは著しく無理がある。即ち、そもそも、モニター3
(及びバット4)をスクライブライン1上に形成するよ
うにしたのは、モニター3をICチップ2内に形成する
とチップのサイズの大形化及びウェハー上でのチップ形
成個数の低下につながることに起因する。
-Z- If the monitor 3, especially the bat 4, is formed at a location other than the scribe line 1, the scribe line 1
can be narrowed independently of the bat 4. However, it is extremely difficult to form the monitor 3 and the bat 4 outside the scribe line 1. In other words, in the first place, monitor 3
(and the bat 4) are formed on the scribe line 1 because if the monitor 3 is formed inside the IC chip 2, the size of the chip will increase and the number of chips formed on the wafer will decrease. to cause.

そこで、チップサイズに影響を与えず、しかもモニター
3のバット4のサイズを十分大きなものとでき、且つ多
くの種類の半導体装置に共通した形のモニターを容品に
挿入、形成できる場所としてスクライブライン1が選ば
れ、そこにモニター3を形成するようにしたのである。
Therefore, the scribe line is a place where the size of the butt 4 of the monitor 3 can be made sufficiently large without affecting the chip size, and where a monitor with a shape common to many types of semiconductor devices can be inserted and formed into the package. 1 was selected, and monitor 3 was formed there.

しかしながら、次のような理由で、スクライブライン1
の幅を狭める必要性が生じてきている。
However, for the following reasons, scribe line 1
There is a growing need to narrow the range of

即ち、半導体装置のコストダウンのためにはチップサイ
ズの縮小化が必要である。また、超小形パッケージの開
発につれ、超小形のICチップサイズの開発も必要とな
る。しかし、これら超小形パッケージでのフレームベッ
トサイズは縦横1關以下のものもあり、これに対応する
チップサイズは、ベットとチップの余裕を考慮に入れて
、縦横0.5mm程度のサイズとなる。このような超小
形のICチップをウェーハ上に数多く形成するためには
、スクライブラインを狭くする必要がある。
That is, in order to reduce the cost of semiconductor devices, it is necessary to reduce the chip size. Furthermore, as ultra-small packages are developed, it is also necessary to develop ultra-small IC chip sizes. However, the frame bet size of these ultra-small packages is sometimes less than 1 mm in length and width, and the corresponding chip size is about 0.5 mm in length and width, taking into account the margin between the bet and the chip. In order to form a large number of such ultra-small IC chips on a wafer, it is necessary to narrow the scribe line.

しかしながら、スクライブラインの幅は、モニター3特
にバット4に起因して狭め得ないのは上述の通りである
However, as described above, the width of the scribe line cannot be narrowed due to the monitor 3 and especially the bat 4.

(発明の問題点) このように、ICチップサイズの超小形化と製品の生産
性の向上という観点等からスクライブライン幅の狭小化
が要求されているにも拘らず、そのスクライブラインに
はモニターが挿入形成されていることから、スクライブ
ライン幅を狭めることはできなかった。
(Problems with the invention) As described above, although there is a demand for narrowing the scribe line width from the viewpoint of ultra-miniaturizing IC chip size and improving product productivity, the scribe line does not have a monitor. It was not possible to narrow the scribe line width because the scribe line was formed by insertion.

本発明の目的は、スクライブライン幅を狭めつつもモニ
ターをそのスクライブラインに挿入、形成可能にした半
導体装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device in which a monitor can be inserted and formed in a scribe line while reducing the width of the scribe line.

〔発明の構成〕[Structure of the invention]

(問題点を解決するための手段) 本発明の半導体装置は、ウェーハ上に、スクライブライ
ンと、そのスクライブラインで区画された集積回路チッ
プと、前記スクライブライン上に挿入形成された特性検
査用のモニターとを備える半導体装置において、前記モ
ニターは、前記スクライブライン上から前記集積回路チ
ップの余裕領域上にかけて形成されたモニターパットを
備えるものとして構成される。
(Means for Solving the Problems) A semiconductor device of the present invention includes a scribe line on a wafer, an integrated circuit chip partitioned by the scribe line, and a chip for characteristic testing inserted and formed on the scribe line. In the semiconductor device including a monitor, the monitor includes a monitor pad formed from above the scribe line to above a margin area of the integrated circuit chip.

(作 用) モニターのモニターパットをスクライブラインよりも広
いものとして構成するようにしたので、モニターパット
をスクライブラインとは直接的な関係なしに、広幅なも
のとして構成できる。よって、逆に、スクライブライン
を狭幅なものとすることができる。このようなスクライ
ブラインの狭幅化により、製品の生産性を向上すること
ができる。また、モニターパットの広幅化に当り、モニ
ターパットのスクライブラインからのはみ出し部分が、
集積回路チップの余裕領域に位置するようにしたので、
上記モニターパットによって集積回路チップは、その動
作に影響を受けることはない。
(Function) Since the monitor pad of the monitor is configured to be wider than the scribe line, the monitor pad can be configured to be wide without having a direct relation to the scribe line. Therefore, conversely, the scribe line can be made narrower. By narrowing the scribe line in this manner, product productivity can be improved. In addition, when making the monitor pad wider, the part of the monitor pad that protrudes from the scribe line
Since it is located in the margin area of the integrated circuit chip,
The operation of the integrated circuit chip is not affected by the monitor pad.

(実施例) 第1図(a)は、本発明の実施例の一部を示す平面図で
ある。同図(a)において、21はスクライブライン(
ダイシングライン)、22はそのスクライブライン21
によって区画されたICチップである。ICチップ22
は、ボンディングパットを含む素子領域22Aと、その
外側に位置する余裕領域22Bとを備えたものとして構
成されている。この余裕領域22Bは、半導体装置とし
て直接的に機能する要素は備えないが、パッケージへの
取り付は等に当って必要とされる部分である。本発明は
、この余裕領域22Bの有効利用を図ったものである。
(Embodiment) FIG. 1(a) is a plan view showing a part of an embodiment of the present invention. In the same figure (a), 21 is a scribe line (
dicing line), 22 is the scribing line 21
It is an IC chip divided by IC chip 22
is configured to include an element region 22A including a bonding pad and a margin region 22B located outside of the element region 22A. Although this spare area 22B does not include any elements that directly function as a semiconductor device, it is a portion that is required for attachment to a package, etc. The present invention aims to make effective use of this extra area 22B.

即ち、各ICチップ22の四隅は、同図(b)に示すよ
うに、余裕領域22Bにおける三角形状の隅部22aが
切除された形に形成されている。これにより、4つのI
Cチップ22によって囲まれた交叉部分21aは、スク
ライブライン21の幅g2よりも高さ及び幅が共に大き
なものとして形成される。この交叉部分21、 a及び
スクライブライン21にモニター24が形成されるが、
この交叉部分21aには、同図(a)、  (b)に示
すように、形成に大きな面積を必要とするモニターパッ
ト23がほぼ8角形状に形成されている。また、第1図
(a)に示すように、FET等のモニター素子や抵抗素
子等のうち、大きな面積を必要とする素子25aが交叉
部分に形成されている。抵抗素子等のうち小さな素子2
5bは、スクライブライン21上に形成されている。
That is, the four corners of each IC chip 22 are formed in such a manner that the triangular corner portions 22a in the margin area 22B are cut off, as shown in FIG. 2(b). This allows the four I
The intersecting portion 21a surrounded by the C-chip 22 is formed to have both a height and a width larger than the width g2 of the scribe line 21. A monitor 24 is formed at this intersection portion 21,a and the scribe line 21,
As shown in FIGS. 2A and 2B, a monitor pad 23, which requires a large area to form, is formed in the intersection portion 21a in an approximately octagonal shape. Further, as shown in FIG. 1(a), an element 25a that requires a large area among a monitor element such as an FET, a resistor element, etc. is formed at the intersection. Small element 2 among resistive elements etc.
5b is formed on the scribe line 21.

第2図は、ICチップの四隅の切除態様の変形例を示す
ものであり、第1図(b)に対応する部分を示すもので
ある。この第2図において、第1図(b)と同等の部分
には同一の符号を付している。
FIG. 2 shows a modification of the manner in which the four corners of the IC chip are removed, and shows a portion corresponding to FIG. 1(b). In FIG. 2, the same parts as in FIG. 1(b) are given the same reference numerals.

この第2図から明らかなように、ICチップ22の四隅
は、はぼ正方形状の隅部22bが切除された形に形成さ
れている。これにより、交叉部分21bは、スクライブ
ライン21よりも大きな正方形状のものとして構成され
る。この交叉部分21bには、その形状に対応させて、
はぼ正方形状のモニターパット23aが形成されている
As is clear from FIG. 2, the four corners of the IC chip 22 are formed in a substantially square shape with corner portions 22b cut away. As a result, the intersecting portion 21b is configured to have a square shape larger than the scribe line 21. This intersection portion 21b has, corresponding to its shape,
A substantially square monitor pad 23a is formed.

第3図は、本発明の他の実施例の一部を示す。FIG. 3 shows a portion of another embodiment of the invention.

この第3図において、第1図(b)と同等部分には同一
の符号を付している。同図において、各ICチップ22
の四隅の対向部分において、それぞれの余裕領域22B
の隅部にモニター24のモニターパット23が形成され
る。それらのモニターパット23は、スクライブライン
21上に形成されたモニター素子25cと接続されてい
る。
In FIG. 3, parts equivalent to those in FIG. 1(b) are given the same reference numerals. In the figure, each IC chip 22
In the opposing parts of the four corners of each margin area 22B
A monitor pad 23 of a monitor 24 is formed at a corner of the monitor 24. These monitor pads 23 are connected to monitor elements 25c formed on the scribe line 21.

第4図は、本発明のさらに異なる実施例によるルティク
ル構成の一部を示す。この第4図において、第1図(a
)と同等部分には同一の符号を付している。この第4図
の実施例において、モニター24のモニターパット23
cをスクライブライン21上に形成すると共に、モニタ
ーパット23cの同図における左右の一部をICチップ
22の余裕領域22B上にはみ出した状態に形成してい
る。モニター素子25cは、第3図の場合と同様に、ス
クライブライン21上に形成している。なお、図中、2
7は、ICチップ22のバットを示す。
FIG. 4 shows part of a ticle arrangement according to yet another embodiment of the invention. In this figure 4, figure 1 (a
) are given the same reference numerals. In the embodiment of FIG. 4, the monitor pad 23 of the monitor 24
c is formed on the scribe line 21, and a portion of the monitor pad 23c on the left and right in the figure is formed so as to protrude above the margin area 22B of the IC chip 22. The monitor element 25c is formed on the scribe line 21 as in the case of FIG. In addition, in the figure, 2
7 indicates the butt of the IC chip 22.

以上に述べた各実施例において、スクライブライン21
の幅p2は40μm程度に、モニターパットは従来使用
での縦横80.um程度に構成可能である。このため、
本発明の実施例によれば、スクライブラインの幅を狭め
つつも、モニター、特にモニターパットを半導体装置の
特性検査上問題のない大きさのものとしてウェーハ上に
形成することができる。
In each of the embodiments described above, the scribe line 21
The width p2 of the monitor pad is approximately 40 μm, and the monitor pad has a length and width of 80. It can be configured to approximately um. For this reason,
According to the embodiments of the present invention, it is possible to form a monitor, especially a monitor pad, on a wafer with a size that does not cause problems in testing the characteristics of semiconductor devices, while reducing the width of the scribe line.

例えば、以下のような具体的な効果が得られる。For example, the following specific effects can be obtained.

(1) 縦横0.5關のチップサイズで、スクライブラ
イン幅が40μm拡がると、 0.5 10.542−0.857%であることから、
約14%グロスが減る。しかしながら、本発明の実施例
によれば、これが避けられる。
(1) If the scribe line width increases by 40 μm with a chip size of 0.5 in the vertical and horizontal directions, it will be 0.5 10.542-0.857%, so
Gross will decrease by approximately 14%. However, according to embodiments of the invention, this is avoided.

(2) 縦横0.5m+nのチップサイズをルティクル
50個にしてマスク製作し、5レティクル分のモニター
を挿入すると、50個x5−250個であり、100y
++iφのウェーハのグロスは、π((100/2)−
2)210.52=28938個、250個/2893
8個−0,0086で、0.86%のグロスが減る。
(2) If a mask is made with a chip size of 0.5 m + n in length and width and 50 reticles, and a monitor for 5 reticles is inserted, it will be 50 x 5 - 250 pieces, which is 100 y.
The gross of a wafer with ++iφ is π((100/2)−
2) 210.52 = 28938 pieces, 250 pieces/2893
8 pieces - 0,0086, which reduces the gross by 0.86%.

しかしながら、本発明によれば、これが避けられる。However, according to the invention this is avoided.

〔発明の効果〕〔Effect of the invention〕

このように本発明によれば、モニターのモニターパット
をスクライブラインから集積回路チップの余裕領域には
み出るものとして構成するようにしたので、集積回路チ
ップに悪影響を与えることなく、モニターパットを検査
に必要な大きさのものとして形成しつつも、スクライブ
ラインを狭幅なものとして、製品の生産性を向上させる
ことができる。
As described above, according to the present invention, the monitor pad of the monitor is configured to protrude from the scribe line into the margin area of the integrated circuit chip, so that the monitor pad can be used for inspection without adversely affecting the integrated circuit chip. Product productivity can be improved by making the scribe line narrower while forming the product in a larger size.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)は本発明の一実施例の一部を示す−11一 平面図、同図(b)はその一部の拡大図、第2図は第1
図(b)の変形例を示す平面図、第3図は本発明の他の
実施例の一部を示す平面図、第4図は本発明のさらに異
なる実施例の一部を示す平面図、第5図は従来の半導体
装置の一部を示す平面図、第6図はそのモニターの部分
的配置を示す平面図である。 21・・・スクライブライン、22・・・ICチップ、
22A・・・素子領域、22B・・・余裕領域、23・
・・モニターパット、23a・・・モニターパット、2
3C・・・モニターパット、24・・・モニター。 出願人代理人  佐  藤  −雄 処 1 図(0) 躬2図 箔 1 図(b)
FIG. 1(a) is a plan view of a part of one embodiment of the present invention, FIG. 1(b) is an enlarged view of the part, and FIG.
FIG. 3 is a plan view showing a part of another embodiment of the present invention; FIG. 4 is a plan view showing a part of still another embodiment of the present invention; FIG. 5 is a plan view showing a part of a conventional semiconductor device, and FIG. 6 is a plan view showing a partial arrangement of a monitor thereof. 21...Scribe line, 22...IC chip,
22A...Element area, 22B...Margin area, 23.
...Monitor pad, 23a...Monitor pad, 2
3C...monitor pad, 24...monitor. Applicant's agent Yudokoro Sato 1 Figure (0) 2 Figure foil 1 Figure (b)

Claims (1)

【特許請求の範囲】[Claims]  ウェーハ上に、スクライブラインと、そのスクライブ
ラインで区画された集積回路チップと、前記スクライブ
ライン上に挿入形成された特性検査用のモニターとを備
える半導体装置において、前記モニターは、前記スクラ
イブライン上から前記集積回路チップの余裕領域上にか
けて形成されたモニターパットを備えることを特徴とす
る半導体装置。
In a semiconductor device including a scribe line on a wafer, an integrated circuit chip partitioned by the scribe line, and a monitor for characteristic inspection inserted and formed on the scribe line, the monitor is configured to A semiconductor device comprising a monitor pad formed over a surplus area of the integrated circuit chip.
JP6989787A 1987-03-24 1987-03-24 Semiconductor device Pending JPS63234544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6989787A JPS63234544A (en) 1987-03-24 1987-03-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6989787A JPS63234544A (en) 1987-03-24 1987-03-24 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS63234544A true JPS63234544A (en) 1988-09-29

Family

ID=13415951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6989787A Pending JPS63234544A (en) 1987-03-24 1987-03-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS63234544A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129855A (en) * 1989-10-16 1991-06-03 Sanyo Electric Co Ltd Semiconductor device and manufacture thereof
JP2007173350A (en) * 2005-12-20 2007-07-05 Matsushita Electric Ind Co Ltd Semiconductor device
JP2007294697A (en) * 2006-04-26 2007-11-08 Matsushita Electric Ind Co Ltd Semiconductor wafer
JP2011204708A (en) * 2010-03-24 2011-10-13 Mitsubishi Electric Corp Semiconductor wafer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129855A (en) * 1989-10-16 1991-06-03 Sanyo Electric Co Ltd Semiconductor device and manufacture thereof
JP2007173350A (en) * 2005-12-20 2007-07-05 Matsushita Electric Ind Co Ltd Semiconductor device
JP2007294697A (en) * 2006-04-26 2007-11-08 Matsushita Electric Ind Co Ltd Semiconductor wafer
JP2011204708A (en) * 2010-03-24 2011-10-13 Mitsubishi Electric Corp Semiconductor wafer

Similar Documents

Publication Publication Date Title
US5654582A (en) Circuit wafer and TEG test pad electrode
JP2005277337A (en) Semiconductor device and its manufacturing method
JP2008021848A (en) Method of testing wafer and semiconductor device
TW454231B (en) Semiconductor device
JPS63234544A (en) Semiconductor device
JPS6292334A (en) Quality inspection pattern of substrate wafer made of semiconductor material
JPH11243120A (en) Semiconductor device and its manufacture
JPH05299484A (en) Semiconductor wafer
JPS63234553A (en) Semiconductor integrated circuit device
JPH0541429A (en) Semiconductor ic wafer and manufacture of semiconductor ic
JPS6035514A (en) Photolithographic pattern
JPH01194435A (en) Arranging method for monitoring pattern of semiconductor wafer
JPS63257241A (en) Monitoring element of semiconductor device
JPS60748A (en) Probe card for semiconductor
JPS5946098B2 (en) Manufacturing method of semiconductor device
KR100328361B1 (en) A test pattern optimization reticle for monitoring critical dimension condition
JPH065663A (en) Evaluation semiconductor device
KR100686455B1 (en) Method for forming chip array on wafer
JPH0265153A (en) Semiconductor device
JP2764925B2 (en) Method for manufacturing semiconductor device
JPH033943B2 (en)
JPS63228727A (en) Failure analysis circuit for semiconductor device
KR20070005841A (en) Mask and method of fabricating semiconductor device
JPH01265533A (en) Manufacture of semiconductor device
JPH027449A (en) Semiconductor device