JP2007294697A

JP2007294697A - Semiconductor wafer

Info

Publication number: JP2007294697A
Application number: JP2006121381A
Authority: JP
Inventors: Takeshi Matsumoto; 健松本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-04-26
Filing date: 2006-04-26
Publication date: 2007-11-08
Anticipated expiration: 2026-04-26
Also published as: JP4808540B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor wafer which can prevent an electrode pad from turning over and being left or a bump from being left on a scribe while a wafer is being diced. <P>SOLUTION: An electrode pad 5 or a bump of PCM on a scribe 3 is placed at four corners of a semiconductor chip 2 as crossing points of the scribe 3. Thus, when a wafer is diced into semiconductor chips 2, each of electrode pads 5 or bumps can be diced two times in comparison with conventional one-time dicing. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、スクライブにプロセス・コントロール・モジュールを設けた半導体ウェハに関するものである。 The present invention relates to a semiconductor wafer in which a process control module is provided on a scribe.

従来のスクライブに、電極部を有するプロセス・コントロール・モジュール（ＰＣＭ：Ｐｒｏｃｅｓｓ・Ｃｏｎｔｒｏｌ・Ｍｏｄｕｌｅ）を設けた半導体ウェハについて、図面を参照して以下に説明する。 A semiconductor wafer provided with a process control module (PCM: Process Control Module) having an electrode portion on a conventional scribe will be described below with reference to the drawings.

図１は従来の半導体ウェハを示したものであり、図２は従来のダイシング後の半導体ウェハを示したものであり、図３は従来の半導体ウェハにおけるスクライブＰＣＭ部分の形状例を示したものである。 FIG. 1 shows a conventional semiconductor wafer, FIG. 2 shows a conventional semiconductor wafer after dicing, and FIG. 3 shows an example of the shape of a scribe PCM portion in the conventional semiconductor wafer. is there.

現在、半導体ウェハは一般的に図１に示すような形状で形成されている。通常、拡散工程と呼ばれる製造工程を経ることで、ウェハ１上に半導体チップ２の形成を行う。その後、図２に示すように、ダイシング工程でウェハ１から半導体チップ２を個別の半導体チップに切り出し、樹脂やセラミックスなどによりパッケージング等を行うことにより、半導体装置として製造している。 Currently, a semiconductor wafer is generally formed in a shape as shown in FIG. Usually, the semiconductor chip 2 is formed on the wafer 1 through a manufacturing process called a diffusion process. After that, as shown in FIG. 2, the semiconductor chip 2 is cut into individual semiconductor chips from the wafer 1 in a dicing process, and packaged with a resin, ceramics, or the like to manufacture a semiconductor device.

その中で、切り出された半導体チップ２中の半導体回路が問題なく集積形成されているか否かを判断する為に、上記のＰＣＭと呼ばれる素子が、チップ形状として切り出すための「切りしろ」部分であるスクライブ３の領域に形成されている。 Among them, in order to determine whether or not the semiconductor circuits in the cut-out semiconductor chip 2 are integrated and formed without any problem, the above-mentioned element called PCM is a “cut-off” portion for cutting out as a chip shape. It is formed in a region of a scribe 3.

図３は従来の半導体ウェハにおいてスクライブ３に形成されるスクライブＰＣＭ半導体装置４およびスクライブＰＣＭ半導体装置４に電気接続される電極パッド５について示した図である。図３に示すように、スクライブＰＣＭ半導体装置４を「切りしろ」であるスクライブ３に形成することにより、ウェハ１全体での出来映え、特に電気的な出来映えの確認が可能になるようになっている。 FIG. 3 is a view showing a scribe PCM semiconductor device 4 formed on a scribe 3 and an electrode pad 5 electrically connected to the scribe PCM semiconductor device 4 in a conventional semiconductor wafer. As shown in FIG. 3, by forming the scribe PCM semiconductor device 4 on the scribe 3 that is “cutting”, it is possible to confirm the overall performance of the wafer 1, particularly the electrical performance. .

図４（ａ）はスクライブ３に形成された電極パッド５の断面状態ついて従来の一例を示したものである。本例は一例として３層で配線層を形成した場合を示したものである。図４（ａ）に示すように、電極パッド５は第１層電極パッド、第２層電極パッド、第３層電極パッドの３層の電極パッドを重ねた状態で形成されている。 FIG. 4A shows an example of a conventional cross-sectional state of the electrode pad 5 formed on the scribe 3. This example shows a case where a wiring layer is formed of three layers as an example. As shown in FIG. 4A, the electrode pad 5 is formed in a state in which three-layer electrode pads of a first layer electrode pad, a second layer electrode pad, and a third layer electrode pad are overlaid.

また、図４（ｂ）は図４（ａ）の電極パッド５の上にバンプ６を形成した場合の断面状態ついて従来の一例を示したものである。
図５は、図４（ａ）で示した電極パッド５に対して、先で述べたウェハ１から半導体装置をチップ状に切り出すため、ダイシングを実施した時のフローについて示したものである。 FIG. 4B shows an example of a conventional cross-sectional state when the bump 6 is formed on the electrode pad 5 shown in FIG.
FIG. 5 shows a flow when dicing is performed on the electrode pad 5 shown in FIG. 4A in order to cut out the semiconductor device from the wafer 1 described above into a chip shape.

図５（ａ）に示すように、ダイシングカッター７を用いてスクライブ３（同時にスクライブＰＣＭ半導体装置４やスクライブＰＣＭの電極パッド５）をダイシングカットする。そうすることで、図５（ｂ）に示すように、ウェハ１から半導体チップ２の切り出しが可能となる。 As shown in FIG. 5A, the scribe 3 (simultaneously the scribe PCM semiconductor device 4 and the electrode pad 5 of the scribe PCM) is diced using the dicing cutter 7. By doing so, the semiconductor chip 2 can be cut out from the wafer 1 as shown in FIG.

図６は、図４（ｂ）で示した電極パッド５上にバンプ６を形成したものに対して、先で述べたウェハ１から半導体チップを切り出すため、ダイシングを実施した時のフローについて示したものである。 FIG. 6 shows a flow when dicing is performed in order to cut out the semiconductor chip from the wafer 1 described above, in which the bump 6 is formed on the electrode pad 5 shown in FIG. 4B. Is.

図６（ａ）に示すように、ダイシングカッター７を用いてスクライブ３（同時にスクライブＰＣＭ半導体装置４やスクライブＰＣＭの電極パッド５やバンプ６）をダイシングカットする。そうすることで、図６（ｂ）に示すように、ウェハ１から半導体チップ２の切り出しが可能となる。
特開平９−１９９４４９号公報 As shown in FIG. 6A, the scribe 3 (the scribe PCM semiconductor device 4 and the electrode pads 5 and bumps 6 of the scribe PCM at the same time) is diced using a dicing cutter 7. By doing so, the semiconductor chip 2 can be cut out from the wafer 1 as shown in FIG.
JP-A-9-199449

しかしながら、上記のような従来の半導体ウェハにおいて、スクライブＰＣＭの電極パッド５として、図５および図６に示す電極パッドでは、以下に示す問題点がある。
図７は、図５（ａ）、（ｂ）と同様に電極パッド５に対して、先で述べたウェハ１から半導体チップを切り出すため、ダイシングを実施した時のフローについて示したものである。 However, in the conventional semiconductor wafer as described above, the electrode pads shown in FIGS. 5 and 6 as the electrode pad 5 of the scribe PCM have the following problems.
FIG. 7 shows a flow when dicing is performed on the electrode pad 5 in order to cut out the semiconductor chip from the wafer 1 described above, similarly to FIGS. 5 (a) and 5 (b).

図７（ａ）に示すようにダイシングカッター７を用いてスクライブ３（同時にスクライブＰＣＭ半導体装置４やスクライブＰＣＭの電極パッド５）をダイシングカットする。しかしダイシングカッター７が図５（ａ）の適正なダイシング位置からずれた場合、図７（ｂ）に示すように、電極パッド５などにおいてカットしたにもかかわらずエッジ部分にめくれ上がりが残留するという異常状態が発生する。 As shown in FIG. 7A, the scribe 3 (simultaneously the scribe PCM semiconductor device 4 and the electrode pad 5 of the scribe PCM) is diced and cut using a dicing cutter 7. However, when the dicing cutter 7 deviates from the proper dicing position shown in FIG. 5A, as shown in FIG. An abnormal condition occurs.

このようにウェハ１から半導体チップ２を切り出す時に、導電性のある電極パッド５が図７（ｂ）のようにエッジ部分に残留すると、後の組立工程でパッケージングを行った場合、この「めくれ上がって残留した電極パッド」部分より電気的なリークなどが発生する恐れがある。 In this way, when the semiconductor chip 2 is cut from the wafer 1 and the conductive electrode pad 5 remains on the edge portion as shown in FIG. There is a risk that electrical leakage or the like may occur from the “electrode pad remaining after rising” portion.

図８は、図６（ａ）、（ｂ）と同様に電極パッド５上にバンプ６を形成したものに対して、先で述べたウェハ１から半導体チップを切り出すため、ダイシングを実施した時のフローについて示したものである。 FIG. 8 shows a state in which dicing is performed in order to cut out a semiconductor chip from the wafer 1 described above, in which bumps 6 are formed on the electrode pads 5 as in FIGS. 6A and 6B. The flow is shown.

図８（ａ）に示すようにダイシングカッター７を用いてスクライブ３（同時にスクライブＰＣＭ半導体装置４やスクライブＰＣＭの電極パッド５やバンプ６）をダイシングカットする。しかしダイシングカッター７が図６（ａ）の適正なダイシング位置からずれた場合、図８（ｂ）に示すように、バンプ６などにおいてカットしたにもかかわらずエッジ部分が残留するという異常状態が発生する。 As shown in FIG. 8A, the scribe 3 (at the same time, the scribe PCM semiconductor device 4 and the electrode pads 5 and bumps 6 of the scribe PCM) is diced using a dicing cutter 7. However, when the dicing cutter 7 deviates from the proper dicing position shown in FIG. 6A, an abnormal state occurs in which the edge portion remains even though the bump 6 is cut as shown in FIG. 8B. To do.

このようにウェハ１から半導体チップ２を切り出す時に、導電性のあるバンプ６が図８（ｂ）のようにエッジ部分に残留すると、後の組立工程でパッケージングを行った場合、この「残留したバンプ」部分より電気的なリークなどが発生する恐れがある。 Thus, when the semiconductor chip 2 is cut out from the wafer 1, if the conductive bumps 6 remain on the edge as shown in FIG. 8B, this “residual” remains when packaging is performed in a later assembly process. There is a risk of electrical leakage from the “bump” portion.

本発明は、上記従来の問題点を解決するもので、ウェハから半導体チップを切り出すためのダイシングの際に、スクライブＰＣＭにおいて「めくれ上がって残留した電極パッド」や「残留したバンプ」の発生を防止することができる半導体ウェハを提供する。 The present invention solves the above-described conventional problems, and prevents the occurrence of “electrode pads remaining after turning up” and “residual bumps” in the scribe PCM during dicing for cutting out a semiconductor chip from a wafer. A semiconductor wafer is provided.

上記の課題を解決するために、本発明の請求項１に記載の半導体ウェハは、複数の半導体チップが形成され、スクライブに、電極部を有するプロセス・コントロール・モジュールを設けた半導体ウェハにおいて、前記プロセス・コントロール・モジュールを、前記電極部が前記スクライブの交差点部分のみに配置されるように形成したことを特徴とする。 In order to solve the above problems, a semiconductor wafer according to claim 1 of the present invention is a semiconductor wafer in which a plurality of semiconductor chips are formed, and a scribe is provided with a process control module having an electrode portion. The process control module is formed so that the electrode portion is disposed only at an intersection portion of the scribe.

また、本発明の請求項２に記載の半導体ウェハは、請求項１記載の半導体ウェハであって、前記電極部にバンプを形成したことを特徴とする。 A semiconductor wafer according to a second aspect of the present invention is the semiconductor wafer according to the first aspect, wherein a bump is formed on the electrode portion.

以上のように本発明によれば、ウェハから半導体チップを切り出すためのダイシングの際に、各電極パッドあるいは各バンプに着目した場合、それぞれに対して、従来では１回しかダイシングできなかったが、２回のダイシングを可能とすることにより、スクライブＰＣＭにおいて「めくれ上がって残留した電極パッド」や「残留したバンプ」の発生を防止することができる。 As described above, according to the present invention, when attention is paid to each electrode pad or each bump at the time of dicing for cutting out a semiconductor chip from a wafer, dicing can be conventionally performed only once, By enabling the dicing twice, it is possible to prevent the occurrence of “electrode pad remaining after turning up” and “residual bump” in the scribe PCM.

そのため、後の組立工程でパッケージングを行った場合、スクライブＰＣＭにおいて「めくれ上がって残留した電極パッド」や「残留したバンプ」部分よる電気的なリークなどの発生を防止することができる。 Therefore, when packaging is performed in a later assembly process, it is possible to prevent the occurrence of electrical leakage or the like due to the “electrode pad remaining after turning up” or the “remaining bump” portion in the scribe PCM.

本発明の実施の形態を示すスクライブにＰＣＭを設けた半導体ウェハについて、図面を参照しながら具体的に説明する。
図９は本実施の形態の半導体ウェハにおけるスクライブＰＣＭ部分の形状の一例について詳細に示したものである。図９に示すように、スクライブＰＣＭ半導体装置４をダイシングの切りしろであるスクライブ３に形成することで、ウェハ１全体での出来映え、特に電気的な出来映えの評価および確認が可能になるようになっている。また、このスクライブＰＣＭ半導体装置４には、外部と電気的接合を取るために形成された電極パッド５が接続されている。通常この電極パッド５は、アルミなど導電性のある材質で形成されており、その後の接合方法により、電極パッド５上にバンプが形成される場合もある。 A semiconductor wafer in which a PCM is provided on a scribe showing an embodiment of the present invention will be specifically described with reference to the drawings.
FIG. 9 shows in detail an example of the shape of the scribe PCM portion in the semiconductor wafer of the present embodiment. As shown in FIG. 9, by forming the scribe PCM semiconductor device 4 on the scribe 3 that is a dicing margin, it is possible to evaluate and confirm the overall performance of the wafer 1, particularly the electrical performance. ing. The scribe PCM semiconductor device 4 is connected to an electrode pad 5 formed for electrical connection with the outside. Usually, the electrode pad 5 is formed of a conductive material such as aluminum, and a bump may be formed on the electrode pad 5 by a subsequent bonding method.

ここで本実施の形態の特徴としては、スクライブＰＣＭ半導体装置４に接続される電極パッド５を、図９に示すように、スクライブ３が交差する交差点部分のみ、すなわち半導体チップ２の各４隅のみに配置している。 Here, as a feature of the present embodiment, the electrode pads 5 connected to the scribe PCM semiconductor device 4 are provided only at the intersections where the scribes 3 intersect, that is, only at the four corners of the semiconductor chip 2, as shown in FIG. Is arranged.

このように、スクライブＰＣＭの電極パッド５を、スクライブ３が交差する場所のみに置く理由を以下に説明する。
図１０（ａ）〜（ｃ）は従来の半導体ウェハにおけるスクライブＰＣＭ（スクライブＰＣＭ半導体装置４および電極パッド５など）をダイシングした場合のフロー図を示し、図１１（ａ）〜（ｃ）は本実施の形態の半導体ウェハにおけるスクライブＰＣＭ（スクライブＰＣＭ半導体装置４および電極パッド５など）をダイシングした場合のフロー図を示したものである。 The reason why the electrode pad 5 of the scribe PCM is placed only at the place where the scribe 3 intersects will be described below.
FIGS. 10A to 10C are flow charts when a scribe PCM (such as the scribe PCM semiconductor device 4 and the electrode pad 5) in a conventional semiconductor wafer is diced, and FIGS. FIG. 3 is a flow chart when dicing a scribe PCM (scribe PCM semiconductor device 4 and electrode pad 5) in the semiconductor wafer of the embodiment.

まず、図１０（ａ）および図１１（ａ）に示すように、ウェハ１中にスクライブＰＣＭ（スクライブＰＣＭ半導体装置４および電極パッド５など）の形成を行う。この際、図１１（ａ）に示すように、本実施の形態の場合は、スクライブＰＣＭ（スクライブＰＣＭ半導体装置４および電極パッド５など）を、電極パッド５がスクライブ３の交差する交差点部分のみに配置されるように形成する。 First, as shown in FIGS. 10A and 11A, a scribe PCM (such as the scribe PCM semiconductor device 4 and the electrode pad 5) is formed in the wafer 1. FIG. At this time, as shown in FIG. 11A, in the case of the present embodiment, the scribe PCM (the scribe PCM semiconductor device 4 and the electrode pad 5 or the like) is placed only at the intersection where the electrode pad 5 intersects with the scribe 3. Form to be arranged.

次に、図１０（ｂ）および図１１（ｂ）に示すように、縦方向（Ｙ方向）にダイシングを行う。この際、図１０（ｂ）、図１１（ｂ）に示すように、ダイシングカッターがスクライブ３の中央からずれた場合は、本図に示すように電極パッド５の切り残し部分８が発生してしまう。 Next, as shown in FIGS. 10B and 11B, dicing is performed in the vertical direction (Y direction). At this time, as shown in FIGS. 10B and 11B, when the dicing cutter is displaced from the center of the scribe 3, the uncut portion 8 of the electrode pad 5 is generated as shown in FIG. End up.

次に、図１０（ｃ）および図１１（ｃ）に示すように、横方向（Ｘ方向）にダイシングを行う。この際、図１０（ｃ）に示すように、従来の場合は、横方向（Ｘ方向）にダイシングしても電極パッド５の切り残し部分８は除去されないが、図１１（ｃ）に示すように、本実施の形態の場合は、電極パッド５がスクライブ３の交差する部分に設置されているため、横方向（Ｘ方向）にダイシングした場合、この電極パッド５の切り残し部分８が除去される。 Next, as shown in FIGS. 10C and 11C, dicing is performed in the horizontal direction (X direction). At this time, as shown in FIG. 10 (c), in the conventional case, the uncut portion 8 of the electrode pad 5 is not removed even if dicing in the horizontal direction (X direction), but as shown in FIG. 11 (c). In the case of the present embodiment, the electrode pad 5 is installed at the portion where the scribe 3 intersects. Therefore, when dicing in the horizontal direction (X direction), the uncut portion 8 of the electrode pad 5 is removed. The

すなわち、従来は各電極パッド５のそれぞれに対して１回しかダイシングできなかったが、本実施の形態では２回のダイシングが可能となる。その結果、本実施の形態の場合は、先の問題点で述べた「めくれ上がって残留した電極パッド」の発生を抑える効果が得られる。 That is, conventionally, dicing can be performed only once for each electrode pad 5, but in this embodiment, dicing can be performed twice. As a result, in the case of the present embodiment, an effect of suppressing the occurrence of the “electrode pad remaining after turning up” described in the previous problem can be obtained.

また、半導体チップが長方形の場合、スクライブＰＣＭは半導体チップの短辺側に配置する。これによって、電極パッド間の距離を短くすることが可能である。
図１２（ａ）〜（ｃ）は従来の半導体ウェハにおけるスクライブＰＣＭ（スクライブＰＣＭ半導体装置４および電極パッド５など）にバンプ６を形成したものをダイシングした場合のフロー図を示し、図１３（ａ）〜（ｃ）は本実施の形態の半導体ウェハにおけるスクライブＰＣＭの電極パッド５にバンプ６を形成したものをダイシングした場合のフロー図を示したものである。 When the semiconductor chip is rectangular, the scribe PCM is arranged on the short side of the semiconductor chip. Thereby, the distance between the electrode pads can be shortened.
12 (a) to 12 (c) are flowcharts in the case of dicing a scribe PCM (scribe PCM semiconductor device 4 and electrode pad 5 etc.) formed on a conventional semiconductor wafer, and FIG. 13 (a). (C) to (c) are flow charts in the case of dicing a scribe PCM electrode pad 5 formed with bumps 6 in the semiconductor wafer of the present embodiment.

まず、図１２（ａ）および図１３（ａ）に示すように、ウェハ１中にスクライブＰＣＭ（スクライブＰＣＭ半導体装置４および電極パッド５など）およびバンプ６の形成を行う。この際、図１３（ａ）に示すように、本実施の形態の場合は、スクライブＰＣＭ（スクライブＰＣＭ半導体装置４および電極パッド５など）を、電極パッド５および電極パッド５上に接合したバンプ６がスクライブ３の交差する交差点部分のみに配置されるように形成する。 First, as shown in FIGS. 12A and 13A, scribe PCM (scribe PCM semiconductor device 4 and electrode pad 5 and the like) and bumps 6 are formed in the wafer 1. At this time, as shown in FIG. 13A, in the case of the present embodiment, the scribe PCM (the scribe PCM semiconductor device 4 and the electrode pad 5 or the like) is bonded to the electrode pad 5 and the bump 6 on the electrode pad 5. Are arranged only at the intersections where the scribes 3 intersect.

次に、図１２（ｂ）および図１３（ｂ）に示すように、縦方向（Ｙ方向）にダイシングを行う。この際、図１２（ｂ）、図１３（ｂ）に示すように、ダイシングカッター７がスクライブ３の中央からずれた場合は、本図に示すようにバンプ６の切り残し部分９が発生してしまう。 Next, as shown in FIGS. 12B and 13B, dicing is performed in the vertical direction (Y direction). At this time, as shown in FIGS. 12B and 13B, when the dicing cutter 7 is displaced from the center of the scribe 3, the uncut portion 9 of the bump 6 is generated as shown in FIG. End up.

次に、図１２（ｃ）および図１３（ｃ）に示すように、横方向（Ｘ方向）にダイシングを行う。この際、図１２（ｃ）に示すように、従来の場合、横方向（Ｘ方向）にダイシングしてもバンプ６の切り残し部分９は除去されないが、図１３（ｃ）に示すように、本実施の形態の場合は、バンプ６をスクライブ３が交差する部分に設置しているため、横方向（Ｘ方向）にダイシングした場合、バンプ６の切り残し部分９が除去される。 Next, as shown in FIGS. 12C and 13C, dicing is performed in the horizontal direction (X direction). At this time, as shown in FIG. 12C, in the conventional case, the uncut portion 9 of the bump 6 is not removed even if dicing in the lateral direction (X direction), but as shown in FIG. In the case of the present embodiment, since the bumps 6 are installed at the portions where the scribes 3 intersect, the uncut portions 9 of the bumps 6 are removed when dicing in the horizontal direction (X direction).

すなわち、従来では各バンプ６のそれぞれに対して１回しかダイシングできなかったが、本実施の形態では２回のダイシングが可能となる。その結果、本実施の形態の場合は、先の問題点で述べた「残留したバンプ」の発生を抑える効果が得られる。 That is, conventionally, dicing can be performed only once for each of the bumps 6, but in this embodiment, dicing can be performed twice. As a result, in the case of the present embodiment, an effect of suppressing the occurrence of “residual bumps” described in the previous problem can be obtained.

以上により、後の組立工程でパッケージングを行った場合、この「めくれ上がって残留した電極パッド」や「残留したバンプ」部分による電気的なリークなどの発生を防ぐことが可能となる。 As described above, when packaging is performed in a later assembly process, it is possible to prevent the occurrence of electrical leakage or the like due to the “electrode pad remaining after turning up” or the “remaining bump”.

本発明の半導体ウェハは、ウェハから半導体チップを切り出すためのダイシングの際に、スクライブＰＣＭにおいて「めくれ上がって残留した電極パッド」や「残留したバンプ」の発生を防止することができるもので、スクライブにＰＣＭを設けた半導体ウェハ等に適用できる。 The semiconductor wafer of the present invention can prevent the occurrence of “residual bumps” and “residual bumps” in the scribe PCM during dicing for cutting out semiconductor chips from the wafer. It can be applied to a semiconductor wafer provided with PCM.

従来の半導体ウェハの構造例を示すウェハ形状の説明図Wafer shape explanatory diagram showing an example of the structure of a conventional semiconductor wafer 従来の半導体ウェハにおけるダイシング工程後のウェハ形状の説明図Explanatory drawing of wafer shape after dicing process in conventional semiconductor wafer 従来の半導体ウェハにおけるスクライブＰＣＭ部分の詳細形状例の説明図Explanatory drawing of the detailed shape example of the scribe PCM part in the conventional semiconductor wafer 従来の半導体ウェハにおける電極パッドの構造例を示す断面図Sectional drawing which shows the structural example of the electrode pad in the conventional semiconductor wafer 従来の半導体ウェハにおける電極パッドをダイシングする時のフロー図Flow diagram when dicing electrode pads on a conventional semiconductor wafer 従来の半導体ウェハにおける電極パッド上のバンプをダイシングする時のフロー図Flow diagram when dicing bump on electrode pad in conventional semiconductor wafer 従来の半導体ウェハにおける電極パッドをダイシングする時の他のフロー図Another flow diagram when dicing electrode pads in a conventional semiconductor wafer 従来の半導体ウェハにおける電極パッド上のバンプをダイシングする時の他のフロー図Another flow diagram when dicing bumps on electrode pads in a conventional semiconductor wafer 本発明の実施の形態の半導体ウェハにおけるスクライブＰＣＭ部分の詳細形状例の説明図Explanatory drawing of the detailed shape example of the scribe PCM part in the semiconductor wafer of embodiment of this invention 従来の半導体ウェハにおけるスクライブＰＣＭ部分をダイシングする場合のフロー図Flow diagram when dicing the scribe PCM portion of a conventional semiconductor wafer 本発明の実施の形態の半導体ウェハにおけるスクライブＰＣＭ部分をダイシングする場合のフロー図The flowchart in the case of dicing the scribe PCM part in the semiconductor wafer of embodiment of this invention 従来の半導体ウェハにおけるスクライブＰＣＭ部分をダイシングする場合の他のフロー図Another flow chart in the case of dicing the scribe PCM part in the conventional semiconductor wafer 本発明の実施の形態の半導体ウェハにおけるスクライブＰＣＭ部分をダイシングする場合の他のフロー図Another flowchart when dicing the scribe PCM portion in the semiconductor wafer of the embodiment of the present invention

Explanation of symbols

１ウェハ
２半導体チップ
３スクライブ
４スクライブＰＣＭ半導体装置
５電極パッド
６バンプ
７ダイシングカッター
８電極パッド５の切り残し部分
９バンプ６の切り残し部分 DESCRIPTION OF SYMBOLS 1 Wafer 2 Semiconductor chip 3 Scribe 4 Scribe PCM semiconductor device 5 Electrode pad 6 Bump 7 Dicing cutter 8 Uncut part of electrode pad 5 9 Uncut part of bump 6

Claims

A plurality of semiconductor chips are formed,
In a semiconductor wafer provided with a process control module having an electrode part on a scribe,
The process control module,
A semiconductor wafer, wherein the electrode portion is formed so as to be disposed only at an intersection portion of the scribe.

The semiconductor wafer according to claim 1, wherein bumps are formed on the electrode portions.