JP2013105919A

JP2013105919A - Semiconductor wafer and method of manufacturing semiconductor device

Info

Publication number: JP2013105919A
Application number: JP2011249169A
Authority: JP
Inventors: Akio Hara; 章雄原; Toyoji Sawada; 豊治澤田; Noriaki Saito; 則章齋藤; Takeshi Koyashiki; 剛小屋敷
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2011-11-14
Filing date: 2011-11-14
Publication date: 2013-05-30

Abstract

PROBLEM TO BE SOLVED: To prevent cracking or chipping when dividing is performed into semiconductor chips by dicing.SOLUTION: Relating to a semiconductor wafer for manufacturing a plurality of semiconductor chips, on each of which an electronic circuit is formed, a scribe region is provided between adjoining semiconductor chips before cutting, and the semiconductor chip is cut out and separated by removing a part of the scribe region as a cut region using a blade. In the scribe region, an inspection monitor element is formed for performing inspection in the above stated condition of the semiconductor wafer. A monitor electrode pad is provided on the surface of the scribe region. The inspection monitor element and the monitor electrode pad are connected together by a monitor via and a monitor wiring layer formed of metal material. The monitor wiring layer and the monitor via are formed outside the cut region, within the scribe region. The above stated issue is solved by providing a semiconductor wafer characterized as stated above.

Description

本発明は、半導体ウェハ及び半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor wafer and a semiconductor device.

一般的に、半導体装置は、半導体ウェハ上に電子回路等を形成し、この電子回路等が形成されている半導体ウェハをダイシング等により切断し、半導体チップに分離することにより製造される。従って、切断される半導体ウェハにはスクライブ領域が設けられており、ブレードがスクライブ領域における半導体、金属膜等の一部を除去することにより、半導体ウェハが切断され半導体チップごとに分離される。 Generally, a semiconductor device is manufactured by forming an electronic circuit or the like on a semiconductor wafer, cutting the semiconductor wafer on which the electronic circuit or the like is formed by dicing or the like, and separating the semiconductor wafer into semiconductor chips. Accordingly, the semiconductor wafer to be cut is provided with a scribe region, and the semiconductor wafer is cut and separated for each semiconductor chip by the blade removing a part of the semiconductor, metal film, etc. in the scribe region.

ところで、多層配線が形成されている半導体ウェハでは、このスクライブ領域においても、配線となる金属膜が多層に形成される場合がある。この場合、金属膜は銅やアルミニウム等の材料により形成されているため、ダイシングによる切断の際に、これら金属膜がブレードに付着し、目詰まりが生じ、これによりスクライブ領域近傍においてクラックやチッピング（欠け）等が発生する場合がある。このようなクラックやチッピング等が発生すると、製造される半導体装置の歩留りが低下し、半導体装置の製造コストが上昇してしまう。 By the way, in a semiconductor wafer in which a multilayer wiring is formed, a metal film to be a wiring may be formed in a multilayer in this scribe region. In this case, since the metal film is formed of a material such as copper or aluminum, when cutting by dicing, the metal film adheres to the blade, resulting in clogging, which causes cracks and chipping in the vicinity of the scribe region ( Chipping) may occur. When such cracks and chipping occur, the yield of the semiconductor device to be manufactured decreases, and the manufacturing cost of the semiconductor device increases.

このため、クラックやチッピング等は、スクライブ領域に形成されている多層配線層を接続するビアに起因して発生するものと考え、スクライブ領域には、ビアを形成することなく金属膜を多層に形成することにより、クラック等の発生を防ぐ方法が開示されている（例えば、特許文献１）。 For this reason, cracks and chipping are considered to occur due to vias connecting the multilayer wiring layers formed in the scribe region, and metal films are formed in multiple layers in the scribe region without forming vias. Thus, a method for preventing the occurrence of cracks or the like is disclosed (for example, Patent Document 1).

特開２０１１−１３４８９３号公報JP 2011-134893 A

ところで、一般的に、半導体ウェハのスクライブ領域には、分離される前の半導体チップが形成されている半導体ウェハの状態において、電気的特性を検査するためのプロセスモニタとなるトランジスタ等の素子が設けられている場合がある。このプロセスモニタとなるトランジスタ等の素子は、半導体材料等により形成されており半導体ウェハの状態において、電気的特性を検査するためのものであり、半導体ウェハの状態における電気的特性の検査を行なった後は不要となるものである。よって、プロセスモニタとなるトランジスタ等の素子は、通常、スクライブ領域に設けられており、ダイシングにより半導体チップを切断する際に同時に除去される。このため、製造される半導体チップにはプロセスモニタとなるトランジスタ等の素子は殆ど残ることはない。 By the way, in general, a scribe region of a semiconductor wafer is provided with an element such as a transistor serving as a process monitor for inspecting electrical characteristics in the state of the semiconductor wafer on which the semiconductor chip before separation is formed. May have been. An element such as a transistor serving as a process monitor is formed of a semiconductor material or the like, and is for inspecting the electrical characteristics in the state of the semiconductor wafer. The electrical characteristics in the state of the semiconductor wafer were inspected. The rest is unnecessary. Therefore, an element such as a transistor serving as a process monitor is usually provided in the scribe region, and is removed at the same time when the semiconductor chip is cut by dicing. For this reason, almost no elements such as a transistor serving as a process monitor remain in the manufactured semiconductor chip.

このように、半導体ウェハの状態において行なわれる電気的特性の検査は、スクライブ領域に設けられたプロセスモニタとなるトランジスタ等の素子に電圧等を印加することにより行なわれる。従って、半導体ウェハの表面のスクライブ領域には、プロセスモニタとなるトランジスタ等の素子に電圧等を印加し測定を行なうためのモニタ用電極パッドが形成されている。尚、このモニタ用電極パッドとプロセスモニタとなるトランジスタ等の素子とは、モニタ用電極パッドとプロセスモニタとなるトランジスタ等の素子との間に設けられたビアや配線等により接続されている。このビアや配線等もプロセスモニタとなるトランジスタ等の素子と同様、電気的特性の検査の後は不要となるため、通常、スクライブ領域に形成されている。 As described above, the inspection of electrical characteristics performed in the state of the semiconductor wafer is performed by applying a voltage or the like to an element such as a transistor serving as a process monitor provided in the scribe region. Therefore, a monitor electrode pad for applying a voltage or the like to an element such as a transistor serving as a process monitor is formed in the scribe region on the surface of the semiconductor wafer. The monitoring electrode pad and the element such as a transistor serving as a process monitor are connected to each other by a via or a wiring provided between the monitoring electrode pad and the element such as a transistor serving as a process monitor. These vias, wirings and the like are usually formed in the scribe region because they are unnecessary after the inspection of the electrical characteristics, as in the case of the elements such as the transistors serving as process monitors.

また、特に近年においては、配線の多層化の傾向が、より一層顕著となっているため、プロセスモニタとなるトランジスタ等の素子とモニタ用電極パッドとの間に形成される多層配線の層数も多く、この多層配線を各々接続するビアの数も多くなっている。従って、スクライブ領域では、配線やビア等を形成している金属の比率が高くなっており、スクライブ領域においてブレードにより切断する際には、より一層ブレードの目詰まり等が発生しやすく、クラック等が発生しやすい傾向にある。 In recent years, in particular, since the trend toward multi-layered wiring has become more prominent, the number of multi-layered wiring layers formed between elements such as transistors as process monitors and monitor electrode pads is also increased. In many cases, the number of vias connecting the multilayer wirings is also increased. Therefore, in the scribe region, the ratio of the metal forming the wiring and vias is high, and when cutting with the blade in the scribe region, the blade is more easily clogged and cracks and the like are more likely to occur. It tends to occur.

尚、半導体チップにおいて生じるクラックやチッピング等は、スクライブ領域に形成されている配線となるメタルパターンの端部において、ダイシングの際に、金属と絶縁膜との界面（異種材料界面）から亀裂が生じ、絶縁膜等より破壊が生じて発生する場合が多い。 Note that cracks and chipping that occur in the semiconductor chip are generated from the interface between the metal and the insulating film (dissimilar material interface) during dicing at the end of the metal pattern that becomes the wiring formed in the scribe region. In many cases, the breakdown occurs due to an insulating film or the like.

よって、半導体チップにおいて、クラックやチッピング等が生じることなく、ダイシングにより切断することのできる半導体装置の製造方法、半導体ウェハが求められている。 Therefore, there is a need for a semiconductor device manufacturing method and a semiconductor wafer that can be cut by dicing without causing cracks or chipping in a semiconductor chip.

本実施の形態の一観点によれば、電子回路が形成されている複数の半導体チップを作製するための半導体ウェハにおいて、切断される前の隣接する前記半導体チップの間には、スクライブ領域が設けられており、前記半導体チップは、ブレードにより前記スクライブ領域の一部を切断領域として除去することにより切断されて分離されるものであって、前記スクライブ領域には、前記半導体ウェハの状態において検査を行なうための検査用モニタ素子が形成されており、前記スクライブ領域の表面には、モニタ用電極パッドが設けられており、前記検査用モニタ素子と前記モニタ用電極パッドは、金属材料により形成されたモニタ用配線層及びモニタ用ビアにより接続されており、前記モニタ用配線層及び前記モニタ用ビアは、前記スクライブ領域内であって、前記切断領域の外側に形成されていることを特徴とする。 According to one aspect of this embodiment, a scribe region is provided between adjacent semiconductor chips before being cut in a semiconductor wafer for manufacturing a plurality of semiconductor chips on which electronic circuits are formed. The semiconductor chip is cut and separated by removing a part of the scribe region as a cutting region with a blade, and the scribe region is inspected in the state of the semiconductor wafer. An inspection monitor element for performing is formed, a monitor electrode pad is provided on the surface of the scribe region, and the inspection monitor element and the monitor electrode pad are formed of a metal material The monitoring wiring layer and the monitoring via are connected by the monitoring wiring layer and the monitoring via. A region, characterized in that it is formed outside the cutting region.

また、本実施の形態の他の一観点によれば、電子回路が形成されている複数の半導体チップを作製するための半導体ウェハにおいて、切断される前の隣接する前記半導体チップの間にはスクライブ領域が設けられており、前記半導体チップは、ブレードにより前記スクライブ領域の一部を切断領域として除去することにより切断されて分離されるものであって、前記スクライブ領域には、前記半導体ウェハの状態において検査を行なうための検査用モニタ素子が形成されており、前記スクライブ領域の表面には、モニタ用電極パッドが設けられており、前記検査用モニタ素子と前記モニタ用電極パッドは、金属材料により形成されたモニタ用配線層及びモニタ用ビアにより接続されており、前記モニタ用配線層及び前記モニタ用ビアは、前記切断領域の内側に形成されていることを特徴とする。 Further, according to another aspect of the present embodiment, in a semiconductor wafer for producing a plurality of semiconductor chips on which electronic circuits are formed, a scribe between adjacent semiconductor chips before being cut is made. An area is provided, and the semiconductor chip is cut and separated by removing a part of the scribe area as a cutting area with a blade, and the scribe area includes a state of the semiconductor wafer The inspection monitor element for performing the inspection is formed, and a monitor electrode pad is provided on the surface of the scribe region. The inspection monitor element and the monitor electrode pad are made of a metal material. Connected by the formed monitoring wiring layer and the monitoring via, the monitoring wiring layer and the monitoring via are Characterized in that it is formed on the inner side of the cross-sectional area.

また、本実施の形態の他の一観点によれば、電子回路が形成されている複数の半導体チップを切断するための半導体ウェハのスクライブ領域に、前記半導体ウェハの状態において検査を行なうための検査用モニタ素子、モニタ用電極パッド、前記検査用モニタ素子と前記モニタ用電極パッドとを接続するための金属材料により形成されたモニタ用配線層及びモニタ用ビアを形成する工程と、前記半導体ウェハの状態において、前記検査用モニタ素子により電気的特性の検査を行なう工程と、前記検査を行なった後、ブレードにより前記スクライブ領域の一部を切断領域として除去し、前記半導体チップに分離する工程と、を有し、前記モニタ用配線層及び前記モニタ用ビアは、前記スクライブ領域内であって、前記切断領域の外側に形成されていることを特徴とする。 According to another aspect of the present embodiment, an inspection for inspecting a scribe region of a semiconductor wafer for cutting a plurality of semiconductor chips on which electronic circuits are formed in the state of the semiconductor wafer. Forming a monitoring wiring layer and a monitoring via formed of a metal material for connecting the monitoring monitoring element, the monitoring electrode pad, the inspection monitoring element and the monitoring electrode pad; and In the state, a step of inspecting electrical characteristics by the inspection monitor element, a step of removing a part of the scribe region as a cutting region by a blade and separating the semiconductor chip after performing the inspection, The monitoring wiring layer and the monitoring via are formed in the scribe region and outside the cutting region. And said that you are.

また、本実施の形態の他の一観点によれば、電子回路が形成されている複数の半導体チップを切断するための半導体ウェハのスクライブ領域に、前記半導体ウェハの状態において検査を行なうための検査用モニタ素子、モニタ用電極パッド、前記検査用モニタ素子と前記モニタ用電極パッドとを接続するための金属材料により形成されたモニタ用配線層及びモニタ用ビアを形成する工程と、前記半導体ウェハの状態において、前記検査用モニタ素子により電気的特性の検査を行なう工程と、前記検査を行なった後、ブレードにより前記スクライブ領域の一部を切断領域として除去し、前記半導体チップに分離する工程と、を有し、前記モニタ用配線層及び前記モニタ用ビアは、前記切断領域の内側に形成されていることを特徴とする。 According to another aspect of the present embodiment, an inspection for inspecting a scribe region of a semiconductor wafer for cutting a plurality of semiconductor chips on which electronic circuits are formed in the state of the semiconductor wafer. Forming a monitoring wiring layer and a monitoring via formed of a metal material for connecting the monitoring monitoring element, the monitoring electrode pad, the inspection monitoring element and the monitoring electrode pad; and In the state, a step of inspecting electrical characteristics by the inspection monitor element, a step of removing a part of the scribe region as a cutting region by a blade and separating the semiconductor chip after performing the inspection, The monitor wiring layer and the monitor via are formed inside the cut region.

開示の半導体ウェハ及び半導体装置の製造方法によれば、半導体チップにクラックやチッピング等を発生させることなく、ダイシングにより切断することができるため、半導体装置の歩留りを向上させることができる。 According to the disclosed semiconductor wafer and semiconductor device manufacturing method, the semiconductor chip can be cut by dicing without causing cracks or chipping in the semiconductor chip, so that the yield of the semiconductor device can be improved.

従来の半導体ウェハにおけるスクライブ領域の上面図Top view of scribe area in conventional semiconductor wafer 従来の半導体ウェハにおけるスクライブ領域の断面図Sectional view of a scribe region in a conventional semiconductor wafer 第１の実施の形態における半導体ウェハにおけるスクライブ領域の上面図Top view of scribe region in semiconductor wafer in first embodiment 第１の実施の形態における半導体ウェハにおけるスクライブ領域の断面図Sectional drawing of the scribe area | region in the semiconductor wafer in 1st Embodiment 第１の実施の形態における半導体装置の製造方法のフローチャートFlowchart of manufacturing method of semiconductor device in first embodiment 第２の実施の形態における半導体ウェハにおけるスクライブ領域の上面図Top view of scribe region in semiconductor wafer in second embodiment 第２の実施の形態における半導体ウェハにおけるスクライブ領域の断面図Sectional drawing of the scribe area | region in the semiconductor wafer in 2nd Embodiment 第３の実施の形態における半導体ウェハにおけるスクライブ領域の上面図The top view of the scribe area | region in the semiconductor wafer in 3rd Embodiment 第３の実施の形態における半導体ウェハにおけるスクライブ領域の断面図Sectional drawing of the scribe area | region in the semiconductor wafer in 3rd Embodiment

実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。 The form for implementing is demonstrated below. In addition, about the same member etc., the same code | symbol is attached | subjected and description is abbreviate | omitted.

〔第１の実施の形態〕
最初に、図１及び図２に基づきスクライブ領域に配線等が形成されている半導体ウェハを用いて、半導体装置を製造する場合について説明する。尚、図１（ａ）は、この半導体ウェハにおけるスクライブ領域９２１を示す上面図である。図１（ｂ）は、半導体ウェハの表面に形成されているモニタ用電極パッド９３１の近傍の拡大図であり、図１（ｃ）は、半導体ウェハ内部に形成されているモニタ用配線層９３２の近傍の拡大図である。また、図２は、図１における一点鎖線１Ａ−１Ｂにおいて切断した断面図である。 [First Embodiment]
First, a case where a semiconductor device is manufactured using a semiconductor wafer in which wirings and the like are formed in a scribe region will be described with reference to FIGS. FIG. 1A is a top view showing a scribe region 921 in this semiconductor wafer. FIG. 1B is an enlarged view of the vicinity of the monitoring electrode pad 931 formed on the surface of the semiconductor wafer, and FIG. 1C shows the monitoring wiring layer 932 formed inside the semiconductor wafer. It is an enlarged view of the vicinity. FIG. 2 is a cross-sectional view taken along the alternate long and short dash line 1A-1B in FIG.

この半導体ウェハは、分離される前の状態の半導体チップ９１０が２次元的に配列されており、隣接する半導体チップ９１０の間には、ダイシングにより半導体チップ９１０に分離するためのスクライブ領域９２１が形成されている。スクライブ領域９２１には、半導体ウェハの状態において電気的な検査を行なうため、プロセスモニタとなる検査用モニタ素子９４１が設けられている。このプロセスモニタとなる検査用モニタ素子９４１は、トランジスタ等の素子により形成されており、検査用モニタ素子９４１に電圧等を印加し、電気的特性を測定することにより検査が行なわれ、この検査に基づき半導体ウェハの状態における良否等の判断がなされる。 In this semiconductor wafer, semiconductor chips 910 in a state before being separated are two-dimensionally arranged, and a scribe region 921 for separating the semiconductor chips 910 by dicing is formed between adjacent semiconductor chips 910. Has been. In the scribe region 921, an inspection monitor element 941 serving as a process monitor is provided in order to perform an electrical inspection in the state of the semiconductor wafer. The inspection monitor element 941 serving as a process monitor is formed by an element such as a transistor. The inspection monitor element 941 is inspected by applying a voltage or the like to the inspection monitor element 941 and measuring electrical characteristics. Based on this, it is determined whether the semiconductor wafer is good or bad.

このため、半導体ウェハの表面のスクライブ領域９２１には、プロセスモニタとなる検査用モニタ素子９４１に電圧等を印加するためのモニタ用電極パッド９３１が設けられており、検査用モニタ素子９４１とモニタ用電極パッド９３１とは電気的に接続されている。具体的には、プロセスモニタとなる検査用モニタ素子９４１とモニタ用電極パッド９３１とは、スクライブ領域９２１に形成された多層のモニタ用配線層９３２と、各々の層のモニタ用配線層９３２を接続するためのモニタ用ビア９３３により電気的に接続されている。尚、このモニタ用配線層９３２及びモニタ用ビア９３３も同様に、検査後は不要となるため、通常は、スクライブ領域９２１に形成されている。 For this reason, the scribe region 921 on the surface of the semiconductor wafer is provided with a monitor electrode pad 931 for applying a voltage or the like to the inspection monitor element 941 serving as a process monitor. The electrode pad 931 is electrically connected. Specifically, the inspection monitor element 941 serving as a process monitor and the monitor electrode pad 931 connect the multi-layer monitor wiring layer 932 formed in the scribe region 921 to the monitor wiring layer 932 of each layer. Are electrically connected by a monitoring via 933. Similarly, the monitoring wiring layer 932 and the monitoring via 933 are also formed in the scribe region 921 because they become unnecessary after the inspection.

半導体チップ９１０は、半導体ウェハをスクライブ領域９２１において、ブレード９６０により切断し、分離することにより形成される。この切断の際に、ブレード９６０により、スクライブ領域９２１における半導体、酸化膜及び金属等の一部が除去される。このスクライブ領域９２１において、ブレード９６０により除去される領域を切断領域９２２と記載する。一般的に、切断領域９２２はスクライブ領域９２１よりも狭いため、ダイシングによる切断の際には、ブレード９６０により、金属膜により形成されているモニタ用電極パッド９３１及びモニタ用配線層９３２の一部が除去される。このように、ブレード９６０によりモニタ用電極パッド９３１及びモニタ用配線層９３２等の金属膜の一部を除去する場合、金属膜は軟らかく、ブレード９６０に目詰まりしやすい。このためブレード９６０に目詰まりした金属膜に起因して、切断面やモニタ用配線層９３２からクラックやチッピング等が発生しやすくなる。 The semiconductor chip 910 is formed by cutting and separating a semiconductor wafer in a scribe region 921 with a blade 960. During this cutting, the blade 960 removes part of the semiconductor, oxide film, metal, and the like in the scribe region 921. In this scribe area 921, an area removed by the blade 960 is referred to as a cutting area 922. In general, since the cutting region 922 is narrower than the scribe region 921, a part of the monitor electrode pad 931 and the monitor wiring layer 932 formed of a metal film is cut by the blade 960 when cutting by dicing. Removed. Thus, when a part of the metal film such as the monitor electrode pad 931 and the monitor wiring layer 932 is removed by the blade 960, the metal film is soft and easily clogs the blade 960. For this reason, cracks and chipping are likely to occur from the cut surface and the monitor wiring layer 932 due to the clogged metal film in the blade 960.

また、このような半導体ウェハにおいては、スクライブ領域９２１において、切断領域９２２の外の両側には、クラックストッパとなるクラックストッパ配線層９５１及びクラックストッパビア９５２が設けられている。クラックストッパ配線層９５１及びクラックストッパビア９５２は金属材料により形成されており、クラック等を発生させる要因となる応力を逃すため、クラックストッパ配線層９５１の一部を露出させた開口部９５３が設けられている。しかしながら、このような半導体ウェハでは、ダイシングの際に発生する切断面や残存しているモニタ用電極パッド９３１及びモニタ用配線層９３２からクラックやチッピング等を完全には防ぐことはできない。 Further, in such a semiconductor wafer, a crack stopper wiring layer 951 and a crack stopper via 952 serving as a crack stopper are provided on both sides of the scribe region 921 outside the cutting region 922. The crack stopper wiring layer 951 and the crack stopper via 952 are made of a metal material, and an opening 953 exposing a part of the crack stopper wiring layer 951 is provided in order to release stress that causes cracks and the like. ing. However, such a semiconductor wafer cannot completely prevent cracks, chipping, and the like from the cut surface generated during dicing, the remaining monitor electrode pads 931, and the monitor wiring layer 932.

（半導体ウェハ）
次に、図３及び図４に基づき本実施の形態における半導体ウェハについて説明する。尚、図３（ａ）は、本実施の形態における半導体ウェハにおけるスクライブ領域２１を示す上面図である。図３（ｂ）は、本実施の形態における半導体ウェハの表面に形成されているモニタ用電極パッド３１の近傍の拡大図であり、図３（ｃ）は、本実施の形態における半導体ウェハの内部に形成されているモニタ用配線層３２の近傍の拡大図である。また、図４は、図３における一点鎖線３Ａ−３Ｂにおいて切断した断面図である。 (Semiconductor wafer)
Next, the semiconductor wafer in the present embodiment will be described with reference to FIGS. FIG. 3A is a top view showing the scribe region 21 in the semiconductor wafer in the present embodiment. FIG. 3B is an enlarged view of the vicinity of the monitor electrode pad 31 formed on the surface of the semiconductor wafer in the present embodiment, and FIG. 3C is an internal view of the semiconductor wafer in the present embodiment. It is an enlarged view of the vicinity of the wiring layer for monitoring 32 formed in FIG. 4 is a cross-sectional view taken along the alternate long and short dash line 3A-3B in FIG.

本実施の形態における半導体ウェハは、分離される前の状態の半導体チップ１０が２次元的に配列されており、隣接する半導体チップ１０の間には、ダイシングにより半導体チップ１０に分離するためのスクライブ領域２１が設けられている。尚、半導体チップ１０には、不図示の電子回路等が形成されており、便宜上、半導体チップ１０とは、ダイシング等により分離されたもののみならず、ダイシング等により分離される前の状態におけるものを意味する場合がある。また、本実施の形態において半導体ウェハとは、シリコンウェハ等の基板の上に、配線層及び層間絶縁膜が形成されているものを含むものを意味する。ダイシングにより分離された半導体チップ１０は、本実施の形態における半導体装置を形成するものであり、半導体チップ１０にパッケージング等を行なうことにより、本実施の形態における半導体装置を作製することができる。 In the semiconductor wafer in the present embodiment, the semiconductor chips 10 in a state before being separated are two-dimensionally arranged, and a scribe for separating the semiconductor chips 10 between adjacent semiconductor chips 10 by dicing is provided. A region 21 is provided. The semiconductor chip 10 is formed with an electronic circuit (not shown). For convenience, the semiconductor chip 10 is not only separated by dicing or the like, but also in a state before being separated by dicing or the like. May mean. In the present embodiment, the semiconductor wafer means one including a wiring layer and an interlayer insulating film formed on a substrate such as a silicon wafer. The semiconductor chip 10 separated by dicing forms the semiconductor device in the present embodiment, and the semiconductor device in the present embodiment can be manufactured by packaging the semiconductor chip 10 or the like.

スクライブ領域２１には、半導体チップ１０に分離される前の半導体ウェハの状態におおいて、電気的特性を検査するためのプロセスモニタとなる検査用モニタ素子４１が設けられている。プロセスモニタとなる検査用モニタ素子４１はトランジスタ等の素子により形成されており、検査用モニタ素子４１に電圧等を印加し、電気的特性の測定を行なうことにより、半導体チップ１０に分離される前における半導体ウェハの状態の検査を行なうことができる。 The scribe region 21 is provided with an inspection monitor element 41 serving as a process monitor for inspecting electrical characteristics in the state of the semiconductor wafer before being separated into the semiconductor chips 10. The inspection monitor element 41 serving as a process monitor is formed by an element such as a transistor, and before being separated into the semiconductor chip 10 by applying a voltage or the like to the inspection monitor element 41 and measuring electrical characteristics. The state of the semiconductor wafer can be inspected.

このため、半導体ウェハの表面のスクライブ領域２１には、プロセスモニタとなる検査用モニタ素子４１に電圧等を印加するためのモニタ用電極パッド３１が設けられており、検査用モニタ素子４１とモニタ用電極パッド３１との間は電気的に接続されている。具体的には、プロセスモニタとなる検査用モニタ素子４１とモニタ用電極パッド３１とは、スクライブ領域２１に形成された多層のモニタ用配線層３２と各々の層のモニタ用配線層３２を接続するためのモニタ用ビア３３により電気的に接続されている。尚、モニタ用配線層３２及びモニタ用ビア３３は金属材料により形成されている。 For this reason, the scribe region 21 on the surface of the semiconductor wafer is provided with a monitor electrode pad 31 for applying a voltage or the like to the inspection monitor element 41 serving as a process monitor. The electrode pad 31 is electrically connected. Specifically, the inspection monitor element 41 and the monitor electrode pad 31 serving as a process monitor connect the multilayer monitoring wiring layer 32 formed in the scribe region 21 to the monitoring wiring layer 32 of each layer. Are electrically connected by a monitoring via 33. The monitoring wiring layer 32 and the monitoring via 33 are made of a metal material.

半導体チップ１０は、半導体ウェハをスクライブ領域２１において、ブレード６０により切断し分離することにより形成され、この切断の際には、ブレード６０により、スクライブ領域２１における半導体、酸化膜及び金属等の一部が除去される。尚、本実施の形態においては、このスクライブ領域２１において、ブレード６０により除去される領域を切断領域２２と記載する。一般的に、切断領域２２はスクライブ領域２１よりも狭い。よって、本実施の形態における半導体ウェハは、スクライブ領域２１内であって、切断領域２２の外に、ブレード６０の目詰まりの原因となるモニタ用配線層３２及びモニタ用ビア３３が形成されている。 The semiconductor chip 10 is formed by cutting and separating a semiconductor wafer in the scribe region 21 with a blade 60, and at the time of this cutting, a part of the semiconductor, oxide film, metal, etc. in the scribe region 21 by the blade 60. Is removed. In the present embodiment, a region removed by the blade 60 in the scribe region 21 is referred to as a cutting region 22. In general, the cutting area 22 is narrower than the scribe area 21. Therefore, the semiconductor wafer in the present embodiment is formed in the scribe region 21 and outside the cutting region 22 in which the monitoring wiring layer 32 and the monitoring via 33 that cause clogging of the blade 60 are formed. .

従って、本実施の形態における半導体ウェハでは、切断領域２２に形成されている金属膜は、表面のモニタ用電極パッド３１のみであるため、ダイシングによる切断の際に、ブレード６０における目詰まりを起こすことが殆どない。よって、切断された半導体チップ１０において、クラックやチッピング等が発生することは殆どない。 Therefore, in the semiconductor wafer according to the present embodiment, the metal film formed in the cutting region 22 is only the monitor electrode pad 31 on the surface, so that the blade 60 is clogged during cutting by dicing. There is almost no. Therefore, cracks and chipping hardly occur in the cut semiconductor chip 10.

尚、本実施の形態における半導体ウェハは、スクライブ領域２１において、切断領域２２の外の両側には、クラックストッパとなるクラックストッパ配線層５１及びクラックストッパビア５２が設けられている。クラックストッパ配線層５１及びクラックストッパビア５２は金属材料により形成されており、更に、クラック等を発生させる要因となる応力を逃すため、クラックストッパ配線層５１の一部を露出させた開口部５３が設けられている。これにより、より一層クラック等の発生を防ぐことができ、半導体装置の歩留りを更に高めることができる。 In the semiconductor wafer according to the present embodiment, crack stopper wiring layers 51 and crack stopper vias 52 serving as crack stoppers are provided on both sides outside the cutting region 22 in the scribe region 21. The crack stopper wiring layer 51 and the crack stopper via 52 are formed of a metal material. Further, in order to release stress that causes a crack or the like, an opening 53 exposing a part of the crack stopper wiring layer 51 is formed. Is provided. Thereby, generation | occurrence | production of a crack etc. can be prevented further and the yield of a semiconductor device can further be improved.

（半導体装置の製造方法）
次に、図５に基づき本実施の形態における半導体装置の製造方法について説明する。 (Method for manufacturing semiconductor device)
Next, a method for manufacturing a semiconductor device in the present embodiment will be described with reference to FIG.

最初に、ステップ１０２（Ｓ１０２）に示すように、シリコンウェハ等の半導体ウェハの表面に半導体回路を形成し、更に、配線層と層間絶縁膜とを交互に積層して形成する。この際、スクライブ領域２１には、プロセスモニタとなる検査用モニタ素子４１を形成し、半導体ウェハの表面にはモニタ用電極パッド３１を形成する。また、スクライブ領域２１において、ブレード６０により除去される切断領域２２を除く領域には、プロセスモニタとなる検査用モニタ素子４１とモニタ用電極パッド３１とを接続するためのモニタ用配線層３２及びモニタ用ビア３３を金属材料により形成する。尚、モニタ用配線層３２及びモニタ用ビア３３は、金属膜の成膜、絶縁膜の成膜、絶縁膜への開口部の形成、開口部への金属材料の埋め込みの工程を順次繰り返し行なうことにより形成する。この際、クラックストッパ配線層５１及びクラックストッパビア５２も同時に形成することができる。 First, as shown in step 102 (S102), a semiconductor circuit is formed on the surface of a semiconductor wafer such as a silicon wafer, and further, wiring layers and interlayer insulating films are alternately stacked. At this time, an inspection monitor element 41 serving as a process monitor is formed in the scribe region 21, and a monitor electrode pad 31 is formed on the surface of the semiconductor wafer. Further, in the scribe region 21, in the region excluding the cutting region 22 removed by the blade 60, the monitor wiring layer 32 and the monitor for connecting the inspection monitor element 41 serving as a process monitor and the monitor electrode pad 31. The via 33 is made of a metal material. Note that the monitoring wiring layer 32 and the monitoring via 33 sequentially repeat the steps of forming a metal film, forming an insulating film, forming an opening in the insulating film, and embedding a metal material in the opening. To form. At this time, the crack stopper wiring layer 51 and the crack stopper via 52 can also be formed simultaneously.

次に、ステップ１０４（Ｓ１０４）に示すように、半導体回路や配線層等が形成されている半導体ウェハの状態において、プロセスモニタとなる検査用モニタ素子４１に電圧等を印加して検査を行なう。具体的には、モニタ用電極パッド３１にプローブ針等を接触させて、プロセスモニタとなる検査用モニタ素子４１に電圧等を印加し、電気的な測定を行なうことにより検査を行なう。 Next, as shown in step 104 (S104), in a state of a semiconductor wafer on which a semiconductor circuit, a wiring layer, and the like are formed, an inspection is performed by applying a voltage or the like to the inspection monitor element 41 serving as a process monitor. Specifically, the inspection is performed by bringing a probe needle or the like into contact with the monitor electrode pad 31, applying a voltage or the like to the inspection monitor element 41 serving as a process monitor, and performing electrical measurement.

次に、ステップ１０６（Ｓ１０６）に示すように、検査が行なわれた半導体ウェハをスクライブ領域２１において、ブレード６０を用いたダイシングにより切断し、半導体チップ１０ごとに分離する。この後、パッケージング等を行なうことにより、本実施の形態における半導体装置を製造することができる。このように製造された半導体装置は、クラックやチッピング等が殆ど発生しないため、半導体装置を高い歩留りで、低コストで製造することができる。 Next, as shown in step 106 (S106), the inspected semiconductor wafer is cut by dicing using the blade 60 in the scribe region 21, and separated into semiconductor chips 10. Thereafter, by performing packaging or the like, the semiconductor device in this embodiment can be manufactured. Since the semiconductor device manufactured in this manner hardly generates cracks or chipping, the semiconductor device can be manufactured with a high yield and low cost.

〔第２の実施の形態〕
次に、第２の実施の形態における半導体ウェハについて、図６及び図７に基づき説明する。尚、図６（ａ）は、本実施の形態における半導体ウェハにおけるスクライブ領域２１を示す上面図である。図６（ｂ）は、本実施の形態における半導体ウェハの表面に形成されているモニタ用電極パッド３１の近傍の拡大図であり、図６（ｃ）は、本実施の形態における半導体ウェハの内部に形成されているモニタ用配線層１３２の近傍の拡大図である。また、図７は、図６における一点鎖線６Ａ−６Ｂにおいて切断した断面図である。 [Second Embodiment]
Next, a semiconductor wafer in the second embodiment will be described with reference to FIGS. FIG. 6A is a top view showing the scribe region 21 in the semiconductor wafer in the present embodiment. FIG. 6B is an enlarged view of the vicinity of the monitoring electrode pad 31 formed on the surface of the semiconductor wafer in the present embodiment, and FIG. 6C is the inside of the semiconductor wafer in the present embodiment. It is an enlarged view of the vicinity of the wiring layer 132 for monitoring formed in FIG. FIG. 7 is a cross-sectional view taken along the alternate long and short dash line 6A-6B in FIG.

本実施の形態における半導体ウェハは、分離される前の状態の半導体チップ１０が２次元的に配列されており、隣接する半導体チップ１０の間には、ダイシングにより半導体チップ１０に分離するためのスクライブ領域２１が設けられている。尚、半導体チップ１０には、不図示の電子回路等が形成されている。 In the semiconductor wafer in the present embodiment, the semiconductor chips 10 in a state before being separated are two-dimensionally arranged, and a scribe for separating the semiconductor chips 10 between adjacent semiconductor chips 10 by dicing is provided. A region 21 is provided. The semiconductor chip 10 is formed with an electronic circuit (not shown).

半導体チップ１０は、半導体ウェハをスクライブ領域２１において、ブレード６０により切断し分離することにより形成され、この切断の際には、ブレード６０により、スクライブ領域２１における半導体、酸化膜及び金属等の一部が除去される。尚、本実施の形態においては、このスクライブ領域２１において、ブレード６０により除去される領域を切断領域２２と記載する。一般的に、切断領域２２はスクライブ領域２１よりも狭い。 The semiconductor chip 10 is formed by cutting and separating a semiconductor wafer in the scribe region 21 with a blade 60, and at the time of this cutting, a part of the semiconductor, oxide film, metal, etc. in the scribe region 21 by the blade 60. Is removed. In the present embodiment, a region removed by the blade 60 in the scribe region 21 is referred to as a cutting region 22. In general, the cutting area 22 is narrower than the scribe area 21.

スクライブ領域２１には、半導体チップ１０に分離される前の半導体ウェハの状態におおいて、電気的特性を検査するためのプロセスモニタとなる検査用モニタ素子４１が設けられている。プロセスモニタとなる検査用モニタ素子４１はトランジスタ等により形成されており、検査用モニタ素子４１に電圧等を印加し、電気的特性の測定を行なうことにより、半導体チップ１０に分離される前の半導体ウェハの状態における検査を行なうことができる。 The scribe region 21 is provided with an inspection monitor element 41 serving as a process monitor for inspecting electrical characteristics in the state of the semiconductor wafer before being separated into the semiconductor chips 10. The inspection monitor element 41 serving as a process monitor is formed of a transistor or the like, and a semiconductor before being separated into the semiconductor chip 10 by applying a voltage or the like to the inspection monitor element 41 and measuring electrical characteristics. Inspection in the state of the wafer can be performed.

このため、半導体ウェハの表面のスクライブ領域２１には、プロセスモニタとなる検査用モニタ素子４１に電圧等を印加するためのモニタ用電極パッド３１が設けられており、検査用モニタ素子４１とモニタ用電極パッド３１との間は電気的に接続されている。具体的には、プロセスモニタとなる検査用モニタ素子４１とモニタ用電極パッド３１とは、後述する切断領域２２に形成された多層のモニタ用配線層１３２と各々の層のモニタ用配線層１３２を接続するためのモニタ用ビア１３３により電気的に接続されている。 For this reason, the scribe region 21 on the surface of the semiconductor wafer is provided with a monitor electrode pad 31 for applying a voltage or the like to the inspection monitor element 41 serving as a process monitor. The electrode pad 31 is electrically connected. Specifically, the inspection monitor element 41 and the monitor electrode pad 31 serving as a process monitor include a multilayer monitor wiring layer 132 formed in a cutting region 22 described later, and a monitor wiring layer 132 of each layer. They are electrically connected by a monitoring via 133 for connection.

本実施の形態における半導体ウェハでは、切断領域２２内にモニタ用配線層１３２及びモニタ用ビア１３３が形成されている。このように、ブレード６０により除去される切断領域２２内にモニタ用配線層１３２及びモニタ用ビア１３３を形成することにより、切断領域２２における半導体や絶縁膜等と同時に、モニタ用配線層１３２及びモニタ用ビア１３３の全体を除去することができる。従って、モニタ用配線層１３２等が切断されることがなく、また、モニタ用配線層１３２等が残存しないため、モニタ用配線層１３２等の端部から亀裂が生じることがなく、ダイシング等においてクラックやチッピング等が発生することを防ぐことができる。 In the semiconductor wafer in the present embodiment, a monitoring wiring layer 132 and a monitoring via 133 are formed in the cutting region 22. In this way, by forming the monitoring wiring layer 132 and the monitoring via 133 in the cutting region 22 to be removed by the blade 60, the monitoring wiring layer 132 and the monitoring film are simultaneously formed with the semiconductor and the insulating film in the cutting region 22. The entire via 133 can be removed. Therefore, the monitor wiring layer 132 or the like is not cut, and the monitor wiring layer 132 or the like does not remain, so that no crack is generated from the end of the monitor wiring layer 132 or the like. And chipping can be prevented.

また、本実施の形態における半導体ウェハは、スクライブ領域２１において、切断領域２２の外の両側には、クラックストッパとなるクラックストッパ配線層５１及びクラックストッパビア５２が設けられている。クラックストッパ配線層５１及びクラックストッパビア５２は金属材料により形成されており、更に、クラック等を発生させる要因となる応力を逃すため、クラックストッパ配線層５１の一部を露出させた開口部５３が設けられている。これにより、より一層クラック等の発生を防ぐことができ、半導体装置の歩留りを更に高めることができる。 In the semiconductor wafer according to the present embodiment, a crack stopper wiring layer 51 and a crack stopper via 52 serving as a crack stopper are provided on both sides outside the cutting region 22 in the scribe region 21. The crack stopper wiring layer 51 and the crack stopper via 52 are formed of a metal material. Further, in order to release stress that causes a crack or the like, an opening 53 exposing a part of the crack stopper wiring layer 51 is formed. Is provided. Thereby, generation | occurrence | production of a crack etc. can be prevented further and the yield of a semiconductor device can further be improved.

また、上記以外の内容については、第１の実施の形態と同様である。また、本実施の形態における半導体装置は、第１の実施の形態と同様の製造方法により、即ち、図５に示す製造方法により製造することが可能である。 The contents other than those described above are the same as those in the first embodiment. Further, the semiconductor device in the present embodiment can be manufactured by the same manufacturing method as in the first embodiment, that is, by the manufacturing method shown in FIG.

〔第３の実施の形態〕
次に、第３の実施の形態における半導体ウェハについて、図８及び図９に基づき説明する。尚、図８（ａ）は、本実施の形態における半導体ウェハにおけるスクライブ領域２１を示す上面図である。図８（ｂ）は、本実施の形態における半導体ウェハの表面に形成されているモニタ用電極パッド３１の近傍の拡大図であり、図８（ｃ）は、本実施の形態における半導体ウェハの内部に形成されているモニタ用配線層３２の近傍の拡大図である。また、図９は、図８における一点鎖線８Ａ−８Ｂにおいて切断した断面図である。 [Third Embodiment]
Next, a semiconductor wafer in the third embodiment will be described with reference to FIGS. FIG. 8A is a top view showing the scribe region 21 in the semiconductor wafer in the present embodiment. FIG. 8B is an enlarged view of the vicinity of the monitor electrode pad 31 formed on the surface of the semiconductor wafer in the present embodiment, and FIG. 8C is the inside of the semiconductor wafer in the present embodiment. It is an enlarged view of the vicinity of the wiring layer for monitoring 32 formed in FIG. FIG. 9 is a cross-sectional view taken along the alternate long and short dash line 8A-8B in FIG.

このため、半導体ウェハの表面のスクライブ領域２１には、プロセスモニタとなる検査用モニタ素子４１に電圧等を印加するためのモニタ用電極パッド３１が設けられており、検査用モニタ素子４１とモニタ用電極パッド３１との間は電気的に接続されている。具体的には、本実施の形態における半導体ウェハにおいては、プロセスモニタとなる検査用モニタ素子４１とモニタ用電極パッド３１とは、クラックストッパとなるクラックストッパ配線層２５１及びクラックストッパビア２５２により接続されている。本実施の形態における半導体ウェハでは、クラックストッパ配線層２５１及びクラックストッパビア２５２は、スクライブ領域２１内であって、切断領域２２の外側に形成されている。クラックストッパ配線層２５１及びクラックストッパビア２５２はともに金属材料により形成されており、多層に形成されている各々のクラックストッパ配線層２５１はクラックストッパビア２５２により接続されている。更に、クラックストッパ配線層２５１及びクラックストッパビア２５２の近傍には、クラック等を発生させる要因となる応力を逃すための開口部２５３が設けられている。 For this reason, the scribe region 21 on the surface of the semiconductor wafer is provided with a monitor electrode pad 31 for applying a voltage or the like to the inspection monitor element 41 serving as a process monitor. The electrode pad 31 is electrically connected. Specifically, in the semiconductor wafer in the present embodiment, the inspection monitor element 41 serving as a process monitor and the monitor electrode pad 31 are connected by a crack stopper wiring layer 251 serving as a crack stopper and a crack stopper via 252. ing. In the semiconductor wafer in the present embodiment, the crack stopper wiring layer 251 and the crack stopper via 252 are formed in the scribe region 21 and outside the cutting region 22. Both the crack stopper wiring layer 251 and the crack stopper via 252 are formed of a metal material, and each crack stopper wiring layer 251 formed in multiple layers is connected by the crack stopper via 252. Further, in the vicinity of the crack stopper wiring layer 251 and the crack stopper via 252, an opening 253 is provided for releasing stress that causes cracks and the like.

本実施の形態における半導体ウェハでは、クラックストッパ配線層２５１及びクラックストッパビア２５２は、第１の実施の形態におけるモニタ用配線層３２及びモニタ用ビア３３としての機能と、クラックストッパとしての機能の双方の機能を有している。よって、本実施の形態における半導体ウェハは、クラックストッパとしての機能を有するモニタ用配線層及びモニタ用ビアが設けられたものともいうことができる。尚、この場合においては、本実施の形態におけるクラックストッパ配線層２５１及びクラックストッパビア２５２は、第１の実施の形態におけるモニタ用配線層３２及びモニタ用ビア３３に相当するものである。 In the semiconductor wafer in the present embodiment, the crack stopper wiring layer 251 and the crack stopper via 252 both function as the monitoring wiring layer 32 and the monitoring via 33 in the first embodiment and function as a crack stopper. It has the function of Therefore, it can be said that the semiconductor wafer in this embodiment is provided with a monitoring wiring layer and a monitoring via having a function as a crack stopper. In this case, the crack stopper wiring layer 251 and the crack stopper via 252 in the present embodiment correspond to the monitoring wiring layer 32 and the monitoring via 33 in the first embodiment.

従って、本実施の形態における半導体ウェハでは、切断領域２２に形成されている金属膜は、表面のモニタ用電極パッド３１のみであるため、ダイシングによる切断の際に、ブレード６０における目詰まりを殆ど起こすことがない。よって、切断された半導体チップ１０において、クラックやチッピング等が殆ど発生することはない。これにより、半導体装置の歩留りを高めることができる。 Therefore, in the semiconductor wafer according to the present embodiment, the metal film formed in the cutting region 22 is only the monitor electrode pad 31 on the surface, so that the blade 60 is almost clogged during cutting by dicing. There is nothing. Therefore, cracks and chipping hardly occur in the cut semiconductor chip 10. Thereby, the yield of the semiconductor device can be increased.

また、本実施の形態における半導体ウェハにおいては、クラックストッパとなるクラックストッパ配線層２５１及びクラックストッパビア２５２により、検査用モニタ素子４１とモニタ用電極パッド３１とが電気的に接続されている。よって、スクライブ領域２１の幅をより狭くすることができ、１つの半導体ウェハから得られる半導体チップ１０の数を増やすこと等が可能となる。 Further, in the semiconductor wafer in the present embodiment, the inspection monitor element 41 and the monitor electrode pad 31 are electrically connected by the crack stopper wiring layer 251 and the crack stopper via 252 serving as a crack stopper. Therefore, the width of the scribe region 21 can be further reduced, and the number of semiconductor chips 10 obtained from one semiconductor wafer can be increased.

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。 Although the embodiment has been described in detail above, it is not limited to the specific embodiment, and various modifications and changes can be made within the scope described in the claims.

上記の説明に関し、更に以下の付記を開示する。
（付記１）
電子回路が形成されている複数の半導体チップを作製するための半導体ウェハにおいて、
切断される前の隣接する前記半導体チップの間には、スクライブ領域が設けられており、
前記半導体チップは、ブレードにより前記スクライブ領域の一部を切断領域として除去することにより切断されて分離されるものであって、
前記スクライブ領域には、前記半導体ウェハの状態において検査を行なうための検査用モニタ素子が形成されており、
前記スクライブ領域の表面には、モニタ用電極パッドが設けられており、
前記検査用モニタ素子と前記モニタ用電極パッドは、金属材料により形成されたモニタ用配線層及びモニタ用ビアにより接続されており、
前記モニタ用配線層及び前記モニタ用ビアは、前記スクライブ領域内であって、前記切断領域の外側に形成されていることを特徴とする半導体ウェハ。
（付記２）
前記モニタ用配線層及び前記モニタ用ビアは、前記切断領域の両側に設けられていることを特徴とする付記１に記載の半導体ウェハ。
（付記３）
電子回路が形成されている複数の半導体チップを作製するための半導体ウェハにおいて、
切断される前の隣接する前記半導体チップの間には、スクライブ領域が設けられており、
前記半導体チップは、ブレードにより前記スクライブ領域の一部を切断領域として除去することにより切断されて分離されるものであって、
前記スクライブ領域には、前記半導体ウェハの状態において検査を行なうための検査用モニタ素子が形成されており、
前記スクライブ領域の表面には、モニタ用電極パッドが設けられており、
前記検査用モニタ素子と前記モニタ用電極パッドは、金属材料により形成されたモニタ用配線層及びモニタ用ビアにより接続されており、
前記モニタ用配線層及び前記モニタ用ビアは、前記切断領域の内側に形成されていることを特徴とする半導体ウェハ。
（付記４）
前記モニタ用配線層は複数設けられており、各々の前記モニタ用配線層は各々に対応した前記モニタ用ビアにより接続されていることを特徴とする付記１から３のいずれかに記載の半導体ウェハ。
（付記５）
前記スクライブ領域の内側であって、前記切断領域の外側であって、前記モニタ用配線層及び前記モニタ用ビアの外側には、クラックストッパ配線層及びクラックストッパビアが設けられていることを特徴とする付記１から４のいずれかに記載の半導体ウェハ。
（付記６）
電子回路が形成されている複数の半導体チップを切断するための半導体ウェハのスクライブ領域に、前記半導体ウェハの状態において検査を行なうための検査用モニタ素子、モニタ用電極パッド、前記検査用モニタ素子と前記モニタ用電極パッドとを接続するための金属材料により形成されたモニタ用配線層及びモニタ用ビアを形成する工程と、
前記半導体ウェハの状態において、前記検査用モニタ素子により電気的特性の検査を行なう工程と、
前記検査を行なった後、ブレードにより前記スクライブ領域の一部を切断領域として除去し、前記半導体チップに分離する工程と、
を有し、前記モニタ用配線層及び前記モニタ用ビアは、前記スクライブ領域内であって、前記切断領域の外側に形成されていることを特徴とする半導体装置の製造方法。
（付記７）
電子回路が形成されている複数の半導体チップを切断するための半導体ウェハのスクライブ領域に、前記半導体ウェハの状態において検査を行なうための検査用モニタ素子、モニタ用電極パッド、前記検査用モニタ素子と前記モニタ用電極パッドとを接続するための金属材料により形成されたモニタ用配線層及びモニタ用ビアを形成する工程と、
前記半導体ウェハの状態において、前記検査用モニタ素子により電気的特性の検査を行なう工程と、
前記検査を行なった後、ブレードにより前記スクライブ領域の一部を切断領域として除去し、前記半導体チップに分離する工程と、
を有し、前記モニタ用配線層及び前記モニタ用ビアは、前記切断領域の内側に形成されていることを特徴とする半導体装置の製造方法。
（付記８）
前記スクライブ領域の内側であり、前記切断領域の外側であって、前記モニタ用配線層及び前記モニタ用ビアの外側には、クラックストッパ配線層及びクラックストッパビアが設けられており、
前記クラックストッパ配線層及び前記クラックストッパビアは、前記モニタ用配線層及び前記モニタ用ビアを形成する際に、同時に形成されるものであることを特徴とする付記６又は７に記載の半導体装置の製造方法。
（付記９）
前記ブレードは、ダイシングにおけるブレードであることを特徴とする付記６から８のいずれかに記載の半導体装置の製造方法。 In addition to the above description, the following additional notes are disclosed.
(Appendix 1)
In a semiconductor wafer for producing a plurality of semiconductor chips on which electronic circuits are formed,
A scribe region is provided between the adjacent semiconductor chips before being cut,
The semiconductor chip is cut and separated by removing a part of the scribe area as a cutting area with a blade,
In the scribe region, an inspection monitor element for inspecting in the state of the semiconductor wafer is formed,
A monitor electrode pad is provided on the surface of the scribe region,
The inspection monitor element and the monitor electrode pad are connected by a monitor wiring layer and a monitor via formed of a metal material,
The semiconductor wafer according to claim 1, wherein the monitoring wiring layer and the monitoring via are formed in the scribe region and outside the cutting region.
(Appendix 2)
The semiconductor wafer according to appendix 1, wherein the monitoring wiring layer and the monitoring via are provided on both sides of the cutting region.
(Appendix 3)
In a semiconductor wafer for producing a plurality of semiconductor chips on which electronic circuits are formed,
A scribe region is provided between the adjacent semiconductor chips before being cut,
The semiconductor chip is cut and separated by removing a part of the scribe area as a cutting area with a blade,
In the scribe region, an inspection monitor element for inspecting in the state of the semiconductor wafer is formed,
A monitor electrode pad is provided on the surface of the scribe region,
The inspection monitor element and the monitor electrode pad are connected by a monitor wiring layer and a monitor via formed of a metal material,
The semiconductor wafer, wherein the monitor wiring layer and the monitor via are formed inside the cutting region.
(Appendix 4)
4. The semiconductor wafer according to any one of appendices 1 to 3, wherein a plurality of the monitoring wiring layers are provided, and each of the monitoring wiring layers is connected by the corresponding monitoring via. .
(Appendix 5)
A crack stopper wiring layer and a crack stopper via are provided inside the scribe region and outside the cutting region and outside the monitoring wiring layer and the monitoring via. The semiconductor wafer according to any one of appendices 1 to 4.
(Appendix 6)
An inspection monitor element for performing inspection in the state of the semiconductor wafer, a monitor electrode pad, the inspection monitor element, and a scribe region of the semiconductor wafer for cutting a plurality of semiconductor chips on which an electronic circuit is formed; Forming a monitoring wiring layer and a monitoring via formed of a metal material for connecting to the monitoring electrode pad;
In the state of the semiconductor wafer, a step of inspecting electrical characteristics by the inspection monitor element;
After performing the inspection, removing a part of the scribe region by a blade as a cutting region, and separating the semiconductor chip,
And the monitoring wiring layer and the monitoring via are formed in the scribe region and outside the cutting region.
(Appendix 7)
An inspection monitor element for performing inspection in the state of the semiconductor wafer, a monitor electrode pad, the inspection monitor element, and a scribe region of the semiconductor wafer for cutting a plurality of semiconductor chips on which an electronic circuit is formed; Forming a monitoring wiring layer and a monitoring via formed of a metal material for connecting to the monitoring electrode pad;
In the state of the semiconductor wafer, a step of inspecting electrical characteristics by the inspection monitor element;
After performing the inspection, removing a part of the scribe region by a blade as a cutting region, and separating the semiconductor chip,
A method of manufacturing a semiconductor device, wherein the monitor wiring layer and the monitor via are formed inside the cut region.
(Appendix 8)
A crack stopper wiring layer and a crack stopper via are provided inside the scribe region, outside the cutting region, and outside the monitoring wiring layer and the monitoring via,
8. The semiconductor device according to appendix 6 or 7, wherein the crack stopper wiring layer and the crack stopper via are formed at the same time when the monitoring wiring layer and the monitoring via are formed. Production method.
(Appendix 9)
9. The method of manufacturing a semiconductor device according to any one of appendices 6 to 8, wherein the blade is a blade in dicing.

１０半導体チップ
２１スクライブ領域
２２切断領域
３１モニタ用電極パッド
３２モニタ用配線層
３３モニタ用ビア
４１検査用モニタ素子
５１クラックストッパ配線層
５２クラックストッパビア
５３開口部
６０ブレード DESCRIPTION OF SYMBOLS 10 Semiconductor chip 21 Scribe area | region 22 Cutting area | region 31 Monitoring electrode pad 32 Monitoring wiring layer 33 Monitoring via 41 Inspection monitoring element 51 Crack stopper wiring layer 52 Crack stopper via 53 Opening 60 Blade

Claims

In a semiconductor wafer for producing a plurality of semiconductor chips on which electronic circuits are formed,
A scribe region is provided between the adjacent semiconductor chips before being cut,
The semiconductor chip is cut and separated by removing a part of the scribe area as a cutting area with a blade,
In the scribe region, an inspection monitor element for inspecting in the state of the semiconductor wafer is formed,
A monitor electrode pad is provided on the surface of the scribe region,
The inspection monitor element and the monitor electrode pad are connected by a monitor wiring layer and a monitor via formed of a metal material,
The semiconductor wafer according to claim 1, wherein the monitoring wiring layer and the monitoring via are formed in the scribe region and outside the cutting region.

In a semiconductor wafer for producing a plurality of semiconductor chips on which electronic circuits are formed,
A scribe region is provided between the adjacent semiconductor chips before being cut,
The semiconductor chip is cut and separated by removing a part of the scribe area as a cutting area with a blade,
In the scribe region, an inspection monitor element for inspecting in the state of the semiconductor wafer is formed,
A monitor electrode pad is provided on the surface of the scribe region,
The inspection monitor element and the monitor electrode pad are connected by a monitor wiring layer and a monitor via formed of a metal material,
The semiconductor wafer, wherein the monitor wiring layer and the monitor via are formed inside the cutting region.

A crack stopper wiring layer and a crack stopper via are provided inside the scribe region and outside the cutting region and outside the monitoring wiring layer and the monitoring via. The semiconductor wafer according to claim 1 or 2.

An inspection monitor element for performing inspection in the state of the semiconductor wafer, a monitor electrode pad, the inspection monitor element, and a scribe region of the semiconductor wafer for cutting a plurality of semiconductor chips on which an electronic circuit is formed; Forming a monitoring wiring layer and a monitoring via formed of a metal material for connecting to the monitoring electrode pad;
In the state of the semiconductor wafer, a step of inspecting electrical characteristics by the inspection monitor element;
After performing the inspection, removing a part of the scribe region by a blade as a cutting region, and separating the semiconductor chip,
And the monitoring wiring layer and the monitoring via are formed in the scribe region and outside the cutting region.

An inspection monitor element for performing inspection in the state of the semiconductor wafer, a monitor electrode pad, the inspection monitor element, and a scribe region of the semiconductor wafer for cutting a plurality of semiconductor chips on which an electronic circuit is formed; Forming a monitoring wiring layer and a monitoring via formed of a metal material for connecting to the monitoring electrode pad;
In the state of the semiconductor wafer, a step of inspecting electrical characteristics by the inspection monitor element;
After performing the inspection, removing a part of the scribe region by a blade as a cutting region, and separating the semiconductor chip,
A method of manufacturing a semiconductor device, wherein the monitor wiring layer and the monitor via are formed inside the cut region.