JPS632325A - リアクテイブイオンエツチツング装置 - Google Patents

リアクテイブイオンエツチツング装置

Info

Publication number
JPS632325A
JPS632325A JP14585586A JP14585586A JPS632325A JP S632325 A JPS632325 A JP S632325A JP 14585586 A JP14585586 A JP 14585586A JP 14585586 A JP14585586 A JP 14585586A JP S632325 A JPS632325 A JP S632325A
Authority
JP
Japan
Prior art keywords
cathode
anode
substrate
etching
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14585586A
Other languages
English (en)
Inventor
Moritaka Nakamura
守孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14585586A priority Critical patent/JPS632325A/ja
Publication of JPS632325A publication Critical patent/JPS632325A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 陽極と陰極との間の空間部に、被処理基板を包含する内
径を有し、且つ陽極に接続された感電性円筒を、陰極と
の間に所要の距離を保って陰極面に垂直に配置すること
により、陰極面上に陽極に向かって固持される被処理基
板上の、低電力処理時におけるプラズマ密度を均−花し
、これによりエツチングレートの面内分布の均一化を図
ったりアクチイプイオンエッチング装置。
〔産業上の利用分野〕
本発明はりアクティブ・イオンエツチング装置の改良に
係り、特に低電力処理時におけるエツチング速度の面内
分布を改良する構造に関する。
例えばM■S半導体ICの製造工程において、絶縁ゲー
トは、ゲート絶縁膜上にゲート電極材料膜を形成し、該
ゲート電極材料膜を所定の形状にパターンニングするこ
とによって形成される。
高速化される半導体ICにおいては、ゲート長(ゲート
電極の幅)が短く形成されるため、上記パターンニング
に際しては、基板面に垂直な方向に優勢な異方性を有す
ることによりパターンニング精度の高い、リアクティブ
・イオンエツチング(RIB)処理が用いられる。
また高速化される半導体ICにおいては、ゲート絶縁膜
が極度に薄く形成されるので、上記パターンニングに際
して、ゲート絶縁膜を残留せしめた状態でゲート電極材
料膜のパターンニングを完了させ、これによって基板が
受けるダメージを回避せしめるために、ゲート電極材料
とゲート絶縁膜との間の充分に大きいエツチングの選択
性が求められる。
そのため、高いエツチングの選択性を有するエツチング
ガスを用い、更に一層選択性を高めるために低い高周波
電力を用いてRIE処理がなされるが、この場合エツチ
ングに大きな面内分布を生ずる傾向があるので、低電力
処理に際してもエツチングの面内分布を均一に保てるR
IE処理が要望される。
〔従来の技術〕
前記半導体ICにおいて、ゲート絶縁膜には二酸化シリ
コン(Si(h)膜や窒化シリコン(Si3Nn)膜が
多く用いられ、またゲート電極材料には多結晶シリコン
(ポリSi)や、タングステン(W)、タングステンシ
リサイド(WSiz)等が用いられる。
そこで、上記ゲート電極材料層をパターンニングする際
のRIE処理においては、Sin、や Si3N4に対
して充分大きなエツチングの選択性を有する6弗化硫黄
(SF6)+5弗化塩化2炭素(CzCIFs)、或い
はSF、十酸素(0□)等のSF、系のエツチングガス
が多く用いられる。
そして更に、エツチングの選択性を高めるために、低高
周波電力によって形成される低プラズマ密度による低速
度のエツチング処理が行われる。
第3図は上記パターンニングに際して従来用いられてい
たRIE装置の要部を示す模式側断面図である。
同図において、1は基板を不純物汚染せしめない材料例
えば石英等よりなるエツチング容器、2は被処理基板を
囲む円周上に均等に複数個配設された真空排気口、3は
左右移動するゲートバルブを兼ねる陽極(対向電極)、
4はガス導入口、5はガス噴出孔、6は陰極、7は静電
チャック、8は被処理基板、9は高周波電源、1oは接
地を示している。
このような装置を用い、低電力エツチング処理を行った
際には、被処理基板8の被処理面と陽極3との距離が遠
く、且つ側方が大きく広がっていることにより、被処理
基板8上の電界強度に基板中央から周囲に向かう分布を
生じ、プラズマ密度が不均一になって、被処理面全域に
わたって−様なエツチング速度の分布が得られないとい
う問題があった。
そこで基板上の電界強度を均一化するために、陰極と陽
極を極度に近づけることも試みられたが、この場合、陰
極と陽極との平行度がとり難(いために傾いたエツチン
グ速度の分布を生じ易く、また、被処理基板の着脱が困
難であるという問題もあった。
〔発明が解決しようとする問題点〕
本発明が解決しようとする問題点は、上記のように従来
のりアクティブ・イオンエツチング(RlE)装置にお
いて、選択性を高めるために低電力処理を行う際、エツ
チングレートの均一な面内分布が得られなかった点であ
る。
〔問題点を解決するための手段〕
上記問題点は、被処理基板(8)が固持される陰極(6
)と、該陰極(6)に対向する陽極(3)との間の空間
部に、該被処理基板(8)より大きな内径を有し、該陽
極(3)に電気的に接続された導電性円筒(11)が、
該陰極(6)から離間し、該被処理基板(8)に垂直な
向きで、且つ該被処理基板(8)を囲むように配置され
てなり、該導電性円筒と陰極との距離を所要の値に規定
することによってエツチングレートの面内分布を均一化
させる本発明によるリアクティブイオンエツチング装置
によって解決される。
〔作 用〕
即ち本発明のリアクティブイオンエッチング装置におい
ては、陽極と陰極との間の空間部に、被処理基板を包含
する大きさを有し陽極と電気的に接続された導電性円筒
を、陰極から適切な距離を離し陰極に対して垂直な向き
に配置することによって、低高周波電力動作時における
該導電性円筒の投影面内に含まれる陰極上の電界強度を
均一化して該領域のプラズマ強度を均一にするものであ
り、これによって、低高周波電力動作時においても−様
なエツチング速度の面内分布を有する工・ノチング処理
が可能になる。
〔実施例〕
以下本発明を、図示実施例により具体的に説明する。
第1図は本発明に係るリアクティブ・イオンエツチング
装置における一実施例の要部を示す模式側断面図で、第
2図はエツチングレートの面内分布を示す図である。
本発明に係るリアクティブ・イオンエツチング(RIE
)装置は、例えば第1図に示すように構成される。
同図において、1は被処理基板を不純物汚染を生せしめ
るおそれのない例えば石英等よりなるエツチング容器、
2は被処理基板を囲む円周上に均等に複数個配置された
真空排気口、3はアルミニウム等の金属により形成され
左右移動するゲートバルブを兼ねる陽極(対向電極)、
4は陽極内に形成される図示しない空洞部にエツチング
ガスを送り込むガス導入口、5は陽極面に複数個均等に
配置され陽極内の空洞部からエツチングガスを噴出する
ガス噴出孔、6は図示しない冷却手段を内蔵する金属製
の陰極、7は陰極面に固着され被処理基板を密着固持す
る機能を有する静電チャック、8は被処理基板、9は例
えば13.56MHzの高周波電源、10は接地、11
は陽極に電気的に接続されたアルミニウム等よりなる導
電性円筒を示す。
直径6 in (15(ln)の基板を処理する上記R
IE装置において、各要部の寸法は概略下記のように設
定される。
即ち、 陽極3の容器内表出面の直径   20011陰極6面
即ち静電チャックの直径 150fl陽極3と陰極6間
の距離     100fi(上記構造では陽極と容器
天井間距離に対応)である。
なお上記装置においては、陽極全面から−様にエツチン
グガスが噴出され、被処理基板の全周囲から−様に真空
排気がなされるので、被処理基板の全面上でほぼ−様な
ガスの密度が得られる。
本発明に係るRIB装置においては、第1図のように、
陰極6と陽極3との間の空間部に、被処理基板8の直径
よりも大きい内径を有し、陽極3に電気的に接続された
導電性円筒11が、陰極6面と所要の距離を隔てて、陰
極面に垂直に、且つ被処理基板8を包囲するように配置
される。なお導電性円筒11と陽極3との距離は可能な
限り近づけられることが望ましく、本実施例においては
その距離が5菖菖程度になるように導電性円筒11を調
節している。
この導電性円筒11の内径を例えば2000とし、該導
電性円筒11と陰極6面即ちエツチング容器1の天井面
との距A!dを種々に変えて、150flφ被処理基板
8上に形成した燐(P)  ドープ多結晶シリコン膜を
、通常の1710程度である300mWの低電力により
エツチングして、エツチング速度の基板面内の分布を調
べた。
なお、エツチングガスにはSF6100 ccとczc
tpsloo ccの混合ガスを用い、容器内の圧力は
0.3Torrに3周整した。
その結果この装置では第2図に示すように、陰極6面(
エツチング容器の天井面)と導電性円筒11の先端との
距離dを20〜3011にした時、カーブAに示すよう
に被処理基板面全域にわたって誤差10%以内程度のほ
ぼ均一なエツチング速度の分布を得ることができた。
カーブBは導電性円筒11と陰極6との距離を10鶴に
した場合のエツチング速度の面内分布を表し、この時は
基板の周辺部が中心部よりも高いエツチング速度を有す
ることを示している。これは導電性円筒11の効果が強
く効き過ぎて、基板中心部に比べ周辺部の電界強度が強
まったことを示している。
カーブCは導電性円筒11と陰極6との距離を501−
程度に離した場合のエツチング速度の面内分布を表し、
この時は基板の中心部が周辺部よりも高いエツチング速
度を有することを示している。これは導電性円筒11の
効果が基板面に及ばなくなって、従来装置と同様に基板
中心部の電界強度が周辺部より強くなったことを示して
いる。
以上から、上記実施例においては導電性円筒11と陰極
6との距離を20〜30鶴に設定することにより、低電
力処理におけるエツチング速度のほぼ−様な面内分布が
得られる効果を生ずることが明らかである。
上記実施例においては導電性円筒を固定型にしたが、こ
の導電性円筒を、陰極との距離が調節自在な上下移動可
能な構造にしても、実施例同様の効果が得られることは
自明である。
〔発明の効果〕
以上説明のように本発明によれば、低高周波電力で駆動
する際に、−様なエツチング速度の面内分布を有するリ
アクティブ・イオンエツチング装置を提供することが出
来る。
従って本発明は高速半導体IC等の製造における高選択
比を要するエツチング処理に極めて有効である。
【図面の簡単な説明】
第1図は本発明のりアクティブ・イオンエツチング装置
の一実施例の要部模式側断面図、第2図はエツチング速
度の面内分布図、第3図は従来のりアクティブ・イオン
エツチング装置の要部模式側断面図である。 図において、 1はエツチング容器、 2は真空排気口、 3はゲートバルブ兼陽極(対向電極)、4はガス導入口
、 5はガス噴出孔、 6は陰極、 7は静電チャック、 8は被処理基板、 9は高周波電源、 10は接地、 11は導電性円筒、 dは導電性円筒と陰極間の距離 を示す。

Claims (1)

  1. 【特許請求の範囲】 被処理基板(8)が固持される陰極(6)と、該陰極(
    6)に対向する陽極(3)との間の空間部に、該被処理
    基板(8)より大きな内径を有し、該陽極(3)に電気
    的に接続された導電性円筒(11)が、該陰極(6)か
    ら離間し、 該被処理基板(8)に垂直な向きで、 且つ該被処理基板(8)を囲むように配置されてなるこ
    とを特徴とするリアクティブイオンエッチング装置。
JP14585586A 1986-06-20 1986-06-20 リアクテイブイオンエツチツング装置 Pending JPS632325A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14585586A JPS632325A (ja) 1986-06-20 1986-06-20 リアクテイブイオンエツチツング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14585586A JPS632325A (ja) 1986-06-20 1986-06-20 リアクテイブイオンエツチツング装置

Publications (1)

Publication Number Publication Date
JPS632325A true JPS632325A (ja) 1988-01-07

Family

ID=15394641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14585586A Pending JPS632325A (ja) 1986-06-20 1986-06-20 リアクテイブイオンエツチツング装置

Country Status (1)

Country Link
JP (1) JPS632325A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142584A (ja) * 2006-10-12 2012-07-26 Internatl Business Mach Corp <Ibm> クリーニング・プロセスのための副産物収集する製造プロセス及び製造装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5610932A (en) * 1979-07-09 1981-02-03 Mitsubishi Electric Corp Plasma treating apparatus
JPS59143328A (ja) * 1983-02-03 1984-08-16 Anelva Corp ドライエツチング装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5610932A (en) * 1979-07-09 1981-02-03 Mitsubishi Electric Corp Plasma treating apparatus
JPS59143328A (ja) * 1983-02-03 1984-08-16 Anelva Corp ドライエツチング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142584A (ja) * 2006-10-12 2012-07-26 Internatl Business Mach Corp <Ibm> クリーニング・プロセスのための副産物収集する製造プロセス及び製造装置

Similar Documents

Publication Publication Date Title
JPS6337193B2 (ja)
JPH0359573B2 (ja)
JPH0461729A (ja) 微小真空管及びその製造方法
JPS61119686A (ja) 平行平板型プラズマエツチング装置
US20040161940A1 (en) Semiconductor wafer processing method
JPS632325A (ja) リアクテイブイオンエツチツング装置
JPH02106925A (ja) ドライエッチング装置
JPH0618182B2 (ja) ドライエッチング装置
JPH07169745A (ja) 平行平板型ドライエッチング装置
JPS62277730A (ja) 半導体製造装置
JPH07201822A (ja) ドライエッチング装置
JPS59208727A (ja) プラズマエツチング装置
JPH0638405B2 (ja) プラズマ反応処理装置
JPS62252943A (ja) 高周波プラズマエツチング装置
JPS596543A (ja) エツチング方法および装置
JPS6094724A (ja) ドライエツチング装置
JPH0344028A (ja) プラズマエッチング装置
JPH0663107B2 (ja) 平行平板型ドライエツチング装置
JPS61172333A (ja) 半導体製造装置
JPS61272928A (ja) ドライエツチング方法
KR20000019096A (ko) 반도체 플라즈마설비의 웨이퍼 가드링
JPH0458685B2 (ja)
JPS62274725A (ja) エツチング装置
JPS6118131A (ja) プラズマ処理方法及び装置
JPS60145622A (ja) 半導体装置の製造方法