JPS63228818A - 自動周波数制御回路 - Google Patents
自動周波数制御回路Info
- Publication number
- JPS63228818A JPS63228818A JP62063163A JP6316387A JPS63228818A JP S63228818 A JPS63228818 A JP S63228818A JP 62063163 A JP62063163 A JP 62063163A JP 6316387 A JP6316387 A JP 6316387A JP S63228818 A JPS63228818 A JP S63228818A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- oscillator
- frequency
- intermediate frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 48
- 238000001514 detection method Methods 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 abstract description 11
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、例えば、０ＡＴＶ （ケーブルテレビ）コ
ンバータやチューナに用いて好適な自動周波数制御回路
に関する。
ンバータやチューナに用いて好適な自動周波数制御回路
に関する。
「従来の技術」
ＣＡＴＶコンバータやチューナ等においては、一般に同
調性能を向上させるためにＡＦＣ回路（自動周波数制御
回路）を設けている。
調性能を向上させるためにＡＦＣ回路（自動周波数制御
回路）を設けている。
ここで、第２図は、従来のアナログＡＦＣ回路を用いた
０ＡＴＶコンバータの構成を示すブロック図である。図
において、入力端子ｌに供給された映像信号は、広帯域
バンドパスフィルタ２を介してミキサ回路３の一方の入
力端に供給され、ここで、第１の局部発振回路４の出力
信号と混合され、第１の中間周波信号に変換される。第
１局部発振回路４はＰＬＬ （フェイズ・ロックド・ル
ープ）回路５によってその発振周波数が制御されるよう
になっている。ＰＬＬ回路５は、水晶振動子６に基づい
て基準周波数で発振する発振器７と、第１局部発振回路
４と発振器７の出力信号の位相差を検出する位相比較器
８と、位相比較器８の出力信号を平滑して第１の局部発
振回路４に周波数制御信号として供給するローパスフィ
ルタ９とから構成されている。
０ＡＴＶコンバータの構成を示すブロック図である。図
において、入力端子ｌに供給された映像信号は、広帯域
バンドパスフィルタ２を介してミキサ回路３の一方の入
力端に供給され、ここで、第１の局部発振回路４の出力
信号と混合され、第１の中間周波信号に変換される。第
１局部発振回路４はＰＬＬ （フェイズ・ロックド・ル
ープ）回路５によってその発振周波数が制御されるよう
になっている。ＰＬＬ回路５は、水晶振動子６に基づい
て基準周波数で発振する発振器７と、第１局部発振回路
４と発振器７の出力信号の位相差を検出する位相比較器
８と、位相比較器８の出力信号を平滑して第１の局部発
振回路４に周波数制御信号として供給するローパスフィ
ルタ９とから構成されている。
ミキサ回路３から出力される第１の中間周波信号は、狭
帯域のバンドパスフィルタ１１を介して第２のミキサ回
路１２に供給され、ここで、第２の局部発振回路１３の
出力信号と混合されて第２の中間周波信号に変換される
。この第２の中間周波信号は、狭帯域のバンドパスフィ
ルタ１４を介して出力端子１５に供給される。また、Ａ
ＦＣ回路１６は、出力端子１５に得られる第２の中間周
波信号の周波数変動に対応する制御電圧を作成し、この
制御電圧を第２の局部発振回路１３に供給して第２の局
部発振回路！３の周波数変動を抑制する。
帯域のバンドパスフィルタ１１を介して第２のミキサ回
路１２に供給され、ここで、第２の局部発振回路１３の
出力信号と混合されて第２の中間周波信号に変換される
。この第２の中間周波信号は、狭帯域のバンドパスフィ
ルタ１４を介して出力端子１５に供給される。また、Ａ
ＦＣ回路１６は、出力端子１５に得られる第２の中間周
波信号の周波数変動に対応する制御電圧を作成し、この
制御電圧を第２の局部発振回路１３に供給して第２の局
部発振回路！３の周波数変動を抑制する。
以上がアナログのＡＦＣ回路１６を用いた一般的なコン
バータの構成例であり、図示のように、第１の局部発振
回路４はＰＬＬ５によって制御し、第２の局部発振回路
１３はＡＦＣ回路１Ｇによって制御するよう１こなって
いる。
バータの構成例であり、図示のように、第１の局部発振
回路４はＰＬＬ５によって制御し、第２の局部発振回路
１３はＡＦＣ回路１Ｇによって制御するよう１こなって
いる。
ところで、従来のアナログのＡ１０回路にあっては、コ
レクシタンゲイン（局部発振回路を構成する電圧制御発
振回路の周波数変動量を出力周波数変動量で除した値）
によってその精度が決定されるため、周波数変動を押さ
えることに一定の限界があった。そして、例えば、テレ
テキスト（文字多重）放送に対応するためには、出力中
心周波数に対し±０．Ｏ１％程度の精度が要求されるが
、これをアナログのＡ１０回路で実現することは極めて
困難であった。また、ＡＦＣのロック・スピードが遅い
という欠点もあるため、従来のＡ１０回路を組み込んだ
コンバータ等においては、これらの欠点に伴って諸機能
が劣化するという実状があつた。
レクシタンゲイン（局部発振回路を構成する電圧制御発
振回路の周波数変動量を出力周波数変動量で除した値）
によってその精度が決定されるため、周波数変動を押さ
えることに一定の限界があった。そして、例えば、テレ
テキスト（文字多重）放送に対応するためには、出力中
心周波数に対し±０．Ｏ１％程度の精度が要求されるが
、これをアナログのＡ１０回路で実現することは極めて
困難であった。また、ＡＦＣのロック・スピードが遅い
という欠点もあるため、従来のＡ１０回路を組み込んだ
コンバータ等においては、これらの欠点に伴って諸機能
が劣化するという実状があつた。
そこで、第３図に示すように、ＰＬＬによって第２局部
発振回路を制御する回路が案出された。
発振回路を制御する回路が案出された。
この回路においては、プリスケーラ２０によって第２中
間周波信号を分周し、この分周出力をＰＬＬ回路２１に
供給している。ＰＬＬ回路２１においては、水晶振動子
２２に基づいて基準周波数で発振する発振器２３の出力
信号とプリスケーラ２０の出力信号とが位相比較器２４
において比較され、この位相比較器２４の出力信号がロ
ーパスフィルタ２５において平滑される。そして、ロー
パスフィルタ２５の出力信７号により、第２の局部発振
回路１３の出力周波数が一定に制御される。
間周波信号を分周し、この分周出力をＰＬＬ回路２１に
供給している。ＰＬＬ回路２１においては、水晶振動子
２２に基づいて基準周波数で発振する発振器２３の出力
信号とプリスケーラ２０の出力信号とが位相比較器２４
において比較され、この位相比較器２４の出力信号がロ
ーパスフィルタ２５において平滑される。そして、ロー
パスフィルタ２５の出力信７号により、第２の局部発振
回路１３の出力周波数が一定に制御される。
「発明が解決しようとする問題点」
しかしながら、第３図に示す回路においては、フィルタ
１４から出力される第２の中間周波信号が変調されてい
る信号であるため振幅変化が大きく、変調が深いときに
は、プリスケーラ２０の分周動作・が不正確になってそ
の出力周波数がＰＬＬ動作範囲を脱してしまい、ＰＬＬ
がかからなくなってしまうという重大な欠点があった。
１４から出力される第２の中間周波信号が変調されてい
る信号であるため振幅変化が大きく、変調が深いときに
は、プリスケーラ２０の分周動作・が不正確になってそ
の出力周波数がＰＬＬ動作範囲を脱してしまい、ＰＬＬ
がかからなくなってしまうという重大な欠点があった。
この発明は、上述した事情に鑑みてなされたものでＰＬ
ＬによるＡＦＣを行うことにより、ロック周波数精度と
ロック・スピードとを飛躍的に向上させ得るとともに、
受信信号の変調が深い場合でもロックが不安定にならず
常に良好なロック動作を行うことができるＡ１０回路を
提供することを目的としている。
ＬによるＡＦＣを行うことにより、ロック周波数精度と
ロック・スピードとを飛躍的に向上させ得るとともに、
受信信号の変調が深い場合でもロックが不安定にならず
常に良好なロック動作を行うことができるＡ１０回路を
提供することを目的としている。
「問題点を解決するための手段」
この発明は、上記問題点を解決するために、局部発振回
路から供給される局部発振信号と人力信号とを混合する
ことにより中間周波信号を作成するミキサ回路と、この
ミキサ回路から出力される中間周波信号を同期検波する
ための検波用発振信号を発生する同期検波用発振回路と
、前記検波用発振信号の分周信号と所定の基準信号との
位相差が０となるように前記局部発振回路の発振周波数
を制御する局部発振制御回路とを具備している。
路から供給される局部発振信号と人力信号とを混合する
ことにより中間周波信号を作成するミキサ回路と、この
ミキサ回路から出力される中間周波信号を同期検波する
ための検波用発振信号を発生する同期検波用発振回路と
、前記検波用発振信号の分周信号と所定の基準信号との
位相差が０となるように前記局部発振回路の発振周波数
を制御する局部発振制御回路とを具備している。
「作用」
前記検波用発振信号は、前記中間周波信号と同期した無
変調信号となり、この無変調信号を用いた信号により局
部発振信号に対しＰＬＬがかけられる。したがって、受
信信号の変調が深い場合であっても、ＰＬＬが乱れるこ
となく、安定かつ高速のＡＦＣがかけられる。
変調信号となり、この無変調信号を用いた信号により局
部発振信号に対しＰＬＬがかけられる。したがって、受
信信号の変調が深い場合であっても、ＰＬＬが乱れるこ
となく、安定かつ高速のＡＦＣがかけられる。
「実施例」
以下、図面を参照してこの発明に一実施例について説明
する。
する。
第１図は、この発明の一実施例の構成を示すブロック図
である。なお、この図において、第３図に示す各部と対
応する部分には同一の符号を付しその説明を省略する。
である。なお、この図において、第３図に示す各部と対
応する部分には同一の符号を付しその説明を省略する。
第１図に示す３０は、同期検波方式による復調回路であ
り、フィルタ１４から出力される第２の中間周波信号を
復調してベースバンドの信号を出力端子３１から出力す
る。この復調回路３０は発振器３２、位相比較器３３お
よび乗算器３４から構成されている。位相比較器３３は
第２の中間周波信号と発振器３２の出力信号とを比較し
、その位相差に対応する信号を作成して発振器３２に供
給する。これにより、発振８！！３２は第２の中間周波
信号と同一の周波数で発振する。乗算器３４は第２の中
間周波信号と発振器３２の出力信号とを乗算し、同期検
波により復調信号を作成する。
り、フィルタ１４から出力される第２の中間周波信号を
復調してベースバンドの信号を出力端子３１から出力す
る。この復調回路３０は発振器３２、位相比較器３３お
よび乗算器３４から構成されている。位相比較器３３は
第２の中間周波信号と発振器３２の出力信号とを比較し
、その位相差に対応する信号を作成して発振器３２に供
給する。これにより、発振８！！３２は第２の中間周波
信号と同一の周波数で発振する。乗算器３４は第２の中
間周波信号と発振器３２の出力信号とを乗算し、同期検
波により復調信号を作成する。
また、この実施例におけるプリスケーラ２０は、発振器
３２の出力信号を分周してＰＬＬ回路２１に供給する。
３２の出力信号を分周してＰＬＬ回路２１に供給する。
上述した構成によれば、プリスケーラ２０に入力される
発振器３２の出力信号は、第２の中間周波信号に同期し
、かつ、無変調の信号であるから、受信信号の変調が深
い場合であっても、プリスケーラ２０が誤動作すること
なく、ＰＬＬ回路２１は常に安定した動作を行う。
発振器３２の出力信号は、第２の中間周波信号に同期し
、かつ、無変調の信号であるから、受信信号の変調が深
い場合であっても、プリスケーラ２０が誤動作すること
なく、ＰＬＬ回路２１は常に安定した動作を行う。
なお、通常のＣＡ Ｔ Ｖコ、ンバータ等においては、
同期検波復調回路が設けられることが多いため、上記実
施例のように復調回路３０内の発振器３２の出力をＡＦ
Ｃに利用した場合は、部品の増加にならず、コストアッ
プにつながらないという利点が得られる。
同期検波復調回路が設けられることが多いため、上記実
施例のように復調回路３０内の発振器３２の出力をＡＦ
Ｃに利用した場合は、部品の増加にならず、コストアッ
プにつながらないという利点が得られる。
さらに、上記実施例において、選局変更を行う時には、
例えば以下のようにする。まず、選局変更のためにＰＬ
Ｌ回路５のロックが解除されると、第１、第２の中間周
波数が共に変動するため、同期検波用の発振器３２はフ
リーランとなる。そして、この時の復調出力から入力受
信信号が無くなったことを検出してＰＬＬ回路２１によ
るＡＦＣ動作を無効にすることができる。また、選局し
たところに、受信すべき信号がなかった場合も、同期検
波用の発振器３２はフリーランとなるため、この状態を
検出した信号をもとに、ＰＬＬ回路５を制御するマイク
ロコンピュータ等に対し受信信号かないこと番認識させ
、次の局に対応するＰＬＬ動作となるように指示するこ
とができる。
例えば以下のようにする。まず、選局変更のためにＰＬ
Ｌ回路５のロックが解除されると、第１、第２の中間周
波数が共に変動するため、同期検波用の発振器３２はフ
リーランとなる。そして、この時の復調出力から入力受
信信号が無くなったことを検出してＰＬＬ回路２１によ
るＡＦＣ動作を無効にすることができる。また、選局し
たところに、受信すべき信号がなかった場合も、同期検
波用の発振器３２はフリーランとなるため、この状態を
検出した信号をもとに、ＰＬＬ回路５を制御するマイク
ロコンピュータ等に対し受信信号かないこと番認識させ
、次の局に対応するＰＬＬ動作となるように指示するこ
とができる。
「発明の効果」
以上説明したように、この発明によれば、局部発振回路
から供給される局部発振信号と入力信号とを混合するこ
とにより中間周波信号を作成するミキサ回路と、このミ
キサ回路から出力される中間周波信号を同期検波するた
めの検波用発振信号を発生する同期検波用発振回路と、
前記検波用発振信号の分周信号と所定の基準信号との位
相差が０となるように前記局部発振回路の発振周波数を
制御する局部発振制御回路とを具備したので、受信信号
の変調が深くても前記検波用発振信号に基づいて分周信
号を作成するプリスケーラ等が誤動作を起こすことがな
く、常に安定かつ高精度なＡＦＣを行うことができる。
から供給される局部発振信号と入力信号とを混合するこ
とにより中間周波信号を作成するミキサ回路と、このミ
キサ回路から出力される中間周波信号を同期検波するた
めの検波用発振信号を発生する同期検波用発振回路と、
前記検波用発振信号の分周信号と所定の基準信号との位
相差が０となるように前記局部発振回路の発振周波数を
制御する局部発振制御回路とを具備したので、受信信号
の変調が深くても前記検波用発振信号に基づいて分周信
号を作成するプリスケーラ等が誤動作を起こすことがな
く、常に安定かつ高精度なＡＦＣを行うことができる。
また、ＰＬＬ構成の回路となるため、ロック・スピード
が極めて速いという利点が得られる。
が極めて速いという利点が得られる。
第１図はこの発明の一実施例の構成を示すブロック図、
第２図は従来のアナログＡＦＣを用いたコンバータの構
成を示すブロック図、第３図はＰＬＬによってＡＦＣを
行う場合の従来のコンバータの構成を示すブロック図で
ある。 １２・・・・・・ミキサ回路、！３・・・・・・第２の
局部発振回路（局部発振回路）、２３・・・・・・発振
器、２４・・・・・・位相比較回路、２５・・・・・・
ローパスフィルタ（以上２３，２４．２５は局部発振制
御回路を構成する）、２０・・・・・・プリスケーラ、
３２・・・・・・発振器（同期検波用発振回路）。
第２図は従来のアナログＡＦＣを用いたコンバータの構
成を示すブロック図、第３図はＰＬＬによってＡＦＣを
行う場合の従来のコンバータの構成を示すブロック図で
ある。 １２・・・・・・ミキサ回路、！３・・・・・・第２の
局部発振回路（局部発振回路）、２３・・・・・・発振
器、２４・・・・・・位相比較回路、２５・・・・・・
ローパスフィルタ（以上２３，２４．２５は局部発振制
御回路を構成する）、２０・・・・・・プリスケーラ、
３２・・・・・・発振器（同期検波用発振回路）。
Claims (1)
- 局部発振回路から供給される局部発振信号と入力信号と
を混合することにより中間周波信号を作成するミキサ回
路と、このミキサ回路から出力される中間周波信号を同
期検波するための検波用発振信号を発生する同期検波用
発振回路と、前記検波用発振信号の分周信号と所定の基
準信号との位相差が０となるように前記局部発振回路の
発振周波数を制御する局部発振制御回路とを具備するこ
とを特徴とする自動周波数制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62063163A JPS63228818A (ja) | 1987-03-18 | 1987-03-18 | 自動周波数制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62063163A JPS63228818A (ja) | 1987-03-18 | 1987-03-18 | 自動周波数制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63228818A true JPS63228818A (ja) | 1988-09-22 |
Family
ID=13221297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62063163A Pending JPS63228818A (ja) | 1987-03-18 | 1987-03-18 | 自動周波数制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63228818A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994003981A1 (en) * | 1992-08-06 | 1994-02-17 | Motorola Inc. | Radio having a combined pll and afc loop and method of operating the same |
-
1987
- 1987-03-18 JP JP62063163A patent/JPS63228818A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994003981A1 (en) * | 1992-08-06 | 1994-02-17 | Motorola Inc. | Radio having a combined pll and afc loop and method of operating the same |
| US5630215A (en) * | 1992-08-06 | 1997-05-13 | Motorola, Inc. | Radio having a combined PLL and AFC loop and method of operating same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107522A (en) | Automatic frequency control circuit | |
| US4575761A (en) | AFT arrangement for a double conversion tuner | |
| EP0643476B1 (en) | Direct conversion receiver | |
| US5289506A (en) | Automatic frequency control circuit | |
| US4459560A (en) | Plural phase locked loop frequency synthesizer | |
| EP0456099B1 (en) | On channel agile FM demodulator | |
| US4488123A (en) | Frequency synthesizer | |
| JPH07170127A (ja) | Ｆｍオーディオ搬送波の復調方法および復調装置 | |
| US4245351A (en) | AFT Arrangement for a phase locked loop tuning system | |
| JPS63228818A (ja) | 自動周波数制御回路 | |
| US4486717A (en) | Phase controlled oscillator including a phase lock loop and dual sweep oscillators | |
| JPS6221418B2 (ja) | ||
| KR950009407B1 (ko) | 디지탈 선국 장치와 선국 제어방법 | |
| JP2699717B2 (ja) | ダブルコンバージョン受信機用選局装置 | |
| JPS5924191Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| JP3053838B2 (ja) | 映像中間周波回路 | |
| US4158211A (en) | Automatic frequency control apparatus for television receiver | |
| JPH02224530A (ja) | チューナ選局装置 | |
| JPS6035302Y2 (ja) | 自動同調回路 | |
| JPS6136426B2 (ja) | ||
| JPS6322738Y2 (ja) | ||
| JPS6136427B2 (ja) | ||
| JPS622726B2 (ja) | ||
| JPS5814632A (ja) | 受信装置 | |
| JPS5845860B2 (ja) | 変調回路 |