JPS63227202A - ハイブリツド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 コンデンサ、ショートスタブ、１／４波長線路を組合せ
て小型化を図ったハイブリッド回路。

〔産業上の利用分野〕

本発明はマイクロ波帯°で使用されるハイブリッド回路
に関し、集中定数素子と分布定数素子を組合せることに
より小型化を図ろうとするものである。

（従来の技術〕 従来のハイブリッド回路には第５図（ａ）のブランチラ
イン型、（ｂ）　（Ｃ）の１７４波長分布結合型などが
ある。マイクロ波増幅回路では２個の増幅素子（ＧａＡ
ｓ　ＦＢＴなど）を用い、これらに並列に入力信号を与
え、各々の増幅出力の和を出力することが行なわれるが
、この増幅回路の入力側および出力側に第５図（ａｌの
ブランチライン型が使用される。

入力側に用いるとき端子Ａは信号入力端へ接続され、Ｃ
，ＤはＧａＡｓ　Ｆｌ！Ｔのゲートへ接続され、Ｂへは
反射波吸収用のダミー抵抗が接続される。出力側に用い
られるときはＡ、ＢがＧａＡｓ　ＦＥＴのドレインに、
Ｃが出力端へ、Ｄがダミー抵抗へ接続される。

〔発明が解決しようとする問題点〕

ブランチライン型のハイブリッド回路は構成が簡単であ
るが、占有面積が大きい欠点がある。即ち各ストリップ
線路β１〜１４はλ／４長であるから波長λが長いと！
１〜β４は大きなスペースをとることになる。（ｂ）　
（Ｃ）のλ／４分布結合型は小形、広帯域であるが、３
ｄＢ程度の密結合（ブランチライン型はこれ）での回路
実現は困難である。

本発明は、集中定数素子も用いてブランチライン型ハイ
ブリッドを小型化しようとするものである。

〔問題点を解決するための手段〕

第１図に、本発明の原理図を示す、１〜４は入出カスト
リップライン、５〜８はコンデンサ、−９゜１０はショ
ートスタブ、１１．１２は１／４波長ストリップライン
である。第５図（ａｌと対比すれば、５．６．９が１１
に、？、８．１０が２２に対応する。また１１．１２は
ｉ３．ｌ＊に対応するが、これらには格別の相違はない
０本発明の特徴点は、２個の直列に接続されたコンデン
サ５と６．７と８の該接続点にショートスタブ９，１０
を接続し、コンデンサ５と７，６と８の他端同志を１／
４波長ストリップライン１１．１２で接続し、かつこれ
らの接続点から入出カストリップライン１〜４を引出し
た点である。

〔作用〕

この第１図の回路も第５図（ａ）と同じ動作をする。

即ちブランチライン型ハイブリッド回路として動作する
。そして５．６．９及び？、８．１０はλ／４長を要す
ることはないから小型化が可能である。この状況は第２
図の実施例を見ると一目瞭然である。

ここで、第１図の回路がブランチライン型ハイブリッド
回路として動作する理由を説明する。第６図（為）は第
５図（ａ）と同じものであり、唯、各部にそのインピー
ダンスを付しである。図示のように入出力端Ａ−Ｄは線
路の特性インピーダンスＺ。

（本例では５０Ω）に合わせてあり、そして３ｄＢ分岐
を行なうべ（、ハイブリッドの線路１３゜１４のインピ
ーダンスＺｃはＺｏと同μ５０Ω、線路ｊ！ｌ＋　　Ｉ
ｔ２のインピーダンスＺｓは３５．４Ωにしである。こ
の入力端Ａからマイクｄ波信号を加えるとＥ点に現われ
る信号には■の経路を通ったものと■の経路を通ったも
のの２つがあるが、■の経路は■の経路よりλ／２だけ
長いのでＥ点では両信号は逆相になり、打消し合う、結
局Ｅ点はＡ点からはないのと同じになり、（ａ）は（ｂ
）のように表わせる。また（ｂｌは（Ｃ）のように表わ
せ、線路１１は２５Ωを５０Ωに変換するインピーダン
ス変換となる。

この負荷インピーダンス２５ΩはＺｏ＝５０Ωで正規化
したスミス図表上では第３図のＡ点（横軸上の０．５の
点）になる、これを３５．４Ω系で見るとＢ点（同０．
７の点）になる、１１はλ／４長なので、このＢ点から
λ／４位相が回った点は０点（１，０の点から見てＢの
１８０°反対点）になり、これを５０Ω系で見るとＤ点
になる。これに対し、負荷２５Ωを表わすＡ点にコンデ
ンサ６をつけてＡ点をＥ点にし、これにショートスタブ
９を付けてＥ点をＦ点にし、更にこれにコンデンサ５を
つけてＦ点をＤ点にすることができ、結局第１図と第５
図は等価になる。

〔実施例〕

第２図では第１図と対応する部分には同じ符号を付しで
ある。コンデンサ５〜８には本例ではチップコンデンサ
を用いており、下部のストリップラインとの取付状態は
第４図に示す如くである。

この第４８！ＩＩで１４は誘導体層、工５はその裏面の
接地導体層で、表面の導体パターン１．２．９等とスト
リップラインを構成する。

ショートスタブ９，１０は接地側が共通にされ、ねじ１
３で接地される。ストリップライン１１゜１２はλ／４
長であり、この部分仲従来と変らないので、本実施例で
は図示のように蛇行させて縮め、ストリップ線路１と４
，２と３の間隔を小にしている。これにより縦、横方向
とも小型なブランチライン型ハイブリッド回路が得られ
る。

ストリップライン１より入力された電力はコンデンサ５
，６．ショートスタブ９の各定数により決められた分配
比でストリップライン２と３に分配され、ストリップラ
イン４には出力されない。

またストリップライン２〜４に入力した場合も同様であ
る。

〔発明の効果〕

以上説明したように本発明によれば、小形で実現容易な
ハイブリッド回路が得られる。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の実施例を示す平面図、第３図は動作説
明用のスミスチャート、第４図は第２図の一部の断面図
、 ＷＳｓ図は従来例の説明図、そして 第６図はブランチライン型ハイブリッドの原理図である
。

Claims (1)

1. 【特許請求の範囲】 　２個直列接続したコンデンサ（５と６、７と８）の該
   直列接続点にショートスタブ（９、１０）を接続した回
   路を２組有し、 異なる組同志の２対のコンデンサ（５と７、６と８）の
   開放端間を１／４波長ストリップライン（１１、１２）
   で接続し、 これらのコンデンサとストリップラインとの４個の接続
   点に入、出力用ストリップライン（１〜４）を接続した
   ことを特徴とするハイブリッド回路。