JPH0141201Y2 - - Google Patents
Info
- Publication number
- JPH0141201Y2 JPH0141201Y2 JP8317183U JP8317183U JPH0141201Y2 JP H0141201 Y2 JPH0141201 Y2 JP H0141201Y2 JP 8317183 U JP8317183 U JP 8317183U JP 8317183 U JP8317183 U JP 8317183U JP H0141201 Y2 JPH0141201 Y2 JP H0141201Y2
- Authority
- JP
- Japan
- Prior art keywords
- line
- slot
- lines
- microstrip line
- microstrip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 11
- 238000002955 isolation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Waveguide Aerials (AREA)
- Waveguides (AREA)
Description
【考案の詳細な説明】
この考案はマイクロストリツプ線路とスロツト
線路により構成されるMICマジツクTの改良に
関する。
線路により構成されるMICマジツクTの改良に
関する。
第1図は従来のMICマジツクTを示している。
誘電体基板15の表面に11と12のマイクロス
トリツプ線路が直交して接続され、その交点の裏
面に於いて、空洞14を有するスロツト線路13
が、マイクロストリツプ線路12と直交する様に
構成されている。1,2,3,4は各入出力端子
である。
誘電体基板15の表面に11と12のマイクロス
トリツプ線路が直交して接続され、その交点の裏
面に於いて、空洞14を有するスロツト線路13
が、マイクロストリツプ線路12と直交する様に
構成されている。1,2,3,4は各入出力端子
である。
第2図は第1図のマジツクTに於いて、端子4
から端子2と3への直列T分岐部を示している。
また、第3図は第2図の等価回路を示している。
第2図、第3図共に第1図と同じ部分は同一番号
を付しており、点Pはスロツト線路13とマイク
ロストリツプ線路の交点、31はスロツト線路1
3の等価回路表示、32はマイクロストリツプ線
路12の等価回路表示、33は空洞14の等価イ
ンピーダンスZである。第3図に於いて、スロツ
ト線路31のインピーダンスをZs、マイクロス
トリツプ線路32のインピーダンスをZoとする
と、変成比nは実際上1に殆んど等しいから、回
路の整合条件は、 Zs=2Zo/(1+2Zo/Z) …(1) となる。ここで、空洞14のインピーダンスZが
理想的に無限大であれば、即ち、第2図の点Pに
於いて、スロツト線路13が完全開放されれば、
Zs=2Zoとなり、スロツト線路の特性インピーダ
ンスZsの周波数特性だけで制限される様な広帯
域整合が実現できる。
から端子2と3への直列T分岐部を示している。
また、第3図は第2図の等価回路を示している。
第2図、第3図共に第1図と同じ部分は同一番号
を付しており、点Pはスロツト線路13とマイク
ロストリツプ線路の交点、31はスロツト線路1
3の等価回路表示、32はマイクロストリツプ線
路12の等価回路表示、33は空洞14の等価イ
ンピーダンスZである。第3図に於いて、スロツ
ト線路31のインピーダンスをZs、マイクロス
トリツプ線路32のインピーダンスをZoとする
と、変成比nは実際上1に殆んど等しいから、回
路の整合条件は、 Zs=2Zo/(1+2Zo/Z) …(1) となる。ここで、空洞14のインピーダンスZが
理想的に無限大であれば、即ち、第2図の点Pに
於いて、スロツト線路13が完全開放されれば、
Zs=2Zoとなり、スロツト線路の特性インピーダ
ンスZsの周波数特性だけで制限される様な広帯
域整合が実現できる。
しかしながら、実際にはインピーダンスZが無
限大となる様な空洞は実現できない為に、インピ
ーダンスZの周波数特性により第3図の整合域は
制限される。従つて、より広帯域なマジツクT回
路を得るには、空洞インピーダンスZは可能な限
り高インピーダンスである事が必要である。とこ
ろで、第2図に示すスロツト線路あるいは空洞の
インピーダンスはそのスロツト幅に比例している
ので、第2図の空洞14はできるだけ大きい方が
望ましい。つまり、この様にすればスロツト線路
13に対して、点Pに於いてより完全な開放状態
を与える事となり、第2図に示す様に、端子4か
ら入力された信号を端子2と3に逆相で、広帯域
かつ効率良く変換する事ができる。
限大となる様な空洞は実現できない為に、インピ
ーダンスZの周波数特性により第3図の整合域は
制限される。従つて、より広帯域なマジツクT回
路を得るには、空洞インピーダンスZは可能な限
り高インピーダンスである事が必要である。とこ
ろで、第2図に示すスロツト線路あるいは空洞の
インピーダンスはそのスロツト幅に比例している
ので、第2図の空洞14はできるだけ大きい方が
望ましい。つまり、この様にすればスロツト線路
13に対して、点Pに於いてより完全な開放状態
を与える事となり、第2図に示す様に、端子4か
ら入力された信号を端子2と3に逆相で、広帯域
かつ効率良く変換する事ができる。
一方、第4図は第1図のマジツクTで、端子1
から端子2と3への並列T分岐部を示している。
第1図と同じ部分は同一番号を付している。本図
で線路11と線路12はマイクロストリツプ線路
である為に、裏面は完全導体である事が理想条件
であり、この条件のもとに端子1から入力された
信号が端子2と端子3に同相で効率よく変換され
る。
から端子2と3への並列T分岐部を示している。
第1図と同じ部分は同一番号を付している。本図
で線路11と線路12はマイクロストリツプ線路
である為に、裏面は完全導体である事が理想条件
であり、この条件のもとに端子1から入力された
信号が端子2と端子3に同相で効率よく変換され
る。
さて、第1図に示した従来のマジツクTは第2
図と第4図の重畳として構成されている。従つ
て、これまで説明してきたように、端子4から端
子2と3に信号を効率よく変換する為には、空洞
14を十分大きくし、スロツト線路13に対して
より完全な開放状態を与える事が必要であり、一
方、端子1から端子2と3へ信号を分配するには
空洞14をできるだけ小さくしてマイクロストリ
ツプ線路の電磁界の乱れを十分少なくし、
VSWRの劣化、アイソレーシヨン特性の劣化を
最少限度におさえる必要がある。この様に入出力
端子の選択により空洞14に対しては相反する条
件が要求され、従来のマジツクTは必ずしも良好
な特性を有してはいなかつた。
図と第4図の重畳として構成されている。従つ
て、これまで説明してきたように、端子4から端
子2と3に信号を効率よく変換する為には、空洞
14を十分大きくし、スロツト線路13に対して
より完全な開放状態を与える事が必要であり、一
方、端子1から端子2と3へ信号を分配するには
空洞14をできるだけ小さくしてマイクロストリ
ツプ線路の電磁界の乱れを十分少なくし、
VSWRの劣化、アイソレーシヨン特性の劣化を
最少限度におさえる必要がある。この様に入出力
端子の選択により空洞14に対しては相反する条
件が要求され、従来のマジツクTは必ずしも良好
な特性を有してはいなかつた。
この考案は以上の様な欠点を解消する為になさ
れたものであり、従つて本考案の目的は、より特
性のすぐれたマジツクT回路を提供しようとする
ものである。
れたものであり、従つて本考案の目的は、より特
性のすぐれたマジツクT回路を提供しようとする
ものである。
上記目的を達成する為に、この考案に係る
MICマジツク回路は、第1のマイクロストリツ
プ線路と、該第1のマイクロストリツプ線路にそ
の一端が直交して接続された第2のマイクロスト
リツプ線路と前記第1及び第2のマイクロストリ
ツプ線路の交点に於いて前記第2マイクロストリ
ツプ線路に対して一端が対称に2つ以上の線路に
分岐され且つ分岐された各線路が前記第1と第2
のマイクロストリツプ線路で囲まれた領域に配置
され更にλ/4N(Nは奇数、即ち、N=2n−1, nは自然数)の長さで短絡或いはλ/2M(Mは自然 数)の長さで開放されているスロツト線路とを具
備して構成される。
MICマジツク回路は、第1のマイクロストリツ
プ線路と、該第1のマイクロストリツプ線路にそ
の一端が直交して接続された第2のマイクロスト
リツプ線路と前記第1及び第2のマイクロストリ
ツプ線路の交点に於いて前記第2マイクロストリ
ツプ線路に対して一端が対称に2つ以上の線路に
分岐され且つ分岐された各線路が前記第1と第2
のマイクロストリツプ線路で囲まれた領域に配置
され更にλ/4N(Nは奇数、即ち、N=2n−1, nは自然数)の長さで短絡或いはλ/2M(Mは自然 数)の長さで開放されているスロツト線路とを具
備して構成される。
以下にこの考案をその好ましい各実施例につい
て図面を参照しながら具体的に説明する。
て図面を参照しながら具体的に説明する。
第5図はこの考案の第1の実施例を示す構成図
である。図において、第1図と同じ部分について
は同一番号を付しており、参照番号51と52は
一端が短絡さた長さがλ/4のスロツト線路である。
である。図において、第1図と同じ部分について
は同一番号を付しており、参照番号51と52は
一端が短絡さた長さがλ/4のスロツト線路である。
これらのスロツト線路51,52は、スロツト線
路13に対してマイクロストリツプ線路11とマ
イクロストリツプ線路12の交点に於いて開放条
件を与えていると同時に、マイクロストリツプ線
路11に対しては殆んど影響がない様にスロツト
の方向が選択されている。また、これらのスロツ
ト線路51,52がマイクロストリツプ線路11
に対して対称に配置されているのは端子1と端子
4のアイソレーション特性を劣化させない様に考
慮したものである。
路13に対してマイクロストリツプ線路11とマ
イクロストリツプ線路12の交点に於いて開放条
件を与えていると同時に、マイクロストリツプ線
路11に対しては殆んど影響がない様にスロツト
の方向が選択されている。また、これらのスロツ
ト線路51,52がマイクロストリツプ線路11
に対して対称に配置されているのは端子1と端子
4のアイソレーション特性を劣化させない様に考
慮したものである。
以上の様にこの考案の構成をとれば、端子1か
ら入力された信号は、裏面のスロツト線路の影響
を受ける事なく、極めて効率的に端子2と端子3
に同相で分配され、一方、端子4から入力された
信号は、λ/4の長さの2つの短絡スロツト線路に より完全な開放条件を得る事となり、これも極め
て効率的に端子2と端子3に逆相で分配される。
また、前述の様に、スロツト線路51,52はア
イソレーション特性を劣化させない事は明らかで
あるから、この考案のマジツクTは良好な特性を
有している事が理解できよう。
ら入力された信号は、裏面のスロツト線路の影響
を受ける事なく、極めて効率的に端子2と端子3
に同相で分配され、一方、端子4から入力された
信号は、λ/4の長さの2つの短絡スロツト線路に より完全な開放条件を得る事となり、これも極め
て効率的に端子2と端子3に逆相で分配される。
また、前述の様に、スロツト線路51,52はア
イソレーション特性を劣化させない事は明らかで
あるから、この考案のマジツクTは良好な特性を
有している事が理解できよう。
第6図はこの考案の第2の実施例を示す構成図
である。第1図と同じ部分には同一番号を付して
おり、参照番号61,62,63,64は一端が
短絡された長さがλ/4の4つのスロツト線路であ る。動作は第5図に示した第1の実施例と同じで
ある。この様に、この考案はマイクロストリツプ
線路11に対して対称に分岐され、かつ一端が短
絡されたλ/4の長さの線路であれば、任意形状及 び任意数量の分岐線路にて実現可能であり、その
効果は何ら影響を受けない。
である。第1図と同じ部分には同一番号を付して
おり、参照番号61,62,63,64は一端が
短絡された長さがλ/4の4つのスロツト線路であ る。動作は第5図に示した第1の実施例と同じで
ある。この様に、この考案はマイクロストリツプ
線路11に対して対称に分岐され、かつ一端が短
絡されたλ/4の長さの線路であれば、任意形状及 び任意数量の分岐線路にて実現可能であり、その
効果は何ら影響を受けない。
第7図はこの考案の第3の実施例を示す構成図
である。第1図と同一部分は同じ番号を付してお
り、参照番号71と72はλ/2のスロツト線路、 73と74はスロツト線路71とスロツト線路7
2に開放条件を与える空洞である。これらの分岐
線路はスロツト線路13に対してマイクロストリ
ツプ線路11と12の交点に於いて開放条件を与
える事は明らかであり、マイクロストリツプ線路
11及びマイクロストリツプ線路12に対しては
影響を殆んど与えないようにスロツト線路71,
72の方向、空洞73,74の大きさが選択でき
るので、第5図、第6図で示した第1、第2の実
施例と同一の効果を有する事がわかる。また、こ
の分岐線路がマイクロストリツプ線路11に対し
て対称に配置され、かつ、一端が開放されたλ/2 の長さの線路であれば、その形状、数量にはよら
ずにこの考案を実現できる事は明らかである。
である。第1図と同一部分は同じ番号を付してお
り、参照番号71と72はλ/2のスロツト線路、 73と74はスロツト線路71とスロツト線路7
2に開放条件を与える空洞である。これらの分岐
線路はスロツト線路13に対してマイクロストリ
ツプ線路11と12の交点に於いて開放条件を与
える事は明らかであり、マイクロストリツプ線路
11及びマイクロストリツプ線路12に対しては
影響を殆んど与えないようにスロツト線路71,
72の方向、空洞73,74の大きさが選択でき
るので、第5図、第6図で示した第1、第2の実
施例と同一の効果を有する事がわかる。また、こ
の分岐線路がマイクロストリツプ線路11に対し
て対称に配置され、かつ、一端が開放されたλ/2 の長さの線路であれば、その形状、数量にはよら
ずにこの考案を実現できる事は明らかである。
以上説明してきたように、この考案を用いれ
ば、従来のマジツクTに比べて各入出力端子間の
分配及びアイソレーシヨン並びにVSWR等の特
性が改善されるので、変復調器あるいはダブルバ
ランスミキサ等の応用に於いても、その効果を十
分発揮できることから非常に有用である。
ば、従来のマジツクTに比べて各入出力端子間の
分配及びアイソレーシヨン並びにVSWR等の特
性が改善されるので、変復調器あるいはダブルバ
ランスミキサ等の応用に於いても、その効果を十
分発揮できることから非常に有用である。
第1図は従来のMICマジツクT回路の構成図、
第2図は従来のマジツクTの直列T分岐部を示す
図、第3図は第2図の等価回路図、第4図は従来
のマジツクTの並列T分岐部を示す図、第5図は
この考案の第1の実施例を示す構成図、第6図は
この考案の第2の実施例を示す構成図、第7図は
この考案の第3の実施例を示す構成図である。 1,2,3,4……入出力端子、11,12…
…マイクロストリツプ線路、13……スロツト線
路、14……スロツトの空洞、15……誘電体基
板、31……スロツト線路の等価回路表示、32
……マイクロストリツプ線路の等価回路表示、3
3……空洞の等価インピーダンス、51,52,
61,62,63,64……一端が短絡されたス
ロツト線路、71,72……λ/2のスロツト線路、 73,74……スロツトの空洞、P……マイクロ
ストリツプ線路とスロツト線路の交点。
第2図は従来のマジツクTの直列T分岐部を示す
図、第3図は第2図の等価回路図、第4図は従来
のマジツクTの並列T分岐部を示す図、第5図は
この考案の第1の実施例を示す構成図、第6図は
この考案の第2の実施例を示す構成図、第7図は
この考案の第3の実施例を示す構成図である。 1,2,3,4……入出力端子、11,12…
…マイクロストリツプ線路、13……スロツト線
路、14……スロツトの空洞、15……誘電体基
板、31……スロツト線路の等価回路表示、32
……マイクロストリツプ線路の等価回路表示、3
3……空洞の等価インピーダンス、51,52,
61,62,63,64……一端が短絡されたス
ロツト線路、71,72……λ/2のスロツト線路、 73,74……スロツトの空洞、P……マイクロ
ストリツプ線路とスロツト線路の交点。
Claims (1)
- 【実用新案登録請求の範囲】 第1のマイクロストリツプ線路と、該第1のマ
イクロストリツプ線路に一端が直交して接続され
た第2のマイクロストリツプ線路と、前記第1及
び第2のマイクロストリツプ線路の交点に於いて
前記第2のマイクロストリツプ線路に対して一端
が対称に2つ以上の線路に分岐され且つ該分岐さ
れた各線路が前記第1と第2のマイクロストリツ
プ線路で囲まれた領域に配置され更にλ/4N(N= 2n−1、nは自然数)の長さで短絡或いはλ/2M (Mは自然数)の長さで開放されているスロット
線路とから構成されることを特徴とするMICマ
ジツクT回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8317183U JPS59189303U (ja) | 1983-05-31 | 1983-05-31 | Micマジツクt回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8317183U JPS59189303U (ja) | 1983-05-31 | 1983-05-31 | Micマジツクt回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59189303U JPS59189303U (ja) | 1984-12-15 |
JPH0141201Y2 true JPH0141201Y2 (ja) | 1989-12-06 |
Family
ID=30213130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8317183U Granted JPS59189303U (ja) | 1983-05-31 | 1983-05-31 | Micマジツクt回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59189303U (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2527781B2 (ja) * | 1988-02-05 | 1996-08-28 | 日本電信電話株式会社 | 超高速分周回路 |
-
1983
- 1983-05-31 JP JP8317183U patent/JPS59189303U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS59189303U (ja) | 1984-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4697161A (en) | Directional couplers of the branchline type | |
US3691485A (en) | Three-port quadrature hybrids | |
GB1591858A (en) | Microwave devices | |
US4543545A (en) | Microwave radio frequency power divider/combiner | |
US3946339A (en) | Slot line/microstrip hybrid | |
US4578652A (en) | Broadband four-port TEM mode 180° printed circuit microwave hybrid | |
US3991390A (en) | Series connected stripline balun | |
US5412354A (en) | Single layer double ring hybrid magic-tee | |
Mikucki et al. | A broad-band printed circuit hybrid ring power divider | |
Toulios et al. | Synthesis of symmetrical TEM-mode directional couplers | |
US4394629A (en) | Hybrid power divider/combiner circuit | |
AU616612B2 (en) | Planar airstripline-stripline magic-tee | |
JPH0141201Y2 (ja) | ||
EP0066015B1 (en) | Coupler having arbitary impedance transformation ratio and arbitary coupling ratio | |
US4455536A (en) | Push-pull microwave amplifier | |
JPS6343402A (ja) | 方向性結合器 | |
JPS5810901A (ja) | リング回路 | |
Ahn et al. | General design equations of three-port unequal power-dividers terminated by arbitrary impedances | |
US20030045262A1 (en) | Waveguide mixer/coupler | |
JPS59169203A (ja) | ストリツプ線路方向性結合器 | |
JPH0325042B2 (ja) | ||
JPH02193401A (ja) | 超高周波大電力無反射終端装置 | |
KR100211963B1 (ko) | T-브랜치라인 하이브리드 전력 분배기 구조 | |
JPH04902A (ja) | 可変電力分配回路 | |
JP2806177B2 (ja) | 高周波電力合成分配回路 |