JPS63222282A - 物品識別システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は工作機の工具や工場における部品、製品の管理
又は物流システム等に用いられる物品の識別システムに
関するものである。

〔従来技術とその問題点〕

（従来技術） 従来工作機の工具の管理や工場における組立搬送ライン
での部品、製品の識別等を機械化するためには、工具２
部品、製品等の種々の物品を識別して管理するシステム
が必要となる。従来のこのような管理システムとしては
、検知対象物にバーコード等から成るラベルを張り付け
て管理する方法や、データを二値で表すマグネット群を
識別対象に取付は所定のマグネットの極性を外部より反
転させることによってデータを保持するようにした管理
システムが知られている。しかしこのような管理システ
ムではデータの書き換えに手間がかかり、又データの信
頼性が低く保持できる情報量が少ないという問題点があ
った。そこで識別対象物にメモリを設は接触式やベース
バンド方式のデータ伝送によってこのようなメモリに必
要な情報を書込んでおき、必要に応じてその情報を読出
すようにした物品識別システムも提案されている。

（発明が解決しようとする問題点） しかしながらこのような従来の識別システムによれば、
管理に手間がかかると共に耐衝撃性、耐振動性に劣ると
いう欠点があった。又従来の識別システムでは、本体側
から所定のコードを送出しそれに対する応答の有無によ
って物品に付けられたメモリユニットとのデータ伝送が
可能な位置に達したかどうかを判別している。このよう
な判別は容易ではなく、又時間がかかるという欠点があ
った。

又データ伝送方式として接触式、非接触式のシステムが
考えられるが、接触式の場合には位置合わせを正確に行
う必要があり、又接点部分で接触不良の問題が生じ易く
、データを確実に書込むことができないという問題点が
あった。

〔発明の目的〕

本発明はこのような従来の物品識別システムの問題点に
鑑みてなされたものであって、メモリユニットが近接し
た場合にデータ伝送が可能である旨を示すステータスコ
ードを送出すると共に、データ伝送と信号伝送とを同時
に行うようにして非接触でデータ伝送を行い、且つその
間転性を向上させることを技術的課題とする。

〔発明の構成と効果〕

（問題点を解決するための手段） 本発明は識別対象である物品に取付けられるＩＤユニッ
トと、該ＩＤユニットにデータを書込み及びデータを読
出す書込／読出制御ユニットと、を具備する物品識別シ
ステムであって、第１図。

第２図及び第４図に示すように、ＩＤユニットは、電力
伝送及びデータ伝送用コイルを含み、書込／読出制御ユ
ニットと非接触で双方向のデータ伝送を行うデータ伝送
手段と、ＩＤユニットが取付けられる物品の識別データ
を記憶するメモリと、書込／読出制御ユニットより与え
られる書込／読出制御コマンドをデコードしてメモリへ
のデータの書込み、データの読出しを制御するメモリ制
御手段と、データ伝送手段のコイルに得られる出力を整
流し平滑することによってＩＤユニットの各部に直流電
源を供給する整流・平滑回路と、電源が整流・平滑回路
の出力が与えられ、データ送受信可能状態にあるときに
所定のステータスコードの読出信号をメモリ制御手段に
与えるステータスコード送出手段と、を有するものであ
り、書込／読出制御ユニットは、電力及びデータ伝送用
コイルを含み、ＩＤユニットと非接触で双方向のデータ
伝送を行うデータ伝送手段と、ＩＤユニットより送受信
可能なステータスコードを受信したときに送出すべきシ
リアルデータをデータ伝送手段に与えると共に、データ
伝送手段より与えられたデータを並列信号に変換して処
理するデータ処理手段と、を有することを特徴とするも
のである。

（作用） このような特徴を有する本発明によれば、ＩＤユニット
を識別すべき物品に取付けている。そして書込／読出制
御ユニットのデータ伝送手段は常に電力を伝送し続けて
おり、ＩＤユニットが所定の位置に達したときにコイル
に得られる交流電力を整流し平滑することによってＩＤ
ユニットの各部に直流電源を供給するようにしている。

そしてＩＤユニットは直流電源が所定レベルに達したと
きに送受信可能なステータスコードを書込／読出制御ユ
ニットに送出し、これによってデータ伝送が開始される
。データ伝送時にはＩＤユニットは書込／読出制御ユニ
ットから与えられる信号を識別し必要なデータをメモリ
に書込み、又はメモリの所定アドレスから必要なデータ
を読出して書込／読出制御ユニット側に与えている。

（発明の効果） このように本発明によれば、電磁結合を利用してＩＤユ
ニットに電力を供給しているので、ＩＤユニットに直流
電源を要することなく非接触でＩＤユニットと書込／読
出制御ユニット間との半二重のデータ伝送を行うことが
できる。又ＩＤユニットはデータ伝送が開始できる状態
となればステータスコードを送出している。従って書込
／読出制御ユニットから特別のコードを送出してデータ
伝送の可否を確認することなく、ユニットとの間で直ち
にデータ伝送を開始することができるという効果が得ら
れる。

〔実施例の説明〕

第１図は本発明の一実施例による物品識別システムの構
造を示すブロック図である。本図において物品識別シス
テムは識別の対象となる工具や部品、製品等の物品１に
直接取付けられるＩＤユニット２とＩＤユニット２にデ
ータを書込み及び読出す書込／読出制御ユニット３を有
している。書込／読出制御ユニット３は書込／読出制御
装置本体４及びＩＤユニット２と近接する位置に設けら
れ、ＩＤユニット２にデータを書込み及び読出すヘッド
部５から成り立っている。そしてＩＤユニット２と書込
／読出制御ユニット３によって物品識別システムが構成
される。書込／読出制御ユニット３は例えば更に上位の
制御機器６に接続され、上位の制御機器６より書込／読
出制御ユニット３を介してＩＤユニット２にデータを書
込み及び読出すように構成している。

（書込／読出制御ユニットの構成） さて書込／読出制御ユニット３は第２図に詳細なブロッ
ク図を示すように、ＩＤユニット２へのデータの書込み
及び読取りを制御するマイクロプロセッサ（ＭＰＵ）１
１とそのシステムプログラムを記憶するリードオンリメ
モリ　（ＲＯＭ）１２゜データを一時保持するランダム
アクセスメモリ（ＲＡＭ）１３が設けられ、更にＩＤユ
ニット２とのシリアルデータ伝送を行うシリアルインタ
ーフェース１４．上位制御機器６とのインターフェース
を行う外部インターフェース１５及び表示部１６を有し
ている。ＭＰＵＩＩは所定の処理プログラムに従ってシ
リアルインターフェース１４を介してＩＤユニット２に
データやコマンドを送出するものであって、そのデジタ
ルデータはＮＲＺのシリアル信号として符号化回路１７
に与えられる。符号化回路１７はシリアル信号をバイフ
ェーズ信号に変換するものであって、エックスクルーシ
ブオア回路から成り立っておりその出力は制御信号とし
てヘッド部５のＬＣ発振器１８に与えられる。ＬＣ発振
器１８は常に発振を継続しており符号化回路１７からの
制御信号によってその発振周波数を変化させる発振器で
あって、発振コイルＬ１を介してＩＤユニット２に信号
を伝達すると共に、その発振出力を分周器１９とＰＬＬ
回路２０に与える。分周器１９はＬＣ発振器１８の出力
を波形整形して分周することによって符号化回路１７及
びシリアルインターフェース１４にクロック信号を与え
るものである。又ＰＬＬ回路２０は周知のフェーズロッ
クドループ回路であり、ＬＣ発振器１８にＩＤユニット
２の共振回路が近接しその負荷が異なるときに発振周波
数の変化を検出することによって、ＩＤユニット２から
信号を受信するものである。ＰＬＬ回路２０の出力はロ
ーパスフィルタ２１を介して交流成分を増幅する増幅器
２２に与えられる。そして増幅器Ｚ２の出力は復号化回
路２３に与えられる。ＩＤユニット２からの信号は後述
するようにバイフェーズ符号化されているため、復号化
回路２３は増幅器２２から得られるバイフェーズ符号を
ＮＲＺのシリアル信号に変換するものである。即ち復号
化回路２３はクロックを抽出するクロック抽出部２３ａ
、及びそのクロック信号とバイフェーズ符号を入力とす
るエクスクル−シブオア回路（以下ＥＯＲ回路という）
による復号部２３ｂから成り立っており、入力のバイフ
ェーズ符号をＮＲＺ符号に変換してその出力をシリアル
インターフェース１４を介してＭＰＵＩＩに与える。こ
こでＭＰＵＩ　１．ＲＯＭ１２．ＲＡＭ１３及びシリア
ルインターフェース１４はＩＤユニット２に伝送すべき
シリアルデータを送出し、ＩＤユニットから得られたシ
リアルデータを受は取って処理するデータ処理手段２４
を構成しており、符号化回路１７．ＬＣ発振器１８、分
周器１９．ＰＬＬ回路２０．ローパスフィルタ２１．増
幅器２２と復号化回路２３は電力を伝送すると共に、双
方向でのデータ伝送を行うデータ伝送手段２５を構成し
ている。

次に第３図はヘッド部５のＬＣ発振器１８の詳細な構成
を示す回路図である。ＬＣ発振器１８は本図に示すよう
にトランジスタＴｒｉに発振コイルＬ１とコンデンサＣ
１，Ｃ２から成る共振回路が接続された発振器であって
、ＬＣ共振回路に更に並列にトランジスタＴｒ２とコイ
ルＬ２が接続されている。トランジスタＴｒ２のベース
には符号化回路１７．により制御されるトランジスタＴ
ｒ３が接続される。スイッチングトランジスタＴ　ｒ２
＋　Ｔ　ｒ３はその開閉によってコイルＬ２が共振回路
に並列に接続されるので、発振周波数を断続的に変化さ
せることができる。又コイルＬ２のホントエンド側には
コンデンサＣ３を介して分周器１９．ＰＬＬ回路２０が
接続きれている。

（ＩＤユニットの構成） ＩＤユニット２は第４図に示すようにコイルを含む共振
回路、例えばコイルＬ３とコンデンサＣ４から成るＬＣ
共振回路３工を有している。ＬＣ共振回路３１は例えば
コンデンサＣ５を断続することによってその発振周波数
を異ならせることができるように構成されており、その
一端はレベル変換器３２及び整流・平滑回路３３に与え
られる。

レベル変換器３２はＬＣ共振回路３１から得られる高周
波信号の直流レベルを変換するものであって、その出力
はＰＬＬ回路３４に与えられる。ＰＬＬ回路３４はレベ
ル変換器３２から与えられる周波数シフトキーイング（
Ｆ　Ｓ　Ｋ変調）された信号を復調して元の直列デジタ
ル信号（バイブ１−ズ符号化信号）に変換するものであ
る。ＰＬＬ回路３４の出力はローパスフィルタ３５を介
して増幅器３６に与えられる。増幅器３６の出力は復号
化回路３７に与えられる。復号化回路３７は増幅器３６
の出力よりクロックを抽出するクロック抽出部３７ａと
エクスクル−シブオア回路から成る復号部３７ｂとを有
しており、バイフェーズ符号化されているデジタル信号
を元のＮＲＺのデジタル信号に変換するものである。そ
してこのＮＲＺのデジタルシリアル信号はメモリ制御部
３８に与えられる。メモリ制御部３８には電気的書込消
去可能な不揮発性メモリであるプログラマブルリードオ
ンリメモリ　（以下ＥＥＰＲＯＭという）から成るメモ
リ３９と分周器４０が接続されている。

分周器４０はＬＣ共振回路３１よりレベル変換器３２を
介して得られる高周波信号を分周することによってメモ
リ制御部３８にクロック信号を与えるものである。メモ
リ制御部３８は復号化回路３７より得られる直列デジタ
ル信号を並列信号に変換し、そのデータに含まれるコマ
ンドを判別してメモリ３９へのデータの書込み、メモリ
３９からのデータ読出しを制御するものである。又メモ
リ制御部３８より続出されたデータ及びクロック信号は
符号化回路４１に与えられている。符号化回路４１はこ
のＮＲＺのシリアルデジタル信号をバイフェーズ符号化
するものであって、クロック信号とＮＲＺ信号の排他的
論理和をとるＥＯＲ回路から成り立っており、ＬＣ共振
回路３１の共振周波数を変化させる制御信号として与え
られる。ここでＬＣ共振回路３１．ＰＬＬ回路３４．ロ
ーパスフィルタ３５．増幅器３６．復号化回路３７及び
符号化回路４１は書込／読出制御ユニット３のヘッド部
５より与えられる高周波信号を復調するデータ伝送手段
４２を構成している。そして整流・平滑回路３３の電源
出力は更にレベル判別回路４３にも与えられる。レベル
判別回路４３は整流・平滑回路３３の電源電圧が所定レ
ベルに達し書込／読出制御ユニット３とのデータ伝送が
可能となったかどうかを判別し、ステータスコードを送
出させるステータスコード送出手段であって、ツェナダ
イオード及びシュミットトリガ回路から構成されており
、電源電圧が所定値以上となればデータ伝送が可能とな
るためその検知信号をメモリ制御部３８に与えている。

第５図はＩＤユニット２内のＬＣ共振回路３１及びレベ
ル変換器３２．整流・平滑回路３３の詳細な構成を示す
回路図である。本図に示すようにＬＣ共振回路３１はコ
イルＬ３．コンデンサＣ４の並列回路に、更に並列にコ
ンデンサＣ５がスイッチングトランジスタＴｒ４．ツェ
ナダイオードＤ１を介して接続されている。そしてＬＣ
共振回路３１に抵抗Ｒ１，ダイオードＤ２及びコンデン
サＣ６を有する整流・平滑回路３３が接続され、その出
力がＩＤユニットの各部に電源として供給される。又抵
抗Ｒ１には抵抗Ｒ２，ダイオードＤ３とツェナダイオー
ドＤ４から成不レベル変換器３２が接続され、ＬＣ共振
回路３１の出力信号の直流レベルが変換されてＰＬＬ回
路３４に与えられる。前述した符号化回路４１はスイッ
チングトランジスタＴｒ４を駆動するものであって、高
周波的にコンデンサＣ５を並列接続するトランジスタＴ
ｒ４の断続によって共振周波数を不連続に変化させるも
のである。

（メモリ制御部の構成） 第６図はメモリ制御部３８の詳細な構成を示すブロック
図である。本図においてメモリ制御部３８は復号化回路
３７より得られる直列デジタル信号を並列信号に変換す
るＳ／Ｐ変換器５１と、その出力である並列信号のコマ
ンドをデコードするコマンドデコーダ５２を有している
。Ｓ／Ｐ変換器５１にはシリアル入力制御部５３が接続
される。

シリアル入力制御部５３は所定のタイミングでクロック
信号をＳ／Ｐ変喚器５１に与えることによって必要な時
点で与えられた直列信号をパラレルデータに変換させる
ものである。コマンドデコーダ５２内には書込／読出制
御ユニット３から与えられるコマンドを一時保持するコ
マンドレジスタ５２ａ、アドレスを一時保持するアドレ
スレジスタ５２ｂ、データを一時保持するデータレジス
タ５２ｃ及び続出データのバイト数を保持するバイト数
カウンタ５２ｄが設けられている。コマンドデコーダ５
２にはコマンドの実行を制御するステータス制御部５４
．メモリ制御回路５５が接続され、更にアドレスバス５
６を介してアドレス発生回路５７が接続されている。ス
テータス制御部５４は分周器４０から与えられるクロッ
ク信号に基づいて与えられたコマンドを実行すべく各ブ
ロックを制御するものであり、又レベル判別回路４３か
らの出力に基づいて後述するように伝送開始ステータス
信号Ｓを送出すべく各部を制御するものである。又メモ
リ制御回路５５はステータス制御部５４の書込み及び読
出し信号に基づいてメモリ３９のデータの書込／読出の
制御を行うものである。又コマンドデコーダ５２のデー
タレジスタ５２Ｃの出力はデータバス５８を介してメモ
リ３９に与えられている。データバス５８にはメモリ３
９から読出されたデータを一時保持するデータバッファ
５９が接続されている。アドレス発生回路５７はコマン
ドデコーダ５２のアドレスレジスタ５２ｂからのアドレ
ス値に基づいてステータス制御部５４より与えられる歩
進信号に基づいて順次アドレスを発生するものであって
、アドレス信号はメモリ３９とステータスレジスタ６０
に与えられる。ステータスレジスタ６０は送受信のコマ
ンドや実行完了及びエラー情報を保持するレジスタであ
って、メモリ３９と同一のアドレス空間の一部に配置さ
れるものとする。又データバッファ５９のパラレル出力
はＰ／Ｓ変換器６１に接続されている。又ステータス制
御部５４は所定の条件が成立したときに各部の制御を歩
進する順序回路であって、データの出力時にはシリアル
出力制御部６２に出力の開始信号を与える。シリアル出
力制御部６２はＰ／Ｓ変換器６１に送出のタイミングに
対応したクロック信号を与えると共に、スタートストッ
プビットを付加するものである。Ｐ／Ｓ変換器６１はデ
ータの読出し時にデータバッファに保持されるデータを
直列信号に変換してパリティビット及びスタート、スト
ップビットを付加して前述した符号化回路４１に与える
ものである。

（実施例の動作） 次に第７図のフローチャート及び第８図のタイムチャー
トを参照しつつ本実施例の動作について説明する。まず
検知対象となる物品１に取付けられたＩＤユニット２が
書込／読出制御ユニット３のヘッド部５に近接すると、
書込／読出制御ユニット３のＬＣ発振器１８のコイルＬ
１より１０ユニツト２のＬＣ共振回路３１に高周波信号
が伝わる。ＬＣ発振器１８は断続することなく発振を継
続しているので、ＬＣ共振回路３１に得られた高周波信
号は整流・平滑回路３３によって直流電圧に変換され、
レベル判別回路４３の入力端及びＩＤユニット２の各ブ
ロックに電源が供給される。

レベル判別回路４３はこのレベルが所定レベル以上とな
ればメモリ制御部３８のステータス制御部５４に検知信
号を出力する。そうすればあらかじめメモリ３９に保持
されているステータスコードがステータスレジスタ６０
に与えられ、ステップ７１において第８図（ａ）に示す
ようにプリアンプルが付されてデータ伝送開始ステータ
スＳを含むステータスコードａが送出される。ＩＤユニ
ット２は以後書込／読出制御ユニット３からのコマンド
を待受は待機状態に入る。書込／読出制御ユニット３は
ＩＤユニット２よりデータを読出す必要がある場合には
、第８図に示すようにプリアンプルに続いてリードコー
ド、ＩＤユニット２のデータを読出すべき先頭アドレス
及び読取りバイト数から成る読取コマンドｂを送出する
。このコマンドｂはシリアルインターフェース１４及び
符号化回路１７を介してＬＣ発振器１８の発振周波数を
変化させることによってＦＳＸ変調されてＩＤユニット
２側に伝わる。そうすればＩＤユニット２はＬＣ共振回
路３１より同一の信号が得られ、この信号がレベル変換
器３２を介してＰＬＬ回路３４に伝えられ復調される。

そして復号化回路３７を介して復号化されこの信号がメ
モリ制御部３８に伝えられる。メモリ制御部３８は直列
信号を並列信号に変換し与えられたコマンドの第１バイ
トをコマンドレジスタ５２ａに保持しくステップ７３）
、受信エラーがなければそのコマンドをデコードしてリ
ードコード、ライトコード又は通信テストコードのいず
れかを判別する。リードコードであればステップ７５を
介してステップ７６に進み第２バイトをアドレスレジス
タ５２ｂに保持し、受信エラーがなければ第３バイトを
バイト数カウンタ５２ｄに保持し受信エラーの有無をチ
ェックする。受信エラーがなければ実行されたコードと
エラー情報を含むそのときのステータスレジスタ６０の
ステータス情報をデータバッファ５９に与え、直列信号
に変換して共振回路３１の共振周波数を変化させること
によって書込／読出制御ユニット３側に送出する（ステ
ップ８１）。そしてステップ８２ａ〜８２ｃに進んでメ
モリ制御回路５５をリードモードに設定し、アドレス発
生回路５７より与えられたアドレスを発生させてそのと
きメモリ３９から得られるデータをデータバッファ５９
に転送する。

そしてステップ８３に進んでデータバッファ５９の内容
を同様にして送出する。そしてステップ８４に進んでバ
イト数カウンタ５２ｄをデクリメントしアドレス発生回
路５７のアドレスをインクリメントしてバイト数カウン
タ５２ｄがＯとなるかどうかをチェックする（ステップ
８４．８５）。これがＯとなっていなければステップ８
２に戻って同様の処理を繰り返し、必要なデータ１〜４
を第８図のＩＤユニット２からの応答Ｃに示すように順
次送出する。そしてバイト数カウンタがＯとなればステ
ップ８５より７１に戻って同様の処理を繰り返す。

ここで第８図の応答Ｃは夫々スタートビット。

パリティビット及びストップビットが付加されて１バイ
トのデータ１〜４が構成されるものとし、それらのデー
タを例えば４バイト送出した例を示している。

次いで第８図に示すように書込／読出制御ユニット３か
らの書込コマンドｄが送出されてきた場合にはＩＤユニ
ット２は同様にしてステップ７１において第１バイトを
コマンドレジスタ５２ａに保持し、受信エラーがなけれ
ばステップ７５においてコマンドをデコードする。そし
て書込コードであればステップ８６に進んで第２バイト
をアドレスレジスタ５２ｂに保持し、更に受信エラーが
なければ第３バイトをデータレジスタ５２ｃにセットす
る（ステップ８７．８８）。そして受信エラーがなけれ
ばステップ９０ａ、　９０ｂ、　９０ｃにおいてメモリ
制御回路５５をライトモードとし、アドレス発生回路５
７よりアドレスを発生させる。そしてデータレジスタ５
２ｃに保持されているデータをメモリ３９に転送する。

そしてステップ９１に進んでステータスレジスタ６０に
そのときに実行されたエラー情報の有無をセットし、ス
テップ９２に進んでステータスレジスタの内容をデータ
バッファを介して送出する。一方ステップ７４．７７、
７９又は８７．８９において受信エラーがあれば夫々の
処理を停止してステップ９３に進んでステータスレジス
タ６０にエラー情報をセットする。そしてステップ９２
に進んでそのレジスタのデータをデータバッファ５９を
介して送出して処理を終了する。このようにすればコマ
ンドの実行内容を書込／読出制御ユニット３側に伝える
ことができる。

このように本実施例によれば、ＩＤユニット２が近接し
てデータ伝送が可能になれば直ちにデータ伝送を行うこ
とができる。又ＩＤユニットのメモリとして大容量のメ
モリを用いる場合にもメモリの任意の番地に自由にアク
セスすることができ、データ伝送の効率を大幅に向上さ
せることができる。

ここでＩＤユニット２のコイルＬ３と書込／読出側？Ｉ
Ｉユニット３のコイルＬ１との距離が一定の範囲内にあ
るとき通信が可能である。ここでデータ１バイトから成
る１フレームがスタートビット。

パリティビット　ストップビットを含め１１ビツトで構
成されるものとし、第８図に示すプリアンプルとステー
タス、アドレスが夫々１フレーム、コマンドコードとバ
イト数を合わせて１フレームとすると、第８図のａ　”
−ｃの相互のデータ伝送には１１フレームの時間を要す
る。そしてデータ伝送速度を１２００ｂｐｓとすると、
データ伝送可能を示すステータス発信を含めてＬｏｏｍ
秒間の通信時間を要するため、ＩＤユニット２の移動速
度が０．２ｍ／秒以下のときには第８図に示すように４
バイトの読取りが可能となる。

尚本実施例では書込／読出制御ユニット３からＩＤユニ
ット２にデータを伝送するために一旦ＮＲＺ信号をバイ
フェーズ符号に変換し、ＩＤユニット２から書込／読出
制御ユニット３に信号を伝送する場合にも同様にＮＲＺ
信号をバイフェーズ符号に変換して読出しているが、他
の伝送用符号を用いてもよく、又このような符号変換を
行うことなく直接ＮＲＺ信号を用いてそのままＦＳＸ変
調を行ってもよい。又ＦＳＫ変調を行うことなくベース
バント方式でデータを伝送するようにしてもよい。

更に本実施例ではメモリとして電気的消去可能なＥＥＰ
ＲＯＭを用いているが、電気的書込消去可能な種々のメ
モリ、例えばバッテリーによってバックアップされた０
ＭＯ３型メモリを用いることも可能である。

【図面の簡単な説明】

第１図は本発明の一実施例による物品識別システムの全
体構成を示すブロック図、第２図は本実施例の書込／読
出制御ユニットの構成を示すブロック図、第３図は書込
／読出制御装置のＬＣ発振器１８の構成を示す回路図、
第４図はＩＤユニットの構成を示すブロック図、第５図
はＩＤユニット内のＬＣ共振回路及びレベル変換器の構
成を示す回路図、第６図はメモリ制御部の詳細な構成を
示すブロック図、第７図は本実施例によるＩＤユニット
の動作を示すフローチャート、第８図は書込／読出制御
ユニットとＩＤユニット間の半二重データ伝送の状態を
示すタイムチャートである。 １−−−−−−一物品　　２−・−・−・ＩＤユニット
　　３・・−−一−−書込／読出制御ユニット　　４・
・・−・書込／読出制御装置本体　　５−−−−−−−
ヘッド部　　１１−・−Ｍ　Ｐ　Ｕｌ　４−−−−−−
−シリアルインターフェース　　１７．４１−・・・−
・符号化回路　　１８・・・−ＬＣ発振器　　２０．３
４−・−・−ＰＬＬ回路　　２１　、　３５−−−−−
−−Ｌ　ＰＦ　　　２３，３７−・−一一−−復号化回
路　　２４−・曲データ処理手段　　２５　、　４２−
−−−−−−データ復調手段３１−・・・ＬＣ共振回路
　　３３−・−整流・平滑回路　　３８−・−−一一−
メモリ制御部　　３９−・・・−メモリ４３・・−・レ
ベル判別回路（ステータスコード送出手段） 特許出願人　　　立石電機株式会社 代理人　弁理士　岡本官喜（他１名） ７、”ｉ　　１　１’：／１

Claims (1)

【特許請求の範囲】
1. （１）識別対象である物品に取付けられるＩＤユニット
   と、該ＩＤユニットにデータを書込み及びデータを読出
   す書込／読出制御ユニットと、を具備する物品識別シス
   テムであって、 前記ＩＤユニットは、 電力伝送及びデータ伝送用コイルを含み、前記書込／読
   出制御ユニットと非接触で双方向のデータ伝送を行うデ
   ータ伝送手段と、 ＩＤユニットが取付けられる物品の識別データを記憶す
   るメモリと、 前記書込／読出制御ユニットより与えられる書込／読出
   制御コマンドをデコードして前記メモリへのデータの書
   込み、データの読出しを制御するメモリ制御手段と、 前記データ伝送手段のコイルに得られる出力を整流し平
   滑することによってＩＤユニットの各部に直流電源を供
   給する整流・平滑回路と、電源が前記整流・平滑回路の
   出力が与えられ、データ送受信可能状態にあるときに所
   定のステータスコードの読出信号を前記メモリ制御手段
   に与えるステータスコード送出手段と、を有するもので
   あり、 前記書込／読出制御ユニットは、 電力及びデータ伝送用コイルを含み、前記 I Ｄユニッ
   トと非接触で双方向のデータ伝送を行うデータ伝送手段
   と、 前記ＩＤユニットより送受信可能なステータスコードを
   受信したときに送出すべきシリアルデータを前記データ
   伝送手段に与えると共に、前記データ伝送手段より与え
   られたデータを並列信号に変換して処理するデータ処理
   手段と、を有するものであることを特徴とする物品識別
   システム。