JPS63219213A

JPS63219213A - 電力増幅器

Info

Publication number: JPS63219213A
Application number: JP61247943A
Authority: JP
Inventors: Masanori Fujisawa; 雅憲藤沢
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1986-10-17
Filing date: 1986-10-17
Publication date: 1988-09-12
Anticipated expiration: 2010-03-29
Also published as: JPH0728186B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、電力増幅器に関するものて、特に低電圧て動
作し負荷に供給する電力か最大に得られ、かつ集積回路
Ｈｃ）化に適した電力増幅器に関するものである。

（ロ）従来の技術低電圧て作動し、大きな最大出力電流なｆＵることか出
来る増幅器が特開昭５９−９９８０８号公報に開示され
ている。前記増幅器は、第２図に示される如く、エミッ
タか共通接続された第１乃至第４トランジスタ（１）乃
至（４）と、該第１及び第３トランジスタ（１）及び（
３）のコレクタ間に接続された第１電流ミラー回路（旦
）と、前記第２及び第４トランジスタ（２）及び（４）
のコレクタ間に接続された第２電流ミラー回路（旦）と
、ベースか前記第２トランジスタ（２）のコレクタに接
続された第１出力トランジスタ（７）と、ベースが前記
第３トランジスタ（３）のコレクタに接続された第２出
力トランジスタ（８）と、該第２出力トランシスタ（８
）のコレクタ電波を反転する第３電流ミラー回路（りと
から成り、前記第１出力トランジスタ（７）の出力端と
前記第３電流ミラー回路り）の出力端とを共通接続して
出力端子（１０）と成し、前記第１乃至第４トランジス
タ（１）乃至（４）の共通エミッタに接続される定電流
トランジスタ（１１）に定電流を流し、入力信号を該第
１乃至第４トランジスタ（１）乃至（４）で作動増幅す
るとともに、第１及び第２出力トランジスタ（７）及び
（８）て増幅し、前記第１出力トランジスタ（７）の出
力電流を出力端子（１０）から負荷（１２）に供給し、
第２出力トランシスタ（８）の出力電流を第３電流ミラ
ー回路り）を介して前記出力端子（１０）から負荷（１
２）に供給する様にして、低電圧で動作し、しかも大き
な最大出力電流を得ることか出来るものである。

（ハ）発明が解決しようとする問題点しかしながら、第２図の如き増幅器では、プッシュプル
動作である為、電源電圧が低下すると、電力が十分に取
れないという問題点かあった。

また、２組の増幅器を対称に組み合せ、出力間に負荷を
接続し、それぞれ逆位相で加える様にした、いわゆるＢ
ＴＬ方式の増幅器ては高出力か得られるが、両方の増幅
器に負帰還をかけた場合において、特に負荷か小さいと
きには、一方の増幅器か十分に動作しなくなるおそれか
あった。

（ニ）問題点を解決するだめの手段本発明は、上述の点に鑑み成されたものて、エミッタと
ベースか共通接続された第１及び第２トランジスタと、
エミッタとベースが共通接続された第３及び第４トラン
ジスタとにより差動増幅回路を構成し、前記第１及び第
３トランジスタのコレクタ差電流を第１電流ミラー回路
を用いて取り出すとともに、前記第２及び第４トランジ
スタのコレクタ差電流を第２電流ミラー回路を用いて取
り出し、前記第２電流ミラー回路から取り出される差電
流を第１及び第２出力段トランジスタで増幅するととも
に、前記第１電流ミラー回路から取り出される差電流を
第３及び第４出力段トランジスタで増幅し、かつ第１及
び第３出力段トランジスタに入力側及び出力側をそれぞ
れ接続した第３電流ミラー回路と、第４及び第２出力段
トランジスタに入力側及び出力側をそれぞれ接続した第
４電流ミラー回路と、前記一方の差動対と前記第３また
は第４電流ミラー回路の一方の出力側との間に接続した
直流帰還抵抗とを備え、前記第３及び第４電流ミラー回
路の出力間に負荷を直接接続する様にした点を特徴とす
る。

（ネ）作用本発明に依れば、差動増幅段から得られる互いに逆極性
の出力電流を、第２出力段トランジスタで増幅するとと
もに第１出力段トランジスタの出力電流を第３電流ミラ
ー回路で反転して負荷に流し、かつ第３出力段トランジ
スタで増幅するとともに第４出力段トランジスタの出力
電流を第４電流ミラー回路で反転して負荷に流す様にし
ている為、入力信号に応した出力信号の電圧レベルが、
はぼ電源電圧まて負荷に印加することが出来、電力を最
大に供給することが出来る。また、直流帰還用抵抗を一
方の増幅回路にのみ設ける様にしている為、一方か他方
に追従して負帰還どうしを接続することによる不具合が
なくなる。更に、無信号時にはバランスして負荷に直流
電流か流れず、直結出来る為、結合コンデンサをなくす
ことが出来る。

（へ）実施例第１図は、本発明の一実施例を示す回路図で、（１３）
はベースが共通に入力端子（１４）に接続された第１及
び第２トランジスタ（１５）及び（１６）と、ベースが
共通に負帰還点（Ｉ７）に接続された第３及び第４トラ
ンジスタ（１８）及び（１９）と、前記第１乃至第４ト
ランジスタ（１５）乃至（１９）の共通エミッタに接続
された定電流トランジスタ（２０）とから成る差動増幅
回路、（旦）は前記第１トランジスタ（１５）のコレク
タに接続されたダイオード接続型の第５トランジスタ（
２２）と前記第３トランジスタ（１８）のコレクタに接
続されるとともに前記第５トランジスタ（２２）と電流
ミラー関係に接続された第６トランジスタ（２３）とか
ら成る第１電流ミラー回路、（菰）は前記第４トランジ
スタ（１９）のコレクタに接続されたダイオード接続型
の第７トランジスタ（２５）と前記第２トランジスタ（
１６）のコレクタに接続されるとともに前記第７トラン
シスタ（２５）と電流ミラー関係に接続された第８トラ
ンジスタ（２６）とから成る第２電流ミラー回路、（２
７）及び（２８）は共通ベースか前記第２トランジスタ
（１６）のコレクタに接続された第１及び第２出力段ト
ランジスタ、（２９）及び（３０）は共通ベースが前記
第３トランジスタ（１８）のコレクタに接続された第３
及び第４出力段トランジスタ、（３１）は前記第１出力
段トランジスタ（２７）のコレクタに接続されたダイオ
ード接続型の＄９トランジスタ（３２）と前記第３出力
段トランジスタ（２９）のコレクタに接続されるととも
に前記第９トランジスタ（３２）と電流ミラー関係に接
続された第１０トランジスタ（３３）とから成る第３電
流ミラー回路、（旦）は前記第４出力段トランジスタ（
３０）のコレクタに接続されたタイオード接続型の第１
１トランジスタ（３５）と前記第２出力段トランジスタ
（２８）のコレクタに接続されるとともに前記第１１ト
ランジスタ（３５）と電流ミラー関係に接続された第１
２トランジスタ（３６）とから成る第４電流ミラー回路
、（３７）は前記第２出力段トランジスタ（２８）と第
１２トランジスタ（３６）の共通コレクタに接続された
出力端子、（３８）は前記第３出力段トランジスタ（２
９）と第１Ｏトランジスタ（３３）の共通コレクタに接
続された出力端子、（３９）は前記負帰還点（１７）と
出力端子（３７）との間に接続された直流帰還用抵抗、
及び（４０）は前記出力端子（３７）及び（３８）間に
接続される負荷である。

次に、動作を説明する。入力端子（１４）に入力信号が
印加されない無信号時において、定電流トランジスタ（
２０）のコレクタ電流を１゜とすれば、第１乃至第４ト
ランジスタ（１５）乃至（１９）のコレクタ電流は等し
くＩ。／４となる。又、第１電流ミラー回路（ハ）の第
５及び第６トランジスタ（２２）及び（２３）のコレク
タ電流Ｔｅｌは、（たたし、ｈｒｅｐはＰＮＰトランジスタの電流増幅率
）となり、第３及び第４出力側トランジスタ（２９）及び
（３０）のベース電流を等しくＩＢとすれば、となる。

そして、前記ベース電流Ｔ、は第３及び第４トランジス
タ（２９）及び（３０）て増幅されるから、前記第３及
び第４トランジスタ（２９）及び（３０）のコレクタ電
流ＩＣ２は、となる。尚、増幅器が対称型に構成されているので、第
１及び第２出力段トランジスタ（２７）及び（２８）の
コレクタ電流は、前記第３及び第４出力段トランジスタ
（２９）及び（３０）のコレクタ電流と等しく（３）式
で示される。又、前記各コレクタ電流は、それぞれ第３
及び第４電流ミラー回路（３ｉ）及び（旦）でほぼバラ
ンスするので、出力端子（３７）及び（３８）間に流れ
る電流はなく、負荷（４０）に直流電流が流れない。

次に、入力端子（１４）に正の大入力信号か印加される
と、作動増幅器（１３）の第１及び第２トランジスタ（
１５）及び（１６）には、最大Ｉ。／２のコレクタ電流
が流れる。又、その時第３及び第４トランジスタ（１８
）及び（１９）はオフで、そのコレクタ電流は零になり
、第２電流ミラー回路（２４）の出力電流も零となる。

その為、前記第２トランジスタ（１６）のコレクタ電流
はすべて第１及び第２出力段トランジスタ（２７）及び
（２８）のベース電流によって供給されることになり、
前記第２出力段トランジスタ（２８）のベース電流は■
。／４となる。そして、前記ベースミ流Ｉ。／４は前記
第２出力段トランジスタ（２８）て増幅されるから、そ
の最大出力電流ＩＭＡＸは、となる。この時最大電力Ｐ
ＭＡＸは、ＰＭＡＸ＝　（Ｖａｃ−（ＶｃＦ、２ａ＋　Ｖｃｔ：＋
＋））　・ＩＭＡＸ（たたし、ＶＣＰ：２８及びＶＣＥ
３３は第１出力段トランジスタ（２８）及び第１０トラ
ンジスタ（３３）のコレクタ・エミッタ間飽和電圧であ
る。）一方、従来の最大電力Ｐ′ＭＡＸは、となり、ＰＭＡＸがＰ′ＭＡＸより２倍となる。又、負
荷（４０）が出力端子（３７）及び（３８）間に直接接
続される為、出力用の結合コンデンサ等が不要になり、
小型化、軽量化が出来、集積回路に好適となる。更に、
従来のＢＴＬ方式の増幅器等の様に２人力、逆位相の増
幅器を２つ用いず、１人力１増幅器て構成され、バラツ
キか少なくなり、負荷（４０）に直流電流が流れにくく
なる。

（ト）発明の効果以上述べた如く、本発明に依れば、入力信号に応じた出
力信号の電圧レベルが、はぼ電源電圧まで負荷に印加す
ることか出来、電力を最大に供給することか出来る。ま
た、負帰還をかけた増幅器どうしを接続することによる
不具合がなくなる。

更に、無信号時にはバランスして負荷に直流電流か流れ
ず、直結出来る為、結合コンデンサをなくし、小型軽量
化が出来、集積化か容易になる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
の増幅器を示す回路図である。（す）・・・差動増幅回路、　（１５）（１６）（１８
）（１９）・・・第１乃至第４トランジスタ、　（２０
）・・・定電流トランジスタ、　（２１）（２４）（３
１）（３４）−・・第１乃至第４電流ミラー回路、　（
２７）（２８）（２９）（３０）・・・第１乃至第４出
力段トランジスタ、　（３９）・・・直流帰還用抵抗。

Claims

【特許請求の範囲】

（１）エミッタとベースが共通接続された第１及び第２
トランジスタと、エミッタとベースが共通接続された第
３及び第４トランジスタと、前記第１乃至第４トランジ
スタのエミッタに共通に接続された定電流源と、前記第
１トランジスタのコレクタに入力側が、前記第３トラン
ジスタのコレクタに出力側が接続された第１電流ミラー
回路と、前記第４トランジスタのコレクタに入力側が、
前記第２トランジスタのコレクタに出力側が接続された
第２電流ミラー回路と、前記第２トランジスタのコレク
タ電流と前記第２電流ミラー回路の出力電流との差電流
を増幅する第１及び第２出力段トランジスタと、前記第
３トランジスタのコレクタ電流と前記第１電流ミラー回
路の出力電流との差電流を増幅する第３及び第４出力段
トランジスタと、前記第１出力段トランジスタのコレク
タに入力側が、前記第３出力段トランジスタのコレクタ
に出力側が接続された第３電流ミラー回路と、前記第４
出力段トランジスタのコレクタに入力側が、前記第２出
力段トランジスタのコレクタに出力側が接続された第４
電流ミラー回路と、前記第３または第４電流ミラー回路
の一方の出力側と前記第１乃至第４トランジスタの共通
接続された一方のベース間に接続された直流帰還用抵抗
とから成り、前記第２出力トランジスタと前記第４電流
ミラー回路の出力端との接続点、及び前記第４出力トラ
ンジスタと前記第３電流ミラー回路の出力端との接続点
をそれぞれ出力端子と成したことを特徴とする増幅器。