JPS63219144A - 薄型半導体モジユ−ル - Google Patents
薄型半導体モジユ−ルInfo
- Publication number
- JPS63219144A JPS63219144A JP61233574A JP23357486A JPS63219144A JP S63219144 A JPS63219144 A JP S63219144A JP 61233574 A JP61233574 A JP 61233574A JP 23357486 A JP23357486 A JP 23357486A JP S63219144 A JPS63219144 A JP S63219144A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- substrate
- thin
- semiconductor element
- thin semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000007769 metal material Substances 0.000 claims abstract description 5
- 229920003002 synthetic resin Polymers 0.000 claims description 7
- 239000000057 synthetic resin Substances 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000005452 bending Methods 0.000 abstract description 17
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 1
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は工Ｃカード用モジュール等の薄型半導体モジ
ュールに関するものである。
ュールに関するものである。
第５図は例えば特開昭６０−１８９５８７号公報に示さ
れた従来の工Ｃカードの一例を示す断面図である。図に
おいて（１）はＩＣカード、（２）は絶縁シート（２ａ
） （２ｃ）及び金属シー） （２ｂ）により構成され
るＩＯカード基材、（３）は薄型半導体モジュール、（
４）は外部電極である。
れた従来の工Ｃカードの一例を示す断面図である。図に
おいて（１）はＩＣカード、（２）は絶縁シート（２ａ
） （２ｃ）及び金属シー） （２ｂ）により構成され
るＩＯカード基材、（３）は薄型半導体モジュール、（
４）は外部電極である。
第６図は従来の薄型半導体モジュールの一例を示す平面
図であり、第７図はその断面図である。
図であり、第７図はその断面図である。
図において（５１は回路パターン、（６）はエポキシガ
ラ半導体モジュール基板、Ｉｎは絶縁材料で構成したポ
ジディング基板、 ＋９１ＱＯは接着剤等で構成した絶
縁層、（ｌυは絶縁材料で構成した外枠基板、 （１６
）は回は各層の回路パターン（５１聞及び回路パターン
（５）と外部電極（４）間を電気的に接続したスルーホ
ールである。
ラ半導体モジュール基板、Ｉｎは絶縁材料で構成したポ
ジディング基板、 ＋９１ＱＯは接着剤等で構成した絶
縁層、（ｌυは絶縁材料で構成した外枠基板、 （１６
）は回は各層の回路パターン（５１聞及び回路パターン
（５）と外部電極（４）間を電気的に接続したスルーホ
ールである。
上記の各構成部位は、第７図に示すように積層後加熱プ
レスにより所定の厚さに成形して半導体搭載用のモジュ
ール基板となる。
レスにより所定の厚さに成形して半導体搭載用のモジュ
ール基板となる。
その後、半導体素子の裏面に金属メタライズ層０３）を
設けた半導体素子α滲を半導体モジュール基板（６１に
接着剤（１りにて絶縁し固着する。そして半導体素子上
の電極（１５１と導出リードα０との間を金属細線α７
）Ｋより電気的に接続する。
設けた半導体素子α滲を半導体モジュール基板（６１に
接着剤（１りにて絶縁し固着する。そして半導体素子上
の電極（１５１と導出リードα０との間を金属細線α７
）Ｋより電気的に接続する。
次に半導体モジュールの凹部にエポキシ樹脂等の封止用
合成樹脂（１０を注入し、加熱乾燥空気等の加熱媒体を
用いて、封止用合成樹脂（１■を硬化させる。その後半
導体モジュール（３）の表面を円滑化し所望の厚さを得
るために硬化した封止用合成樹脂α璋の表面を研磨装置
により研磨して仕上げる。
合成樹脂（１０を注入し、加熱乾燥空気等の加熱媒体を
用いて、封止用合成樹脂（１■を硬化させる。その後半
導体モジュール（３）の表面を円滑化し所望の厚さを得
るために硬化した封止用合成樹脂α璋の表面を研磨装置
により研磨して仕上げる。
このようにして従来の半導体モジュールに３目ま製作さ
れＩＣカード基材（２）に接着剤を用いて固着していた
。
れＩＣカード基材（２）に接着剤を用いて固着していた
。
従来の工Ｃカードは曲げ応力に対しての機械的強度の向
上を図るためにＩＣカード基材中に金属シートを配置し
ていた。
上を図るためにＩＣカード基材中に金属シートを配置し
ていた。
従来の薄型半導体モジュールは、上記のように構成され
弾性をあまり持たない材料によって構成されていること
もあり曲げ応力に対して充分な機械的強度を有していな
いという欠点があった。
弾性をあまり持たない材料によって構成されていること
もあり曲げ応力に対して充分な機械的強度を有していな
いという欠点があった。
また、薄型半導体モジュールをＩＣカード基材に埋設し
、完成品としてのＩＣカードの曲げ応力に対しての機械
的強度を評価した場合、ＩＣカード基材中に金属シート
を挿入して、ＩＯカード全体の曲げ応力に対しての機械
的強度の向上を図ってはいるものの、ＩＣカードが強く
曲げられた際に薄型半導体モジュールを機械的に損傷さ
せる場合があるという欠点があった。
、完成品としてのＩＣカードの曲げ応力に対しての機械
的強度を評価した場合、ＩＣカード基材中に金属シート
を挿入して、ＩＯカード全体の曲げ応力に対しての機械
的強度の向上を図ってはいるものの、ＩＣカードが強く
曲げられた際に薄型半導体モジュールを機械的に損傷さ
せる場合があるという欠点があった。
この発明は上記のような問題点を解消するためになされ
たもので、薄型半導体モジュールの機械的曲げ強度にお
いて商い信頼性を確保できる工Ｃカードを得ることを目
的とする。
たもので、薄型半導体モジュールの機械的曲げ強度にお
いて商い信頼性を確保できる工Ｃカードを得ることを目
的とする。
この発明に係る薄型半導体モジュールは、半導体素子を
搭載する半導体モジュール基板に金属層として金属メタ
ライズ層を施したり、上記基板自体を金属材料で構成し
たものである。
搭載する半導体モジュール基板に金属層として金属メタ
ライズ層を施したり、上記基板自体を金属材料で構成し
たものである。
この発明における薄型半導体モジュールは半導体素子を
搭載する半導体モジュール基板に金属メタライズ層等を
施しているため、外部からの曲げ応力に対して薄型半導
体モジュールの曲げ変形を緩和し、半導体素子に加わる
機械的ストレスを軽減できるため、薄型半導体モジュー
ルの機械的信頼性が向上する。
搭載する半導体モジュール基板に金属メタライズ層等を
施しているため、外部からの曲げ応力に対して薄型半導
体モジュールの曲げ変形を緩和し、半導体素子に加わる
機械的ストレスを軽減できるため、薄型半導体モジュー
ルの機械的信頼性が向上する。
また、この発明の他の実施例に係る薄型半導体モジュー
ルは半導体素子を搭載する上記基板自体を金属材料で構
成しているため、上記と同様の効果を得ることができる
。
ルは半導体素子を搭載する上記基板自体を金属材料で構
成しているため、上記と同様の効果を得ることができる
。
第１図はこの発明のＩＣカード用薄型半導体モジュール
の一実施例を示す平面図、第２図はその断面図であり（
４）〜（７１、＋９１〜α旧ま上記従来の薄型半導体モ
ジュールと同一のものである。（８）はエポキシガラス
積層板等の合成樹脂積層板、又はビスマデイミド） Ｉ
Ｊアジン樹脂板等の合成樹脂板などで構成した半導体モ
ジュール基板の表面に金属材料をメッキ処理した金属メ
タライズ層である。
の一実施例を示す平面図、第２図はその断面図であり（
４）〜（７１、＋９１〜α旧ま上記従来の薄型半導体モ
ジュールと同一のものである。（８）はエポキシガラス
積層板等の合成樹脂積層板、又はビスマデイミド） Ｉ
Ｊアジン樹脂板等の合成樹脂板などで構成した半導体モ
ジュール基板の表面に金属材料をメッキ処理した金属メ
タライズ層である。
上記のように構成された薄型半導体モジュールにおいて
は半導体モジュール基板（６１に金属メタライズ層（８
１を施していることにより、ＩＣカード及び薄型半導体
モジュールに曲げ応力が加わった場合に従来に比べ薄型
半導体モジュールの曲げ変形が緩和され、半導体素子（
１４）の故障発生率をより抑制することができ、薄型半
導体モジュールの機械的信頼性が向上する。
は半導体モジュール基板（６１に金属メタライズ層（８
１を施していることにより、ＩＣカード及び薄型半導体
モジュールに曲げ応力が加わった場合に従来に比べ薄型
半導体モジュールの曲げ変形が緩和され、半導体素子（
１４）の故障発生率をより抑制することができ、薄型半
導体モジュールの機械的信頼性が向上する。
なお、上記実施例では半導体素子を搭載する半導体モジ
ュール基板の表面に金属メタライズ層を施したものとし
ているが半導体モジュール基板自体を曲げ強度の高い金
属基板（イ）で構成しても上記実施例と同様の効果を奏
する。
ュール基板の表面に金属メタライズ層を施したものとし
ているが半導体モジュール基板自体を曲げ強度の高い金
属基板（イ）で構成しても上記実施例と同様の効果を奏
する。
第３図、第４図に上記他の実施例を示す薄型判導体モジ
ュールの平面図及び断面図を示した。（４１〜＋５１
、 ｕｏｌ−（１９は上記実施例の薄型半導体モジュー
ルと同一のものである。金属基板（２０）と回路パター
ン（５）の間は接着剤等で構成・固着した絶縁層１２）
１（２３）が配置され電気的に絶縁される。又、金属基
板（イ）とスルーホールａ急の間は絶縁層（２りを配置
して電気的に絶縁される。尚Ｃ！（イ）は絶縁材料で構
成されたコシタクト基板である。
ュールの平面図及び断面図を示した。（４１〜＋５１
、 ｕｏｌ−（１９は上記実施例の薄型半導体モジュー
ルと同一のものである。金属基板（２０）と回路パター
ン（５）の間は接着剤等で構成・固着した絶縁層１２）
１（２３）が配置され電気的に絶縁される。又、金属基
板（イ）とスルーホールａ急の間は絶縁層（２りを配置
して電気的に絶縁される。尚Ｃ！（イ）は絶縁材料で構
成されたコシタクト基板である。
以上のように、この発明によれば薄型半導体モジュール
基板の一部に、耐曲げ性に優れた金属メタライズ層等の
金属層を配置したので、ＩＣカードが強く曲げられた場
合に薄型半導体モジュールに働らく曲げ応力が緩和され
、内蔵した半導体素子の故障発生率を抑制し、機械的曲
げ特性の優れた薄型半導体モジュールが得られる効果が
ある。
基板の一部に、耐曲げ性に優れた金属メタライズ層等の
金属層を配置したので、ＩＣカードが強く曲げられた場
合に薄型半導体モジュールに働らく曲げ応力が緩和され
、内蔵した半導体素子の故障発生率を抑制し、機械的曲
げ特性の優れた薄型半導体モジュールが得られる効果が
ある。
第１図はこの発明に係るＩＣカード用薄型半導体モジュ
ールの平面図、第２図はその断面図である。第３図はこ
の発明に係る他の実施例に係る■Ｃカード用薄型半導体
モジュールの平面図、第４図はその断面図である。第５
図は従来のＩＣカードの一例を示す断面図、第６図は従
来の薄型半導体モジュールの一例を示す平面図、第７図
はその断面図である。 （１）はＩＣカード、（２）はＩＣカード基材、（３）
は薄型半導体モジュール、（４）は外部電極、（５１は
回路パターン、（６）は半導体モジュール基板、（８１
は金属メタライズ層、 （１１）は外枠基板、 （１４
）は半導体素子、 （１６）は導出リード、 Ｃ１０）
は金属細線、（１０は封止用合成樹脂、翰は金属基板。 なお、図中同一符号は同一、又は相当部分を示す。
ールの平面図、第２図はその断面図である。第３図はこ
の発明に係る他の実施例に係る■Ｃカード用薄型半導体
モジュールの平面図、第４図はその断面図である。第５
図は従来のＩＣカードの一例を示す断面図、第６図は従
来の薄型半導体モジュールの一例を示す平面図、第７図
はその断面図である。 （１）はＩＣカード、（２）はＩＣカード基材、（３）
は薄型半導体モジュール、（４）は外部電極、（５１は
回路パターン、（６）は半導体モジュール基板、（８１
は金属メタライズ層、 （１１）は外枠基板、 （１４
）は半導体素子、 （１６）は導出リード、 Ｃ１０）
は金属細線、（１０は封止用合成樹脂、翰は金属基板。 なお、図中同一符号は同一、又は相当部分を示す。
Claims (3)
- （１）合成樹脂積層板等の絶縁材料で構成され、少くと
も半導体素子が搭載される部分に金属層を設け、外部電
極及び回路パターンを有する半導体モジュール基板、こ
の基板上に搭載した半導体素子、半導体素子と回路パタ
ーン上の導出リードを電気的に接続する金属細線、上記
半導体モジュール基板の表面を被う外枠基板、及び上記
の各構成部分を封止するための封止用合成樹脂を備えた
ことを特徴とする薄型半導体モジュール。 - （２）上記金属層は、半導体素子を搭載する半導体モジ
ュール基板に設けた金属メタライズ層であることを特徴
とする特許請求の範囲第１項記載の薄型半導体モジュー
ル。 - （３）上記金属層は、半導体素子を搭載する半導体モジ
ュール基板自体を金属材料で構成することにより設けた
ことを特徴とする特許請求の範囲第１項記載の薄型半導
体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61233574A JPS63219144A (ja) | 1986-09-30 | 1986-09-30 | 薄型半導体モジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61233574A JPS63219144A (ja) | 1986-09-30 | 1986-09-30 | 薄型半導体モジユ−ル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63219144A true JPS63219144A (ja) | 1988-09-12 |
Family
ID=16957202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61233574A Pending JPS63219144A (ja) | 1986-09-30 | 1986-09-30 | 薄型半導体モジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63219144A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975761A (en) * | 1989-09-05 | 1990-12-04 | Advanced Micro Devices, Inc. | High performance plastic encapsulated package for integrated circuit die |
-
1986
- 1986-09-30 JP JP61233574A patent/JPS63219144A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975761A (en) * | 1989-09-05 | 1990-12-04 | Advanced Micro Devices, Inc. | High performance plastic encapsulated package for integrated circuit die |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984059A (en) | Semiconductor device and a method for fabricating the same | |
| JPH0630985B2 (ja) | 支持体に集積回路を取り付ける方法、集積回路を支持する装置及び超小型電子回路装置を備えるカード | |
| US3673309A (en) | Integrated semiconductor circuit package and method | |
| JPH0216233B2 (ja) | ||
| JPS63219144A (ja) | 薄型半導体モジユ−ル | |
| JP2740977B2 (ja) | 半導体装置 | |
| JP2002373961A (ja) | 樹脂封止型電子装置 | |
| JPS62173749A (ja) | 半導体装置 | |
| JPH0324383Y2 (ja) | ||
| JP2998484B2 (ja) | 半導体装置用リードフレーム | |
| JP2676107B2 (ja) | 電子部品搭載用基板 | |
| JPS62101053A (ja) | 薄型電子回路ユニツト | |
| JPS5928996B2 (ja) | 電子部品の取付方法 | |
| JPS60154590A (ja) | フレキシブル電気回路基板 | |
| JP2000174442A (ja) | 電子部品の実装方法、及び半導体装置 | |
| JPH07164787A (ja) | Ｉｃカードの製造方法 | |
| JP2664440B2 (ja) | 混成集積回路 | |
| JPH0722729A (ja) | ハイブリッド集積回路装置の構造 | |
| JPH0222992Y2 (ja) | ||
| JPH0143872Y2 (ja) | ||
| JPS61123597A (ja) | Ｉｃカ−ドの製造方法 | |
| JPS60227492A (ja) | 電子回路ブロツク | |
| JPH0730060A (ja) | 両面型ハイブリッド集積回路装置の構造 | |
| JPS63182198A (ja) | カ−ド内蔵用ｉｃモジユ−ル | |
| JP2001024107A (ja) | 半導体装置実装構造 |