JPS63216975A - 薄膜処理装置 - Google Patents

薄膜処理装置

Info

Publication number
JPS63216975A
JPS63216975A JP4903987A JP4903987A JPS63216975A JP S63216975 A JPS63216975 A JP S63216975A JP 4903987 A JP4903987 A JP 4903987A JP 4903987 A JP4903987 A JP 4903987A JP S63216975 A JPS63216975 A JP S63216975A
Authority
JP
Japan
Prior art keywords
electrodes
electrode
thin film
etching
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4903987A
Other languages
English (en)
Inventor
Michio Sato
道雄 佐藤
Hiroshi Takeuchi
寛 竹内
Hideyo Kagami
英世 加賀見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4903987A priority Critical patent/JPS63216975A/ja
Publication of JPS63216975A publication Critical patent/JPS63216975A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、基体上に薄膜を形成するか、或いは基体上の
薄膜をエツチングする薄膜処理装置に関する。
(従来の技術) 平板状や円筒状等の形状を有する基体上に、絶縁性、光
導電性、半導体特性等を有する薄膜を形成する方法とし
ては、例えばプラズマ放電を利用した方法があり、集積
回路用の絶縁膜の形成や太陽電池の作製或いは電子写真
感光体の作製等に使用されている。
プラズマ放電を利用した成膜方法としては、プラズマC
VD法が知られている。このプラズマCVD法は、減圧
した真空槽内に成膜用の反応ガスを導入し、プラズマエ
ネルギにより反応ガスを分解して活性度の高い粒子(ラ
ジカル)を励起し、基体上に上記の様な薄膜を形成す゛
るもので、従来の熱CVD法に比べ300℃前後の低い
温度で健全な膜形成ができるという特徴がある。
このようなプラズマCVD法に使用される装置の代表的
な例を、第1図及び第2図を参照して説明する。
第1図は、平板状等の基体に成膜を行なうのに好適なプ
ラズマCVD装置であり、図中の1は真空槽である。こ
の真空槽1には、真空ポンプ等で構成される真空排気系
2が連結されている。前記真空槽l内には、一対の平行
平板電極3.4が配置されている。その一方の電極3は
、高周波電源5に接続され、カソード電極として機能す
る。他方の電極4は、通常接地されており、アノード電
極として機能する。前記アノード電極4の底部付近には
、ヒータ6が配置されている。また、前記真空槽lには
、反応ガスをガスボンベや配或いはガス流量調整バルブ
等で構成されるガス導入系7が連結されている。このよ
うな構成のプラズマCVD装置において、アノード電極
4上に平板状の基体8を設置し、真空排気系2を作動し
て真空槽l内を所定の真空度に保持しながら、基体8を
ヒータ6によって300℃〜350℃程度に加熱し、基
体8の温度が一定になった時点でガス導入系7から反応
ガスを真空槽1内に供給すると共に、カソード電極3に
高周波電源5から18.56 MHzの高周波電圧を印
加すると、反応ガスは前記電極3.4間で励起された放
電により活性化され、アノード電極4上に保持された基
体8上に所望の薄膜が形成される。
第2図は、円筒状等の基体に成膜を行なうのに好適なプ
ラズマCVD装置であり、図中の11は真空槽である。
この真空槽11には、真空ポンプ等で構成される真空排
気系12が連結されている。前記真空槽ll内には、一
対の同軸形対向電極13.14が配置されている。一方
の電極13は、高周波電源15に接続され、カソード電
極として機能する。他方の電極14は、通常接地されて
おり、アノード電極として機能すると共に、回転機構1
6により回転する構造になっている。前記アノード電極
14の内部には、ヒータ17が挿入されている。また、
前記真空槽11には、反応ガスをガスボンベや配管或い
はガス流量調整バルブ等で構成されるガス導入系18が
連結されている。このような構成のプラズマCVD装置
において、アノード電極14に円筒状の基体19を保持
させ、真空排気系12を作動して真空槽ll内を所定の
真空度に保持しながら、基体19を保持したアノード電
極14を回転機構1Bにより回転させつつ該基体19を
ヒータ17によって300℃〜350℃程度に均一加熱
し、基体19の温度が一定になった時点でガス導入系1
8から反応ガスを真空槽11内に供給すると共に、カソ
ード電極13に高周波電源15から13.56 MHz
の高周波電圧を印加すると、反応ガスは前記電極13.
14間で励起された放電により活性化され、アノード電
極14に保持された円筒状の基体19上に所望の薄膜が
形成される。
上述したプラズマCVD装置による絶縁膜、パッシベー
ション膜用の酸化シリコン、窒化シリコンや光電変換素
子用のアモルファスシリコンの成膜には、主としてモノ
シランガス(SI H4)、アンモニアガス(NH3)
、窒素ガス(N2)等の混合ガスが使用される。かかる
反応ガスを用いて数回成膜処理を行なうと、電極表面に
も薄膜が堆積され、電極間の放電が不安定となり、所望
の特性を有する薄膜を得ることが困難となる。このため
、電極に厚さ数μmの膜が堆積する毎に、フレオン(C
F4)と酸素(02)の混合ガスを用い、堆積膜を気化
除去するプラズマクリーニングを行なっている。しかし
ながら、従来のカソード電極及びアノード電極は、5U
S304,5US316L等のステンレス鋼により形成
されているため、前記フレオンと酸素の混合ガスのよう
に腐食性の強いガスが接触すると、電極が腐食してその
表面に腐食被膜を生成する。このように電極表面に腐食
被膜が生成すると、成膜時に剥離して装置内で発塵し、
成膜中に混入する。その結果、例えば半導体素子では、
配線の通電不良等の不具合を生じ、製造歩留りが低下す
るという問題があった。
一方、基体上の薄膜をエツチングする方法として、例え
ばドライエツチング技術を利用したものがあり、コンタ
クト開孔用の酸化シリコンのエツチング、ゲート電極形
成のための多結晶シリコンのエツチング、更にAノ配線
のパターン形成として使用されている。
ドライエツチング技術は、真空槽内に反応ガスを導入し
、電極間のグロー放電により得られるラジカルやイオン
によって、基体上の薄膜をエツチングするもので、プラ
ズマエツチングと反応性イオンエツチングに分類される
。プラズマエツチングはプラズマ中の主としてラジカル
を利用しているのに対して、反応性イオンエツチングは
ラジカルの反応性とイオンエツチングを利用している。
このようなドライエツチング装置の代表的な例を、第3
図又は第4図を参照して説明する。
第3図は、平行平板型のプラズマエツチング装置であり
、図中の21は図示しない排気系により真空排気される
真空槽である。この真空tfj21内には、一対の平行
平板電極22.23が配置されている。一方の電極22
には高周波電源24が接続され、カソード電極として機
能する。他方の電極23は、接地されており、アノード
電極として機能する。このような構成のプラズマエツチ
ング装置において、アノード電極23上に基体25を設
置し、図示しない排気系により真空槽21内を所定の真
空度にした後、図示しないガス導入管よりエツチングガ
スを真空槽21内に導入し、高周波電源24よりカソー
ド電極22に高周波電圧を印加すると、電極22.23
の間にプラズマが発生し、その中のラジカルにより基体
25表面に堆積された薄膜がエツチングされる。
第4図は、平行平板型の反応性イオンエツチング装置で
あり、図中の31は図示しない排気系により真空排気さ
れる真空槽である。この真空m31内には、一対の平行
平板電極32.33が配置されている。一方の電極32
は、接地されており、カソード電極として機能する。他
方の電極33は、高周波電源34が接続され、アノード
電極として機能する。
このような構成のプラズマエツチング装置において、ア
ノード電極33上に基体35を設置し、図示しない排気
系により真空槽31内を所定の真空度にした後、図示し
ないガス導入管よりエツチングガスを真空槽31内に導
入し、高周波電源34よりアノード電極33に高周波電
圧を印加すると、電極32.33の間にプラズマが発生
すると共に、該プラズマ中のイオンがカソードシースで
加速されて高エネルギを持つため、基体35表面に堆積
された薄膜への該イオンの入射により、薄膜のエツチン
グがなされる。
上述したドライエツチング装置による絶縁用の酸化シリ
コンやゲート電極用の多結晶シリコン、更に配線用のア
ルミニウムのエツチングには、フレオン(CF4)等の
フッ素ガスやテトラクロロメタン(CCj’4)等の塩
素ガスが使用される。
しかしながら、従来のカソード電極及びアノード電極は
、5US304.5US316L等のステンレス鋼で形
成され・ているため、前記腐食性の強いガスを用いてエ
ツチングを行なうと、該電極が腐食損傷し、装置内で発
塵する。発生した粉塵が基体上の薄膜に付着すると、該
粉塵がエツチングマスクとして作用し、配線短絡やコン
タクト開孔不良等を引起こすため、半導体素子等の製造
歩留りが低下するという問題があった。
(発明が解決しようとする問題点) 本発明は上記従来の問題点を解決するためになされたも
ので、腐食性ガスによる真空槽内に配置された電極の腐
食損傷を防止し、高信頼性、高歩留りの成膜或いは高信
頼性のエツチングが可能な薄膜処理装置を提供しようと
するものである。
[発明の構成コ (問題点を解決するための手段) 本発明は、反応ガスが供給される真空槽と該槽内に放電
を励起させるためのカソード電極、アノード電極を設け
た薄膜処理装置において、前記カソード電極及びアノー
ド電極が、重量比でCrが20%以下含有し、残部が実
質的にNiからなることを特徴とする薄膜処理装置であ
る。
次に、本発明の薄膜処理装置の電極を構成する合金中の
金属の役割及び配合量の限定理由について詳細に説明す
る。なお、以下の説明における%は重工%を意味するも
のである。
C「は、高温における耐ハロゲン性及び耐酸化性を維持
するために、基本的な元素である。C「の配合量が20
%を超えると、σ相が生成して熱間加工性と共に高温強
度を低下させる。より好ましいC「の配合量は、5.0
〜15.0%の範囲である。
以上説明したCrの他に、更に固溶、析出強化による高
温強度及び保護性成膜の密着性を改善するため、A I
o、3〜3.5%、TIO,5〜3.0%及びZr、N
b、Vのうち少なくとも1種以上3.0%以下、更にY
、La 、Ceのうち少なくとも1種以上0.2%以下
含有させることができる。
上記AIは、耐酸化性の改善に効果のある元素で、特に
高温の酸化性雰囲気において、Crの共存下でA120
3を主体とする緻密な酸化被膜を形成し、高温耐酸化性
を著しく向上させる。かかるAI!の配合量を0.3%
未満にすると、該A、l?の配合効果を充分に達成でき
ず、かといってその配合量が3.5%を超えると、Ni
と金属間化合物(Ni3Ai)を形成し、融点の低下と
熱間加工性の劣化を起こす恐れがある。
上記Tiは、Cとの結合力がC「より大きい元素で、C
rが結晶粒界においてC「炭化物を生成してC「欠乏層
を形成することを阻止し、その結果孔食を防止する効果
を発揮する。かかるTi配合量を0.5%未満にすると
、該Tiの配合効果を充分に達成できず、かといってそ
の配合量が3.0%を超えると、その効果の増大化を期
待できないばかりか、コスト上昇を招く。
上記Zr 、、Nb5Vは、C及びNと反応してマトリ
ックス中に微細な炭窒化物を形成し、温強度を向上する
と共に、熱間加工割れを抑制するのに有効である。かか
る元素を配合量が3.0%を超えると、合金を脆化させ
る。なお、これらの元素はいずれか1種を単独添加して
も、2種以上を複合添加しても良く、合計量で」〕限が
3.0%以下であれば良い。より好ましいこれら金属の
配合量は、0.5〜2,0%である。
上記Y −L a SCeは、保護性成膜の密着性の改
善に効果のある元素である。かかる元素の配合量が0.
2%を超えると、成膜の保護作用を失わせる恐れがある
。なお、これらの元素はいずれか1種を単独添加しても
、2種以上を複合添加しても良く、合計量で上限が0.
2%以下であればよい。
より好ましいこれらの元素の配合量は、0.02〜06
1%の範囲である。
(作用) 本発明によれば、上述した合金組成からなるカソード電
極及びアノード電極を使用することによって、該電極の
耐ハロゲン性、耐酸化性を著しく向上できるため、従来
のステンレス製電極のエツチングガスによる腐食に伴っ
て生じる粉塵が生成膜中に混入するのを防止して高信頼
性の成膜を図ることができ、更に所定パターンの形成不
良を防止して信頼性の高い薄膜処理を達成した薄膜処理
装置を得ることができる。
(発明の実施例) 以下、本発明の実施例を前述した図面を参照して説明す
る。
実施例1 カソード電極及びアノード電極を下記第1表に示すNi
合金で作製し、第1図に示す平行平板型のプラズマCV
D装置に組込み、CF4と02の混合ガスを用い、下記
条件にて連続5回のプラズマエツチング(電極の耐久性
試験)を行なった。
ガス流量・・・CF4;800   、 o、、  :
80真空槽内圧力・・・1 torr RF電力密度−・・0.2 W / cd真空槽内温度
・・・350℃ エツチング時間・・・・・・150 winしかして、
エツチング後に電極の重コ変化により腐食量を測定した
。また、直径10mmの石英管を装置内に挿入し、粉塵
を孔径0.2μmのメンブランフィルタ−に吸引捕集し
て発塵二を測定した。
これらの結果を、同第1表に併記した。なお、比較のた
めに従来から用いられている5US304(試料点11
) 、5US310S (試料点12)及び5US31
6L (試料NQ13)からなる電極の結果についても
同第1表に併記した。
上記第1表から明かなように、本実施例1の試料Nα1
〜lOの電極は腐食量が比較例の5US304(試料N
α11) 、5US310S (試料慮12)及び5U
S316L (試料慮13)に比べ1150以下に減少
し、本発明の薄膜処理装置に使用する電極が耐ハロゲン
性及び耐酸化性に優れていることが判明した。また、本
実施例1の試料N[ll −10の電極は発塵量が比較
例の試料Nflll−13のステンレス鋼からなる電極
に比べ1150以下に減少し、本発明の薄膜処理装置に
使用する電極が腐食発塵の低減に対して非常に効果を発
揮することが判明した。
次に、成膜用反応ガスとしてSiH4ガスを用い、成膜
時のガス流量及び真空槽内の圧力を夫々2000 SC
CM 、0.5 torrとし、基体温度を350℃に
保ち、13.5(i MHzの高周波をカソード電極に
印加し、5インチSlウェハ上に5102絶縁膜を形成
した。得られた5I02膜中の不純物量をフレームレス
原子吸光装置により測定し、膜中の汚染度を評価した。
その結果を、下記第2表に示した。
第  2  表 上記第2表から明かなように、本実施例1の試料Nfl
l〜10の電極を用いた薄膜処理装置では比較例の試料
Nα11〜13の電極を用いた薄膜処理装置に比べて不
純物元素であるFC,Cr、Aノ笠の混入量を大幅に低
減することができた。
なお、上記実施例1においては平行平板型のプラズマC
VD装置に適用した例を示したが、この代わりに電子サ
イクロトロン共鳴プラズマCVD装置や光励起プラズマ
CVD装置などに適用してもよいことは勿論である。
実施例2 カソード電極及びアノード電極を既述した第1表に示す
試料階l〜10のNi合金及び同第1表に示す試料NC
L11〜13のステンレス鋼で作製し、第3図に示す平
行平板型のプラズマエツチング装置に組込み、CCl4
ガスを用い、5インチのSiウェハ上のAj?膜のエツ
チングを行なった。
得られたデバイスの電気特性を評価した結果、比較例で
あるステンレス鋼(試料NQII〜13)を使用したデ
バイスのショート発生率は10〜30%であったが、本
実施例2(第1表中の試料慮1〜10)ではショートの
発生は認められなかった。
[発明の効果] 以上詳述した如く、本発明によれば従来の薄膜処理装置
におけるプラズマエツチングによる生成膜への異物混入
やパターンの形成不良の問題を解消でき、高信頼性、高
歩留りの成膜或いは高信頼性のエツチングを達成し得る
薄膜処理装置を提供できるものである。
【図面の簡単な説明】
第1図ぼ又は第2図は夫々プラズマCVD装置を示す縦
断面図、第3図又は第4図は夫々ドライエツチング装置
を示す縦断面図である。 1.11.21.31・・・真空槽、2.12・・・真
空排気系、3.13.22.32・・・カソード電極、
4.14.23.33・・・アノード電極、5.15.
24.34・・・高周波電源、6.17・・・ヒータ、
7.1B・・・ガス導入系、8、I9.25.35・・
・基体。 出願人代理人 弁理士 鈴江武彦 塩2図 113図 第4図

Claims (2)

    【特許請求の範囲】
  1. (1)、反応ガスが供給される真空槽と該槽内に放電を
    励起させるためのカソード電極、アノード電極を設けた
    薄膜処理装置において、前記カソード電極及びアノード
    電極が、重量比でCrが20%以下含有し、残部が実質
    的にNiからなることを特徴とする薄膜処理装置。
  2. (2)、カソード電極及びアノード電極が重量比でCr
    20%以下、Al0.3〜3.5%、Ti0.5〜3.
    0%及びZr、Nb、Vのうち少なくとも1種以上3.
    0%以下、更にY、La、Ceのうち少なくとも1種以
    上0.2%以下含有し、残部が実質的にNiからなるこ
    とを特徴とする特許請求の範囲第1項記載の薄膜処理装
    置。
JP4903987A 1987-03-04 1987-03-04 薄膜処理装置 Pending JPS63216975A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4903987A JPS63216975A (ja) 1987-03-04 1987-03-04 薄膜処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4903987A JPS63216975A (ja) 1987-03-04 1987-03-04 薄膜処理装置

Publications (1)

Publication Number Publication Date
JPS63216975A true JPS63216975A (ja) 1988-09-09

Family

ID=12819942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4903987A Pending JPS63216975A (ja) 1987-03-04 1987-03-04 薄膜処理装置

Country Status (1)

Country Link
JP (1) JPS63216975A (ja)

Similar Documents

Publication Publication Date Title
US7264677B2 (en) Process for treating solid surface and substrate surface
US6375756B1 (en) Method for removing a deposited film
EP0536664B1 (en) A method for forming a thin film
US4595453A (en) Method for etching a semiconductor substrate or layer
JPH01172572A (ja) 基板上に超硬金属の層を付着させる方法及び装置
US6942892B1 (en) Hot element CVD apparatus and a method for removing a deposited film
US20220336192A1 (en) Metal component and manufacturing method thereof and process chamber having the metal component
GB2319533A (en) Methods of forming a barrier layer based on titanium nitride
EP1039522A1 (en) Process for producing insulating film
JP3071933B2 (ja) 解離したハロゲン系腐蝕性ガスに対する耐蝕性部材およびその製造方法
JPS63216975A (ja) 薄膜処理装置
JPS6347367A (ja) 薄膜処理装置
JP3664472B2 (ja) コーティング処理方法および絞りプレート
JP3273827B2 (ja) 半導体装置およびその製造方法
JP3078671B2 (ja) 耐蝕性部材、その使用方法およびその製造方法
CN113891960B (zh) 耐蚀性构件
US6858263B2 (en) Method of manufacturing aperture plate
JPS63247371A (ja) 薄膜処理装置
CN111919284A (zh) 在器件制造中形成金属硬掩模的系统和方法
CN111129223B (zh) 一种新型的超晶格红外探测器制备方法
KR100362906B1 (ko) 고체 표면, 기판 및 반도체 제조 장치의 처리 방법 및이들을 이용한 반도체 장치의 제조 방법
JPH04186838A (ja) 半導体装置の製造方法
US4627991A (en) Method for forming a protective film on a semiconductor body
JPH11345772A (ja) 化学気相蒸着装置および半導体装置の汚染防止方法
JPS63247370A (ja) 薄膜処理装置