JPS63212949A - 画像形成システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔以下余白〕 ３、発明の詳細な説明 １権分互 この発明は、各種プリンタシステム、高機能複写システ
ム、ファクシミリシステム等の画像形成システムに関し
、特に外部装置または内部より画像情報を得て画像形成
を行なう画像形成装置本体に複数の付加装置を接続し、
それらの間で画像゛形成に関する種々の情報の授受を行
なって、記録媒体に画像を、形成する画像形成システム
に関する。

灸来挟監 上記のような各種画像形成システムにおいて、画像形成
装置本体に各種の付加装置、例えば大量給紙装置、大量
排紙装置、メールボックスあるいはソータ、両面ユニッ
ト、自動原稿給送装置（ＡＦＤ）等を接続して、使用目
的に応じた最適な機能を持つシステムを構成をすること
ができるようになってきている。

このような画像形成システムにおいては、画像形成を行
なう画像形成装置本体と上記のような各種付加装置との
間で、画像形成に必要な種々の情報を授受する必要があ
る。

そのため、従来は一般に画像形成装置本体内の処理装置
（マイクロコンピュータ等）が直接各付加装置を制御し
たり、拡張工／○ボートを経由して各付加装置と通信す
る方法をとっていた。

そのため、本体内の処理装置は、通信データのシリアル
／パラレル変換処理１通信エラーの検知や、レシーブレ
ディ、トランスミツトレディの管理等をすべて行なわね
ばならなかったので、負荷が非常に大きかった。

したがって、通信速度もあまり速くできず、高速処理に
限界があるという問題点があった。

且−旌 この発明は上記の点に鑑みてなされたものであり、画像
形成装置本体内の処理装置の各種付加装置内の処理装置
との情報授受のための負荷を軽減して通信速度を速め、
高速処理を可能にすることを目的とする。

見−玖 この発明は上記の目的を達成するため、前述のような画
像形成システムにおいて１画像形成装置本体内の処理装
置とバスラインを経由して情報の授受を行ない、複数の
付加装置内の処理装置とシリアル通信により情報の授受
を行なって、画像形成装置本体と各付加装置間の情報授
受の中継をするインタフェース回路を設けたものである
。

〔以下余白〕

以下、この発明の一実施例に基づいて具体的に説明する
。

２ノｊ−包豊或。

第１図（Ａ）〜（Ｆ）は、この発明による画像形成シス
テムの一実施例であるレーザプリンタ・システムのそれ
ぞれ異なるオプションの組合せ構成例を示し、各図中の
破線矢印は紙の搬送方向を示している。

（Ａ）は基本構成であり、レーザプリンタ本体（ＬＰ本
体）１と、上絵紙カセット２及び下絵紙カセット３と、
上排紙用の標準排紙ユニット４と、封筒等の腰の強い紙
を排紙するための後排紙トレイ５とによって構成されて
いる。

（Ｂ）はこのシステムに１両面プリントを行なうための
両面ユニット６を加えたものである。

（Ｃ）は（Ａ）のシステムに大量給紙ユニット（ＬＣＩ
Ｔ）７を加えると共に、標準排紙ユニット４に代えて、
上下二段の排紙部８Ａ、９Ｂを有する大量排紙ユニット
（ＬＣＯＴ）８を装着したものである。

（Ｄ）は（Ｃ）のシステムに、さらに両面ユニット６を
加えたものである。

（Ｅ）は（Ｃ）のシステムの大量排紙ユニット８に代え
て、８個のビン（＃１〜＃８）を備えたメイルボックス
（ＭＢ）９を装着したものである。

ＣＦ）は（Ｅ）のシステムに、さらに両面ユニット６を
加えたものである。

このように、このレーザプリンタ・システムは、オプシ
ョンである両面ユニット６、大量給紙ユニット７、大量
排紙ユニット８．及びびメイルボックス９の選択により
、多様なシステム構成を得ることができる。なお、レー
ザプリンタ本体１及び各オプションユニットの詳細につ
いては後述する。

九凰又登１豊里 第２図は第１図ＣＤ）のシステムの外観例を示す斜視図
であり、第１図と対応する部分には同一の符号を付しで
ある。

なお、１０は大量給紙ユニット７の一部と第１図におけ
る両面ユニット６とを内蔵するテーブルである。１１は
レーザプリンタ本体１の上部に設けた操作表示パネルで
あり、その詳細は第４図によって後述する。

１２．１３はフォントカートリッジで、それぞれ異なる
文字種のフォントデータを格納したＲＡＭあるいはＲＯ
Ｍを内蔵している。

１４はエミュレーションカードで、これをレーザプリン
タ本体１に挿入することにより、ホストの種類に応じた
エミュレーション機能を発揮させて、ドツトプリンタや
デージホイールプリンタ等と同様に動作させることもで
きる。

次に、第３図によってこのシステムの内部機構の概略を
説明する。

レーザプリンタ本体１内には、上下２個の給紙コロ１９
，２０と二対の給紙ローラ２１，２２と一対のレジスト
ローラ２３と搬送ベルト２４と送出ローラ２５と後排紙
ローラ２６．゛上搬送ローラ２７、下搬送ローラ２８．
及び多数のガイド板等によってペーパ搬送路が形成され
ている。

そのレジストローラ２３と搬送ベルト２４との間の搬送
路の上側にＯＰＣ感光体ドラム２９が回転可能に設けら
れ、下側に転写チャージャ３０が配設されており、搬送
ベルト２４と送出ローラ２５との間に定着器３１が、送
出ローラ２５と後排紙コーラ２６との間に一対のペーパ
進路変更爪３２．５３がそれぞれ設けら九でいる。

感光体ドラム２日の周囲には、さらに帯電チャージャ（
メインチャージャ’）３４．ｌｉｔ像ユニット３５、ク
リーニングユニット３６．除電用ＬＥＤ３７が配設され
ている。

そして、現像ユニット３５は現像モータ３８及びトナー
カートリッジ３日及びクリーニングユニット３６と共に
引出し１８に装着されている。

これらの上部に、ここで、は図示されていない半導体レ
ーザからのレーザ光を反射して走査するポリゴンミラー
（回転多面鏡）４４とｆθレンズ４５、第１ミラー４７
．第２ミラー４日、及び防塵ガラス４８等を備えたレー
ザ書込みユニット４０が配設されている。このレーザ書
込みユニット４０の詳細については後述する。

さらにその上方に、プリントエンジン基板５１と２枚の
インタフェース・コントローラ（以下「工ＦＣ」と略称
する）基板５２を内蔵したプリント回路基板（以下ｒＰ
ｃＢＪと略称する）ラック５５を設置している。

また、５４はＰＣＢパックファン、５５はメインファン
、５日はオゾンファンである。

一方、ペーパ搬送路の下側には、感光体ドラム２９や各
ローラ等を回転駆動するためのメインモータ５７と、電
源ユニット５８及び各チャージャに高電圧を印加するた
めの高圧電源ユニット５９等が配置されている。

上絵紙カセット２及び下絵紙カセット３は、それぞれこ
のレーザプリンタ本体１に着脱自在であり、後排紙トレ
イ５は不使用時には図示のように格納され、使用時には
軸５ａを支点として矢示方向に回動させて、後方へ延設
させる。

なお、６０はレジストセンサ、６１は定着出口センサで
ある。

次に、テーブル１０内には、反転用搬送路６５及び待機
用搬送路６６と、ペーパ進路変更爪６７と、３組のクラ
ッチ付き搬送ローラ８８，８９゜７０と、両面入口セン
サ７１及び両面出ロセンサ７２、両面用ドライブモータ
７３等からなる両面ユニット（ＤＰＸ）Ｂを内蔵し、さ
らに大量給紙ユニット（ＬＣＩＴ）７からのペーパを給
紙するための給紙コロ７４及び給紙ローラ７５２両面ユ
ニットと共用の給紙ローラ７６、及びＬＣＩＴドライブ
モータ７７等も内蔵している。

なお、大量給紙ユニット７内には１図示を省略している
が、収納したペーパを昇降するための機構及びその駆動
用モータ等が内蔵されている。

一方、大量排紙ユニット（ＬＣＯＴ）８には、搬送ロー
ラ８０と、ベーパ進路変更爪８１と、上段排紙ローラ８
２及び下段排紙ローラ８３と、上段排紙トレイ８４及び
下段排紙トレイ８５と１図示は省略しいてるが、２段の
排紙トレイ８４゜８５をそれぞれ幅方向に移動させて排
紙位置をずらせるための機構とその駆動用モータ（ジ菖
ブセパレーション・モータ）や、各種センサ及びスイッ
チ等も設けられている。

このレーザプリンタシステムの制御系については後で詳
肥に説明するが、図示しないコンピュータ、ワークステ
ーション、ワードプロセッサ等のホストからの画像デー
タ等をＩＦＣ基板５２を介してプリントエンジン基板５
１へ入力して処理し、給紙経路及び排紙経路を選択した
後、プリントスタート・リクエスト信号によりプリント
動作を開始する。

プリントシーケンスが開始されると、所定のタイミング
で給紙コロ１９，２０．７４のいずれかを駆動して、上
絵紙カセット２．下給紙カセット３、あるいはＬＣＩＴ
７のいずれか選択されたものから給紙を開始し、給紙ロ
ーラ２１，２２゜７５のいずれかによってペーパを給送
し、レジストローラ２３に突き当てた状態で一時停止さ
せる。

プリントシーケンスが開始されると、所定のタイミング
で給紙コロ１９，２０，７４のいずれかを駆動して給紙
トレイ２〜４のうちの選択されたトレイから給紙を始め
、レジストローラに突き当てた状態で一時停止させる。

一方、感光体ドラム２日は第３図の矢示方向へ回転し、
帯電部チャージャ３４によって＄電された表面に、レー
ザ書込みユニット４０によって帯電された表面に、レー
ザ書込みユニット４０によって画像データに応じて変調
されたレーザビームをドラム軸方向に主走査しながら照
射して露光し、潜像を形成する。

その潜像を現像ユニット３５からのトナーによって現像
し、レジストローラ２３によって所定のタイミングで給
送されるペーパに、転写チャージャ３０によって転写す
る。

その転写されたペーパを感光体ドラム２日から剥離して
、搬送ベルト２４によって定着器３１へ搬送し、定着器
３１で加熱定着した後送出ローラ２５によって排紙部へ
送出する。

その際、ペーパ進路変更爪Ｅ５２．Ｅ！ｉ５，８１の回
動位置によってペーパの進路を選択して、大量排紙ユニ
ット８の上段排紙トレイ８４．下段排紙トレイ８５．あ
るいは後排紙トレイ５のいずれかに排紙する。

なお、通常は大量排紙ユニット８のいずれかのトレイが
選択されて、プリントされたペーパはフェースダウン排
紙されるが、封筒や葉書などの腰の強い紙を使用する場
合等、特別な場合に後排紙トレイ５が選択される。

但し、後排紙トレイ５が第３図の矢示方向に回動して、
後排紙ローラ２６による排紙が可能な状態になっていな
い時には、後排紙トレイ５を選択することはできない。

両面印刷が選択されている時には、片面にプリントされ
たペーパは下搬送ローラ２８によってテーブル１０内の
頁面ユニット６に送り込まれる。

そして、まず反転用搬送路６５に送り込まれた後、搬送
方向を逆転して待機用搬送路６６へ搬送されて待機し、
所定のタイミングで給紙ローラ７６によって本体１へ送
りこまれて、前述と同様にして他方の面にプリントされ
、その後いずれがの排紙トレイに排紙される。

１坦且丞八ム止 第２図の操作表示パネルの詳細を第４図に示す。

１２０はインジケータであり、それぞれＬＥＤ（発光ダ
イオード）の点灯によって表示される絵文字１２１〜１
２９とＬＣＤ　（液晶）ディスプレイ１３０とオンライ
ン／オフライン選択スイッチ１３１を有する。

１２１はＩＦＣ等のエラー、１２２はジャム発生、１２
３は感光体寿命、１２４はトナー不足。

１２５はペーパエンド、１２６は画像データ有り。

１２７はオンライン／オフライン、１２８はウオーミン
グアツプ中、１２９は電源オンをそれぞれ表示する絵文
字である。

ＬＣＤディスプレイ１３０は、例えば２ライン×３２文
字のキャラクタディスプレイで、各絵文字により表示の
補足説明（必要な場合のみ）や、その他各種のメツセー
ジを表示することができる。

１３２はこのＬＣＤディスプレイ１５０の輝度調整用つ
まみである。１３３はフオームフィード・スイッチで、
画像データ有りの絵文字１２６が点灯している時にこの
スイッチを押すと、内部のデータをプリントして排紙す
る。

１３４はテストスイッチで、このスイッチを押すとこの
レーザプリンタ・システムをテスト動作させることがで
きる。１３５はシフトスイッチ。

１３６は給徘選択スイッチであり、このスイッチ１３Ｂ
のみを押すと給紙カセットを選択することができ、上絵
紙カセットを選択すると上のＬＥＤ１３７が点灯し、下
絵紙カセット３を選択すると下のＬＥＤＩＥＳ８が点灯
する。

一方、シフトスイッチ１３５を押しながら給徘紙選択ス
イッチ１３６を押すと大量排紙ユニット８の排紙トレイ
を選択することができ、上段排紙トレイ８Ａを選択する
と上のＬＥＤ１３７が点灯し、下段排紙″トレイ８Ｂを
選択すると下のＬＥＤ１３８が点灯する。

１３９はフォント等選択スイッチであり、このスイッチ
１３９のみを押すと印字する文字のフォントを選択する
ことができ、シフトスイッチ１′５５を押しながらこの
スイッチ１３９を押すと紙の幅方向に沿って文字が整列
するモードと紙の長手方向に沿って文字が整列するモー
ドのいずれかを選択することができる。

１４０は給排紙・ジャム表示部であり、このシステムの
概略図形と、給排紙の選択状況及びペーパエンド又はオ
ーバブローを表示する多色発光のＬＥＤＡ−Ｆと、ジャ
ム発生位置を表示する赤色発光のＬＥＤＧ−Ｐからなる
。

ＬＥＤＡ、Ｂ、Ｃは、それぞれ上絵紙カセット２、下絵
紙カセット３．大量給紙ユニット７が接続されていて選
択された時に緑色に点灯し、ペーパエンドになると赤色
に点灯する。一方、ＬＥＤＤ、Ｅ、Ｆは、それぞれ大量
排紙ユニット８の上段排紙カセット８Ａ、：下段排紙ユ
ニット８Ｂ。

後排紙トレイ５が接続されていて選択された時に緑色に
点灯し、オーバフローになると赤色に点灯する。

ＬＥＤＧ−Ｐが点灯するジャム発生位置は次のとおりで
ある。

Ｇ：上絵紙ジャム　　Ｈ：下絵紙ジャムエ：搬送ジャム
　　　Ｊ：定着ジャム に：　ＬＣＯＴ上段排紙ジャム Ｌ　：　ＬＣＯＴ下段排紙ジャム Ｍ：ＬＣＩＴ給紙ジャム Ｎ：ＤＰＸ入ロシロジ ャム：　ＤＰＸ出ロソロジ ャムザみユニットとその 第３図のレーザ書込みユニット４０における光学系の構
成を第５図に示す。

半導体レーザ４１からのレーザ光は図示しないコリメー
タレンズによって平行光束化され、シリンドリカルレン
ズ４２及び１７２波長板４３を介して波形整形され１回
転多面鏡（ポリゴンミラー）４４に入射する。

回転多面鏡４４によって反射されたレーザビームはｆθ
レンズ４５を透過し、回転多面鏡４４の矢示方向の回転
と共に偏向して、第３図の第１ミラー４Ｂ及び第２ミラ
ー４７で反射され、さらに防塵ガラス４８を通過した後
に誘電性の感光体ドラム２９を光走査する。

ｆθレンズ４５は、レーザ光の主走査方向についての感
光体面上での走査速度を一定にするための補正レンズで
ある。ｆθレンズ４５はまた１回転多面鏡の面倒れ補正
をも行なう。

さて、各レーザビームにより主走査を行なう上で、感光
体ドラム２９の近傍にシリンドリカルレンズ４日と、光
検出素子としてのフォトディテクタ５０、すなわち同期
位置検出センサが配備され、主走査の開始に先立ってレ
ーザビームを受けるようになっている。

第６図は、同期信号ＤＥＴＰの発生回路であり。

レーザビームを受けたフォトディテクタ５０の出力をト
ランジスタＴＲで増幅し、コンパレータＣＭＰで波形整
形して、同期信号ＤＥＴＰを出力するようになっている
。

第７１！ｌは書込み制御回路であり、その各部の信号波
形を第８図に示す。

発振器１０１は、書込み同期精度１／Ｎドツトに応じて
、書込み同期クロックＷＣＬＫのＮ倍のクロックＣＬＫ
Ｎを出力する。このクロックＣＬＫＮは分周器１０２に
よってｌ／Ｎに分層され、同期クロックＷＣＬＫの基本
クロックＣＬＫＤを出力する。

また、この基本クロックＣＬＫＤはシフトレジスタ１０
３に入力される。シフトレジスタ１０３は、クロックＣ
ＬＫＮの周期分だけ互いに位相がずれ、基本クロックＣ
ＬＫＤと同周期のＮ個のクロックＣＬＫＲ−Ａ−ＣＬＫ
Ｒ−Ｄを出力する。

ラッチアンドデータセレクタ１０４はフォトディテクタ
５０によるレーザビーム検出信号を波形整形した信号、
すなわち同期検知信号ＤＥＴＰの入力位相に同期したク
ロックを、上記クロックＣＬＫＲ−Ａ−ＣＬＴＲ−Ｄの
うちから選択し、信号ＷＣＬＫを出力する。信号ＷＣＩ
、には書込み同期クロックであるが、常に１／Ｎドツト
の精度で位相補正されている。

この信号ＷＣＬＫはまた。主走査方向の書込み領域の基
準クロックとなる。

半導体レーザ４１に対する変調信号ＶＩＤＥＯは、同期
検知用カウンタ１０５の出力によりＳ　−ＲＦＰｉＱ５
の出力ＤＳＹＮＣが真となって信号ＶＩＤＥＯが真とな
り、半導体レーザ４１は点灯している。

この状態で、フォトディテクタ５０によりレーザビーム
が検出されると、信号ＤＥＴＰが真となり、これに同期
して信号ＷＣＬＫが発生する。

信号ＤＥＴＰはまた、同期検知用カウンタ１０５に初期
値をロードさせ、再度カウントを開始させるとともに、
５−ＲＦＰｌｏＢをリセットしてＤＳＹＮＣを偽とする
。これにより信号ＶＩＤＥＱが偽となり、半導体レーザ
は消灯する。

信号ＤＥＴＰはまた、書込み開始同期信号ＬＳＹＮＣ，
書込み領域信号ＬＧＡＴＥ、書込み領域外レーザ光設定
信号ＥＲＡＳＥを夫々作り出すためのカウンタ１０７〜
ＩＱ９を初期化する。なお、１１０〜１１２はＪ−ＫＦ
Ｆ、１１３はＤ−ＦＦである。

カウンタ１０７，１０８，１０９は、夫々信号ＷＣＬＫ
をクロック入力としてカウントを開始する。

信号ＥＲＡＳＥは変調信号ＶＩＤＥＯを強制的にオフに
して、書込領域外で感光体ドラム２日に不要な光が照射
されるのを防止する信号である。

信号ＥＲＡＳＥが真になると、しばらくして信号ＬＳＹ
ＮＣかにクロック分だけ真となる。この信号ＬＳＹＮＣ
は、ＩＦＣ５２に書込みデータ転送開始を促すための信
号である。信号ＬＳＹＮＣが偽となった後ａクロック分
遅れて信号ＬＧＡＴＥが真となる。

信号ＬＧＡＴＥは書込み領域信号であり、書込エリア分
だけ真となっており、ＩＦＣ５２からの書込みデータを
受は入れられるようになっている。

例えば、分解能１／３００’で書込み領域が８１である
とき、２４００ＷＣＬＫだけ真となっている。

信号ＬＧＡＴＥが真の間は、書込みデータＷＤＡＴＡは
有効となって、信号ＷＣＬＫで同期をとった信号ＷＤＡ
ＴＡ’により変調信号ＶＩＤＥＯが変化する。

従って、書込みデータＷＤＡＴＡのデータそのものによ
り、光ビームはオン／オフされて有効な画像が得られる
ことになる。

信号ＬＧＡＴＥが偽となると共に、信号ＥＲＡＳＥによ
り、信号ＶＩＤＥＯは偽となって半導体レーザは消灯す
る。

信号ＥＲＡＳＥが偽となることによりラッチアンドデー
タセレクタ１０４がクリアされ、信号ＷＣＬＫはオフと
なる。

その後、カウンタ１０５の出力が真となり、信号ＤＳＹ
ＮＣが真となり、信号ＶＩＤＥＯは再び真となる。そし
て、次のスキャンニングの同期検知を行うために半導体
レーザが点灯する。

このようにして、前述と同様の書込みプロセスが繰返さ
れる。

制′　のシステム構 第９図はこの実施例の制御系の接続関係を示すシステム
ブロック図である。

レーザプリンタ本体１内の電源ユニット５８とプリント
エンジンｐｃＢ５１．インタフェース・コントローラ（
ＩＦＣ）ＰＣＢ５２．定着器３１のヒータとファン５４
〜５６．テーブル１０内の両面ユニット６及び大量給紙
ユニット７を制御するためのｏｐｘ＆Ｌｃｒｒ−ｐｃｓ
９Ｌメイルボックス９を装着した場合にはメイルボック
ス（ＭＢ）ユニット９２を制御するためのＭＢ　−ＰＣ
Ｂ９５とを、それぞれ電源線９４Ａ、９４Ｂ、９４Ｃ，
９４Ｄ、９４Ｅによって直接接続している。

さらに、プリントエンジンＰＣＢ、５１とプリントエン
ジン（ＰＥ）ユニット（第３図の各機構部を含む）９０
との間及びＩＦＣ−ＰＣＢ５２との間をそれぞれ電源線
と信号線を含む接続！！９５Ａ。

９５Ｂによって接続し、標準排紙ユニット４を装着した
場合にはそれとの間、大量排紙ユニット（ＬＣＯＴ）８
を装着した場合にはそれとの間も、それぞれ電源線と信
号線を含む接続１１９５Ｃ。

９５Ｄによって接続する。

また、プリントエンジンＰＣＢ５１とＤＰＸ＆ＬＣＩＴ
−ＰＣＢ９１．ＭＢ−ＰＣＢ９Ｅ！ｉ、操作表示パネル
ＰＣＢ９４との間を、それぞれ２本の送受信用オプチカ
ルファイバ・ケーブル９６Ａ。

９８Ｂ、９６Ｃによって接続しており、これらの間では
光通信によって信号の授受を行なう。

そして、ＩＦＣ−ＰＣＢ５２を接続ケーブル９７によっ
て、コンピュータやワードプロセッサ等のホストシステ
ムに接続し、この接続ケーブル９７から画像データ等の
データを入力する。

なお、操作表示パネルＰＣＢ９４にも１図示しない電源
線を介して電源ユニット５８．プリントエンジンＰＣＢ
５１．あるいはＩ　ＦＣ−ＰＣＢ５２から給電される。

プリントエンジンＰＣＢ５１．ＩＦＣ−ＰＣＢ５２、Ｌ
ＣＯＴ９．ＤＰＸ＆ＬＣＩＴ−ＰＣＢ９１、ＭＢ−ＰＣ
Ｂ９５．及び操作表示パネル・ＰＣＢ９４には、それぞ
れその各部の制御を統括するマイクロコンピュータを備
えている。

第１０図はプリントエンジンＰＣＢ５１等の内部構成を
も示すシステムブロック図であり、第９図と対応する部
分には同一の符号を付しである。

プリントエンジンＰＣＢ５１は、水晶発振子１４１を外
付けしたワンチップのマイクロコンピュータ（以下ｒＣ
ＰＵＪと略称する）１４２．アドレスラッチ回路１４３
．プログラムメモリであるＲＯＭ１４４．データメモリ
である５−ＲＡＭ１４５、拡張１１０１４Ｂ、ドライバ
：レシーバ１４７、入出力バツファ１４８．ビデオコン
トロール回路１４日、及び通信制御用インタフェース回
路１５０を備えている。

ｃｐｔｒ１４２は、発振器及びタイマやカウンタ等を内
蔵し、ＮＦＣ−ＰＣＢ５２との間で信号の授受を行なう
と共に１例えば第７図に示した書込み制御回路の機能を
果たすビデオコントロール回路１４日を制御して、この
回路によってＩＦＣ・ＰＣＢ５２から画像データ（ＷＤ
ＡＴＡ）を入力゛し、書込み用の各種制御信号をＩ　Ｆ
Ｃ−ＰＣＢ５２へ出力させると共に、変調信号ＶＩＤＥ
Ｏを後述する半導体レーザ駆動回路へ出力させる。

また、このＣＰＵ１４２は、拡張ｌ１０１４Ｂ。

ドライバ・レシーバ１４７．入出力バッファ１４８、及
び接続線９５Ａ、９５Ｄを介して、プリントエンジン・
ユニット９０及びＬＣＯＴユニット８を制御する。

さらに、通信制御用インタフェース回路１５０を介シテ
、ＤＰＸ＆ＬＣＩＴ−ＰＣＢ９１．ＭＢ　−ＰＣＢ９３
．及び操作表示パネルＰＣＢ９４とオプチカルファイバ
・ケーブル９６Ａ、９６Ｂ。

９８Ｇによってそれぞれ接続され、それらとの間で光通
信により信号の授受を行なう。

この通信制御用インタフェース回路１５０は新たに開発
されたものであり、例えばワンチップの集積回路素子と
して構成されるが、その詳細は後述する。

ＤＰＸ＆ＬＣＩＴ−ＰＣＢ９１は、の水晶発振子１５１
を外付けしたＣＰＵ１５２と入出力バッファ１５３を備
え、信号線１５４，１５５を介してＤＰＸユニット６及
びＬＣＩＴユニットを制御する。

ＭＢ−ＰＣＢ９：も水晶発振子１５６を外付けしたＣＰ
Ｕ１５７と入出力バッファ１５８を備え。

信号線１５９を介してＭＢユニット９２を制御する。

第１１図は、デバイス分散制御型の例を示す第１０図と
同様なシステムブロック図であり、ＩＦＣ−ＰＣＢと操
作表示パネルＰＣＢは図示を省略している。

この場合は、プリントエンジン・ユニット９０のみを接
続線９５ＡによってプリントエンジンＰＣＢ５ｉの入出
力バッファ１４８に接続している。

そして、各オプションデバイスであるＬＣＯＴユニット
８．ＤＰＸユニットＳ、ＬＣＩＴユニット７及びＭＢユ
ニット９２には、それらを個別に制御するためにそれぞ
れＣＰＵと人出力バッファを備えたＰＣＢ　（プリント
回路基板）９８．９９゜１００．９３を設けており、そ
れらを各々複線のオプチカルファイバ・ケーブル９６Ｆ
、９８Ｅｔ９８Ｄ、９８ＢによってプリントエンジンＰ
ＣＢ５１に接続し、その内部の信号線を介して通信制御
用インタフェース回路１５０に接続している。

なお、ＬＣＯＴユニット８とＭＢユニット９２はいずれ
か一方しか接続できないので、一方の光通信ラインを操
作表示パネルＰＣＢ９４との通信用に使用することもで
きる。

オプチカルファイバ・ケーブルとコネクタこれらの実施
例においてオプチカルファイバ・ケーブル９６Ａ〜９６
Ｆとして使用される、２種類のコネクタ付複線オプチカ
ルファイバ・ケーブルの例を第１２図（イ）（ロ）に示
す。

第１２図（イ）のオプチカルファイバ・ケーブル９６は
短距離用のもので、互いに離間した２本のプラスチック
製オプチカルファイバ９Ｂ、、９６ｂの両端にそれぞれ
共通のオスコネクタ１６０を接続し、その各オスコネク
タ１６０にはそれぞれ先端に一対のコンタクト部１８０
ａ、１６０ｂを突出形成しており、各オプチカルファイ
バ９６ａ。

９６ｂの両端面がそれぞれこのコンタクト部１６０ａ、
１６０ｂに密着するようになっている。

第１２図（ロ）のオプチカルファイバ・ケーブル９６′
は比較的長距離用のもので、中間部が互いに接着された
２本のプラスチック製オプチカルファイバ９５ａ’　、
９６ｂ’の両端にそれぞれ共通のオスコネクタ１６０を
接続したものである。

第１３図（イ）（ロ）は、上述のオスコネクタ１６０を
挿着するＰＣＢ側のメスコネクタの正面図と側面図であ
る。

このメスコネクタ１６１には、オスコネクタ嵌入部１６
１ａと、その奥にさらに一対のコンタクモ部挿入孔１８
１ｂ、ＩＥｉｌｃが形成され、一方のコンタクモ部挿入
孔１６１ｂにはその底面に電気→光変換素子である発光
ダイオード（ＬＥＤ）１６２が配設され、他方のコンタ
クモ部挿入孔１６１Ｃにはその底面に光→電気変換素子
であるフォトトランジスタ１６３が配設されている。

さらに、その奥には受光ＩＣ１６６が内蔵されており、
そこから端子としてのピン■〜■が下方に突出している
。また、このピンと並んでＬＥＤ１６２のアノードピン
■とカソードビン■も突出している。

１６４は、このメスコネクタ１６１をＰＣＢの基板１６
５に固設するための２本の結合用ポストである。

第１４図（イ）はＬＥＤ１６２とピン■■の関係を示し
、（ロ）は発光工Ｃ１６日の回路構成及びピン■〜■と
の関係を示す。

発光ＩＣＩＢＥ３は、ｐＤ１６３による受光出力を増幅
する増幅回路１６７、波形整形回路１６８゜出力トラン
ジスタ１６９．及び定電圧回路１７０からなり、ピン■
はアース（ＧＮＤ）端子、ピン■は信号出力（ｖｏｕｔ
）端子、ピン■は直流電源（Ｖｃｃ）端子である。

このようなＰＣＢ側のメスコネクタ１６１に、第１２図
に示した複線オプチカルファイバ・ケーブル９６又は９
６′の両端のオスコネクタ１６０をそれぞれ挿着すれば
、２つのＰＣＢ間を接続する光通信ラインを形成するこ
とができる。すなわち、この送受信一体型のコネクタの
結合により、送信用と受信用の光通信ラインをワンタッ
チで同時に接続することができる。

なお、オスコネクタ１６０の突起部１６０ｃとメスコネ
クタ１６１の溝部１６１ｄとによって、このコネクタは
逆挿入防止機能をもっている。

また、オスコネクタ１８０のコンタクト部１６０ａ＃１
６０ｂ及びメスコネクタ１６１の挿入孔１８１ｂ、１８
１ｃを各々のハウジングに対して非対称位置に配置する
ことにより、発光、受光側の逆挿入防止機能を持たせる
こともできる。

従来は、送信用と受信用に別個のコネクタを使用してい
たので、送信側と受信側を逆に接続する恐れがあったが
、この実施例によればそのような恐れがなくなり、しか
もコネクタの個数が少なくてすむので安価になる。

各ＰＣＢへの負荷・センサ等の　　状態法に、前述した
この発明の一実施例におけるプリントエンジンＰＣＢと
他の各ＰＯ２間の接続及び各ＰＣＢとその各種負荷及び
センサ等の接続状態について第１５図及び第１６図によ
って説明する。

まず、電源ユニット５８は、第１５図に示すように商用
の交流電源１７４から給電された電圧を整流及び降圧し
て、Ｖｃｃ、　ＶＬＧ、　、　ＶＬＧ２及びＶ　ＤＲＶ
の電圧を出力し、これらの出力電圧をそれぞれプリント
エンジンＰＣＢ５１．ｘＦｃ−ｐｃＢＳ２．ＤＰＸ＆Ｌ
ｃｒＴ−ＰＣＢ９１及びＭＢ−ｐｃＢ９３に給電する。

なお、Ｖ　ＤＲＶの出力電圧はインタロックスイッチ１
７５を介してプリントエンジンＰＣＢ５１へ供給してい
る。

さらに、この電源ユニット５８内には電圧切換回路１７
６を有し、この回路を通してメインファン５５及びＰＣ
Ｂパックファン５４に、プリント中にはＶ　Ｄ　ＲＶ　
＊スタンバイ時にはＶ　［ｌＲＶよりも低いＶＬＧｚの
電圧を供給し、プリント中とスタンバイ時でファン速度
を変えるようにしている。

また、プリントエンジンＰＣＢ５１とＤＰＸ＆ＬＣＩＴ
−ＰＣＢ９１．ＭＢ−ＰＣＢ９５．及び操作表示パネル
１１との間は、前述のようにそれぞれオプチカルファイ
バ・ケーブル９８Ａ、９６Ｂ、９６Ｇによって接続され
ている。

この接続は、第１６図に示すようにプリントエンジンＰ
ＣＢ５１内の通信制御用インタフェース回路（ｃｃ工）
１５０の各シリアルインタフェース・ポートＳＩＦと、
ＰＣＢ９１内のＣＰＵ１５２、ＰＣＢ９３内のＣＰＵ１
５７及び操作表示パネルＰＣＢ９４内の図示しないＣＰ
Ｕの各シリアルインタフェースポートＳＩＦとの間を、
オプチカルファイバ・ケーブルを介した°光通信ライン
によって接続することによりなされる。

そして、プリントエンジンＰＣＢ５１には、第１５図に
示すように、プリントエンジン関係の負荷及びセンサ類
として次のようなものが接続されている。

定着器３１のヒータコントロール用サイリスタ１８１、
定着温度検知用サーミスタ１８２．フロントカバー開放
検知スイッチ１８５．　トップカバー開放検知スイッチ
１８４．サイドカバー開放検知スイッチ１８５．メイン
モータ５７の駆動回路１８日、現像モータ３８の駆動回
路１８７．下給紙カセット２の高さ制御用モータ１８８
．下給紙カセット３の高さ制御用モータ１８９．上給紙
カセット内のペーパサイズセンサ１９０．下給紙カセッ
ト内のペーパサイズセンサ１９１．上給紙カセット内の
ペーパエンドセンサ１９２．下給紙カセット内のペーパ
エンドセンサ１９３．帯電、転写、現像バイアス、及び
分離の各チャージャ３４゜３０、Ｅ５５ａ、８２にそれ
ぞれ高電圧を供給する高電圧ユニット５日、レジストセ
ンサ６０．定着比ロセンサｆ３１．ペーパ進路変更爪３
２．３３の駆動用プランジャ３２Ｐ、５５Ｐ、上絵紙用
クラッチ１９４．下給紙用クラッチ１９５．レジスト用
クラッチ１９日、及び第３図のポリゴンミラー４４を回
転するポリゴンモータ１９７の駆動回路１９８が接続さ
れている。

さらに、トータルカウンタ２０２．感光体ドラム交換ス
イッチ２０５．　トナーオーバフロー・センサ２０４．
　トナーエンド・センサ２０５．除電用ＬＥＩ）；７．
オフライン・テストモード・スイッチ２０日、及びテス
ト開始スイッチ２０７も接続されている。

また、プリントエンジンＰＣＢ５１内には、第１０図で
は省略したが、ＣＰＵ１４２によってコントロールされ
るドラムカウンタ（不揮発性メモＩＪＮＶＲＡＭまたは
Ｅ”ＰＲＯＭ）１８０と、半導体レーザ４１の発光パワ
ーを制御するパワーコントロール回路２００が設けられ
ており、レーザダイオードＬＤとモニタ用フォトダイオ
ードＰＤを有する半導体レーザ４１の駆動回路２０１が
。

直接及びパワーコントロール回路２００を介してビデオ
コントロール回路１４９に接続されている。

ビデオンコントロール回路１４日は、パワーコントロー
ル回路２００により半導体レーザ駆動回路２０１による
レーザダイオードＬＤの発光輝度をホトダイオードＰＤ
からのフィードバック信号を用いて一定に制御させつつ
１画像データに応じた変調信号ＶＩＤＥ○によってレー
ザダイオードＬＤを点滅させ、第５図乃至第８図によっ
て説明したように、第３図のレーザ書込みユニット４０
による感光体ドラム２９へのプリントデータの書込みを
制御する。

なお、ポリゴンミラーからの反射光を書込み前に受光す
るフォトディテクタ５０の検知信号を波形整形した同期
検知信号ＤＥＴＰもビデオコントロール回路１４日に入
力し、書込み開始時期を規制する。

さらに、このプリントエンジンＰＣＢ５１には、大量排
紙ユニット（ＬＣＯＴ）ａ内の各部品、すなわち各排紙
トレイを左右に移動させるためのジョブセパレーション
・モータ２１０．各排紙トレイの左右位置を検出するセ
ンサ２１１，２１２゜ベーパ進路変更爪８１を駆動して
上下の排紙トレイを選択するためのプランジャ８１Ｐ、
下段出口スイッチ２１３．上段出口スイッチ２１４．上
段及び下段排紙トレイのオーバフローセンサ２１５゜２
１６が接続されている（第１５図参照）。

次に第１６図に示すように、ＤＰＸ＆ＬＣ工Ｔ・ＰＣＢ
９１には１両面搬送用のクラッチ２１９゜両面ドライブ
モータ７３９両面入ロセンサ７１゜両面出口センサ７２
．ベーパ進路変更爪６７を駆動するためのプランジャ６
７Ｐ、以下ＬＣＩＴ用の給紙クラッチ２２０．ドライブ
モータ７７、ベーパサイズセンサ２２１．ベーパスタッ
クの上下駆動用モータ２２２．カバーオーブン・スイッ
チ２２３、上限スイッチ２２４．下限スイッチ２２５、
ベーパエンドセンサ２２６．トレイ下降用スイッチ２２
７．及び両面部カバーオープン・スイッチ２２８を接続
している。

また、メイルボックス（ＭＢ）ＰＣＢ９３には、搬送用
モータ２３０．ビン紙無しセンサ２３１゜ビンオーバフ
ローセンサ２５２．メールボックス入口センサ２３３．
各ビンの選択用プランジャ２３４〜２３９．各ビンを左
右に移動させるためのジョブセパレーション・モータ２
４０．各ビンの左右位置を検出するための左端スイッチ
２４１と右端スイッチ２４２を接続している。

、ＩＦＣ−ＰＣＢ５２は、プリントエンジンＰＣＢ５１
内のＣＰＵ１４２及びビデオコントロール回路１４日と
それぞれ多数の信号線によって接続されると共に、フォ
ントカートリッジ１２．Ｉ３並びにエミュレーションカ
ード１４にも接続される。また、操作表示パネルＰＣＢ
９４にＶｃｃの電圧を供給する。

゛宿割　　インタフェース　　の　細 従来、ＣＰＵとの通信用に使われている回路は、内部デ
ータバスを使用しているため、各チャンネル又は内部レ
ジスタが選択されてリード信号又はライト信号がアクテ
ィブとなった後に、実際にデータが入出力する迄の遅延
時間が長かった。

すなわち、リード信号がアクティブになって、各チャン
ネル又は内部レジスタがハイインピーダンス状態からデ
ータを°出力するまでのセットアツプタイム、またはラ
イト信号がアクティブとなって、各チャンネル又は内部
レジスタがハイインピーダンス状態からデータ入力可能
状態となるまでのセットアツプタイムの影響で遅延時間
が長かった。

そのため、ＣＰＵとのデータの授受の時間が長く必要と
なり、したがって応答速度が遅く、バスライン上での使
用周波数を高くできないという欠点があった。

この発明の前述した実施例に使用する通信制御用インタ
フェース回路１５０は、内部にデｉタバスを使用せず、
全て入出力線に分けることにより遅延時間を大幅に短縮
している。

その概略構成を第１７図にブロック回路図で示し、その
リードタイミングを第１８図にタイミングチヤードで示
す。

この通信制御用インタフェース回路（以下「ＣＣＩ回路
」ともいう）は、第１７図に示すように、ＣＰＵとの間
でデータＤ、〜Ｄ７の入出力を行なうデータバスバッフ
ァ２５０．アドレスデータ及び各種制御信号を入力する
アドレスデコーダ２５１、内部レジスタ（動作制御部を
含む）２５２゜送受信速度を決めるクロック信号を発生
するボーレートジェネレータ２５４と、各チャンネルＡ
〜Ｄのパラレル／シリアル相互変換回路を含む送受信ブ
ロック２５５〜２５８等によって構成されている。

そして、ＣＰＵからのデータはパスバッファ２５０から
直接各チャンネルの送受信ブロック２５５〜２５８へ、
アドレスデータ及び各種制御信号はアドレスデコーダ２
５１から直接内部レジスタとマルチプレクサ２５３へそ
れぞれ送られ、各送受信ブロック２５５〜２５８による
受信データは、マルチプレクサ２５：５のみを介してパ
スバッファ２５０を通してＣＰＵへ転送されるようにな
っている。そのため、外部バスから内部迄の信号遅延時
間は殆どない（デコード遅延時間のみ）。

また、各送受信ブロック２５５〜２５８や内部レジスタ
２５２の内容（データ）は常にマルチプレクサ２５３に
入力されており、リード信号ＲＤ　　′のアクティブか
らデータ出力迄の遅延時間は、マルチプレクサ２５３内
のゲート遅延時間のみである（第１８図参照）、ライト
タイミングについても同様である。

したがって、従来の回路よりリード、ライトとも遅延時
間が短かくなり、ＣＰＵとの間で高周波でのデータの授
受を行なうことができる。

第１９図は、このＣＣＩ回路の具体例を示すブロック図
であり、第１７図と対応する部分には同一の符号を付し
である。

２５０はデータバスバッファであり、外部（ＣＰＵ）と
の接続は３ステイト状態をとるが、内部に対しては、入
出力分離して接続している。

ＣＰＵからのコントロールデータ及び送信データは、ボ
ートＤＰＲＴを経て、各送受信ブロック２５５〜２５８
及び第１７図の内部レジスタ２５２に相当する各内部レ
ジスタ（インストラクションレジスタ）ＩＮＳＴ１〜ｌ
Ｎ５Ｔ３及びｌＮ５Ｔ４５へ殆ど遅延時間なく伝送され
る（ＤＰＲＴ出力のＩＮＤＡＴＡ信号）。

また各内部レジスタのデータ及び受信データは、マルチ
プレクサ２５３で選択されて０ＵＴＤＡＴＡ信号となっ
てデータバスバッファ２５０経由でＣＰＵに出力される
。

ＣＰＵへの出力も、マルチプレクサ２５３でのデータセ
レクトの遅延時間だけなので、リード信号に対するデー
タ（Ｄ、〜Ｄ、）の遅れは殆ど無い。

ＣＰＵからの入力データは、先ずＣ／Ｄ信号によって内
部レジスタ２５２へ書込むコントロールデータか、各送
受信ブロック２５５〜２５８へ書込む送信データかを区
別される。

さらに、アドレス信号へ〇〜Ａ、によって、どの内部レ
ジスタか、あるいはどの送受信ブロックかが選択される
。

アドレスデコーダ２５１は、コントロール／データ信号
Ｃ／Ｄ及びアドレス信号Ａ１〜Ａ、によって決められる
内部レジスタあるいは送受信ブロックを選択し、チップ
セレクト信号Ｃ８がアクティブとなり、さらに書込み信
号ＷＲがアクティブとなった時に、ＬＡＤＲ５信号ある
いは５ＥＬＲＧ信号をアクティブとする。

各内部レジスタｌＮ５７１〜ｌＮ５Ｔ４５はセレクト信
号５ＥＬＬ〜５ＥＬ３及び５ＥＬ４５のいづれかがアク
ティブとなった時に、対応するレジスタの内部入力ゲー
トが開かれ、ＣＰＵからの入力データＩＮＤＡＴＡを取
り込む。

一方、データが送信データである場合（Ｃ／Ｄが°Ｌ°
の時）は、デコーダの出力ＬＡＤＲ５は一旦ボートセレ
クタＰＲＴＳＥＬを経由して。

「論理アドレス→物理アドレス」に変換されて、５ＥＬ
ＰＴ信号となって各送受信ブロック２５５〜２５８へ入
力される。

各送受信ブロック２５５〜２５８は、５ＥＬＰＴ信号の
５ＥＬＡ−８ＥＬＤのいづれかがアクテイブどなった時
に、ブロックの内部入力ゲートを開いてデータを取り込
む。

ＣＰＵヘデータを出力する場合は、マルチプレクサ２５
３によって必要なデータが選択される。

先ず内部レジスタ２５２の内容を出力する場合は、Ｃ／
Ｄが°Ｈ°となっている時であるが、アドレス信号Ａ１
〜Ａ３によって決められる内部レジスタをアドレスデコ
ーダ２５１が選択しＣ８゜ＲＤ倍信号アクティブにより
５ＥＬＤＡＴＡ信号がアクティブとなり、マルチプレク
サ２５５内のゲートが開かれてＩＩＤＡＴＡ〜Ｉ４５Ｄ
ＡＴＡ。

５ＬＤＡＴＡ−５２ＤＡＴＡのいづれかを出力データ０
ＵＴＤＡＴＡとしてデータバスバッファ２５０経由でＣ
ＰＵへ出力する。

また、各送受信ブロック２５５〜２５８の受信データを
出力する場合は、Ｃ／Ｄが°Ｌ°となっている時である
が、アドレス信号Ａ１〜Ａ、によって決められる論理ポ
ートをアドレスデコーダ２５１が選択し、さらにポート
セレクタＰＲＴＳＥＬで「論理ボート→物理ボート」に
交換されて、各物理ポートの内部出力ゲートが開かれ、
アクティブとなった物理ポートのデータがマルチプレク
サ２５３へ出力される。

さらに、Ｃ８及びＲＤがアクティブとなったところで、
アドレスデコーダの出力信号５ＥＬＤＡＴＡがアクティ
ブとなり、マルチプレクサ２５３は各送受信ブロック２
５５〜２５８からのデータＲＡＤＡＴＡ−ＲＤＤＡＴＡ
のいづれかを選択して、出力データ０ＵＴＤＡＴＡとし
てデータバスバッファ２５０経由でＣＰＵへ出力する。

なお、内部レジスタ２５２には、２個のステータスレジ
スタ５ＴＡＴＩ、５ＴＡＴ２を有している。ボーレート
ジェネレータ２５４は送受信クロック発生器である。さ
らに、２５９はレディ信号出力部、２６０は送受信号許
可／禁止信号出力部である。

次に、内部レジスタ以下「インストラクションレジスタ
」という）について説明する。

インストラクションレジスタｌＮ５ＴＩは、各送受信ポ
ートのレシーブレディ、トランスミツトレディに関して
、ＣＰＵへの割込線ＲＸＤＲＤＹ。

ＴＸＤＲＤＹをアクティブにするかどうかを管理するレ
ジスタである。

ＣＰＵから各論理ポートについてレディのマスク／非マ
スクについてのデータを受は取ると共に、インストラク
ションレジスタｌＮ５Ｔ３より「論理−物理ボート」ア
サインデータＬＰＡＳＮを受は取り、各物理ポートのマ
スク／非マスクデータＭＡＳＫをレディ信号出力部２５
９へ送る。

なお、レディ信号出力部２５９では、各送受信ブロック
２５５〜２５８の実際のレディ／ビジー状態データ（Ｒ
ＥＡＤＹ）を受は取り、ＭＡＳＫデータと対比して参照
した上で、ＣＰＵへの割込み信号ＲＸＤＲＤＹ及びＴＸ
ＤＲＤＹを出力する。

インストラクションレジスタ１の内容は、−ＩＩＤＡＴ
Ａ−ＯＵＴＤＡＴＡ経由でＣＰＵが読み取る事も可能で
ある。

インストラクションレジスタｌＮ５Ｔ２は、各送受信ポ
ートのエラーフラグ及びこのＣＣＩ回路全体をイニシャ
ルリセットするレジスタである。

ＣＰＵからデータを受は取ると共に、インストラクショ
ンレジスタｌＮ５Ｔ３よりＬＰＡＳＮデータを受は取っ
て、各送受信ブロック２５５〜２５８へエラーリセット
信号ＣＬＥＡＲを出力する。

図示していないが、このレジスタからは全ての内部レジ
スタ及び送受信ブロックへイニシャルリセット信号が出
力される。

インストラクションレジスタｌＮ５Ｔ３は、論理ポート
と物理ボートとの対応を管理するしンスタである。

第２０図に、このインストラクションレジスタｌＮ５Ｔ
３の回路図を示す。

Ｄ０〜Ｄ、へはＣＰＵから次のようなコントロールデー
タＩＮＤＡＴＡが入力される。

Ｄ、、　Ｄ、は論理ポートＡをどの物理ポートに対応さ
せるかり、、Ｄ、は　　ｎＢ Ｄ３．　Ｄ、は　　〃　　Ｃ Ｄｌ、　Ｄ、は　　〃　　Ｄ 信号ＷＩＮＳ３がアクティブとなった時に、内部のデー
タラッチ２６１〜２６８によってＣＰＵからのデータＩ
ＮＤＡＴＡを取り込む、各データラッチ２６１〜２６８
の出力は各デコーダ２７１〜２７４へ入力される。この
各デコーダ２７１〜２７４によって、たとえば論理ポー
トＡについてはＬＡＰＡ−ＬＡＰＤのいづれかがアクテ
ィブとなって物理ボートとの対応付けが成される。

例えば、論理ポートと物理ボートを （論理ポート）Ａ−Ｂ（物理ボート） 　−Ｄ Ｃ←−一へ Ｃ と対応付けたい場合、ＣＰＵからの入力データ（ＩＮＤ
ＡＴＡ）は次のようになり、 Ｄ、Ｄ、Ｄ、Ｄ、Ｄ、Ｄ、Ｄ、Ｄ。

インストラクションレジスタｌＮ５Ｔ３からの出力（Ｌ
ＰＡＳＮ）は、次のようになる。

デコーダ２７４　　　ＬＡＰＡ　　０ ＬＡＰＢ　　　Ｉ ＬＡＰＣ０ ＬＡＰＤ　　　Ｏ −７’コ−ダ２７３　　ＬＢＰＡ　　０ＬＢＰＢ　　　
０ ＬＢＰＣ０ ＬＢＰＤ　　　１ デコーダ２７２　　　ＬＣＰＡ　　Ｉ ＬＣＰＢ　　　Ｏ Ｌ’ＣＰＧ　　　０ ＬＣＰＤ　　　Ｏ デコーダ２７１　　　ＬＤＰＡ　　０ ＬＤＰＢ　　　０ ＬＤＰＣＩ ＬＤＰＤ　　　Ｏ インストラクションレジスタｌＮ５Ｔ４５は、第１９図
において２個のインストラクションレジスタ（ＩＮＳＴ
４とｌＮ５Ｔ５）をまとめて図示したものである。

そしてこのレジスタは、各送受信ブロック２５５〜２５
８の通信許可／禁止の管理と、通信速度（ボーレート）
を決めるための分局比の管理とを行なっている。

外部からの入力信号中、信号Ｄ　Ｉ　ＶＡＥ　Ｎ〜ＤＩ
ＶＤＥＮは分周比の設定をハード線で行なうかどうかを
指示する信号あり、°Ｌ°アクティブである。

この両信号が°Ｈ°である時は、通信速度はＣＰＵから
の入力データＩＮＤＡＴＡによって設定され、Ｄ、〜Ｄ
３またはＤ４〜Ｄ６のデータが内部のデータラッチによ
って取り込まれ、決定された分局比データＤＶＤがボー
レートジェネレータ２５４（送受信クロック発生器）へ
出力される。

なお、データラッチのデータ取込みは、アドレスデコー
ダ２５１からのセレクト信号５ＥＬ４５に同期する。

信号ＤＩＶＡＥＮ−ＤＩＶＤＥＮが０Ｌ°でアクティブ
である時は、ＣＰＵからのデータの内容に無関係に外部
からの入力信号ＤＶＲＡＯ−ＤＶＲＡ２．ＤＶＲＢＯ〜
ＤＶＲＢ２．ＤＶＲＣＯ〜ＤＶＲＣ２，ＤＶＲＤＯ〜Ｄ
ＶＲＤ２によッテ、対応するポートの分局比が決定され
る。

このように、ボーレートジェネレータ２５６による基準
クロックの分局比は、ＣＰＵからも外部信号からも設定
でき、各ポート（チャンネル）Ａ〜Ｄの通信速度（ボー
レート）を自由に設定する事できる。

ココテ、ＤＶＲ＊　２．ＤＶＲ−１，ＤＶＲ＊　０（傘
は各ポートに対応するＡ−Ｄ）の°Ｌ”　”　Ｈ”と基
準クロックＣＬ　ＯＣＫ　（１４，７４５６ＭＨｚとす
る）に対する分局比及びボーレートの例を示す。

ＤＶ訃２　ＤＶＲ拳Ｉ　ＤＶＲ＊Ｏ分周比　　ボーレー
トＬ　　　Ｌ　　　Ｌ　　　１／２４　Ｘ　１　　６１
４，４ＫＨｚＬ　　　Ｌ　　　Ｈ１／２４　Ｘ　１／２
　３Ｇ７．２ＫＨｚＬ　　　ＨＬ　　　１／２４　Ｘ　
１／４　１５３．６ＫＨｚＬ　　　ＨＨ１／２４　Ｘ　
１／８　　７６．８ＫＨｚＨＬ　　　Ｌ　　　１／２４
　Ｘ　１／１６　３８．４ＫＨｚＨＬ　　　　Ｈ１／２
４Ｘ１／３２　　１９．２ＫＨｚＨＨＬ　　　　１／２
４Ｘ１／６４　　　９．６ＫＨｚＨＨＨ１／２４Ｘ１／
１２１３　　４．８ＫＨｚＣＰＵからの入力データＩＮ
ＤＡＴＡには各々論理ボートＡ−Ｄを通信許可／禁止状
態にするビットが含まれており、やはりこれもセレクト
信号５ＥＬ４５に同期してデータラッチされ、ＥＮＢＬ
信号として送受信許可／禁止信号出力部２６０へ出力さ
れる。

それによって、送受信許可／禁止信号出力部２６０は、
インストラクションレジスタｌＮ５Ｔ３からのＬＰＡＳ
Ｎデータに従って実際の物理的各送受信ブロック２５５
〜２５８へ通信許可／禁止信号ＥＮＢＬＰを出力する。

ここで、ボーレートジェネレータ２５４の機能について
もう少し説明を加える。

まず、外部からの基準クロックＣＬＯＣＫを複数のＴ−
ＦＦによって適当な値（例えば１／２４）に分周し、そ
のクロックＣＫ、４をさらに７個のＴ−ＦＦによって１
／１２８まで分周する。

この７個のＴ−ＦＦの入出力クロックを４個のマルチプ
レクサに人力し、ｃ　ｘ　＊＊　／　１〜ＣＫ　２４　
／１２８の８種のクロックのうち、インストラクション
レジスタｌＮ５Ｔ４５からの分周比データＤＶＤによっ
て決定される１つのクロックを選択して、例えば送受信
ブロック２５５に送信クロック（ＴＸＡ）としてｃＬＫ
Ａを出力する。

受信クロック（ＲＸＡ）についても同様であり、他の送
受信ブロック２５６〜２５８への送受信クロックＣＬＫ
Ｂ、ＣＬＫＣ，ＣＬＫＤも同様にして出力する。

次に、２つのステータスレジスタ５ＴＡＴＩ。

５ＴＡＴ２について簡単に説明する。

１つは送受信のレディレジスタであり、もう１つはエラ
ーステータスレジスタである。ＣＰＵはＣ７０を°Ｈ°
にしてこれらのステータスレジスタの内容を読み出すこ
とができるが、読み出し中はステータスの更新は禁止さ
れている。

なお、この２つのステータスレジスタの機能については
、送受信ブロックの説明をした後に説明する。

次に、送受信ブロック２５５〜２５８によるシリアルボ
ート送信タイミングについて説明する。

第２１図は、第１９図の送受信ブロック２５５〜２５８
中の送信ブロックの具体例を示す回路図であり、第２２
図はそれによる送信時のタイムチャートである。

以下、ボートＡを例にとって説明する。

第２１図でＳＥＬは第１９図のボートセレクタからのボ
ートセレクト信号５ＥＬＡである。ＷＲＴＸＢは、第１
９図には図示していないが外部からのＷＲ倍信号等価で
ある。さらにＥＮＴＸＤＢ信号は送受信許可／禁止信号
出力部２８０からのボートイネーブル／ディスエーブル
（許可／禁止）のＥＮＡ　（許可）信号である。

ＷＲＴＸＢ信号に同期して、送信バッファ２７５のＤ０
〜Ｄ７にＣＰＵから送信データＩ　ＮＤＡＴＡが入力さ
れると、ＷＲＴＸＢ信号の立上りで送信レディ信号ＴＸ
ＲＤＹがインアクティブとなる。

その後、ＴＸＣクロックによってシフトレジスタ２７６
のＬＤ入力信号がアクティブとなると、送信データは送
信バッファ２７５からこのシフトレジスタ２７６へ転送
される。

この時点で、ＣＰＵからは再び送信バッファ２７５への
送信データの入力が可能となるので、ＬＤ信号の立下り
と共に、ＴＸＲＤＹ信号はアクティブとなる。

ここで、送信ブロックはシフトレジスタ２７６からシリ
アル送信をＴＸＤ信号として送信開始するが、その送信
途中でもＣＰＵからは次の送信データの入力が可能であ
る。

ＴＸＤのシリアル送信開始と同時にＴＸＢＵＳＹ信号が
アクティブとなって、送信バッファ２７５からシフトレ
ジスタ２７６へのデータ転送を禁止する。

一方、シフトレジスタ２７６は、スタートビット、デー
タビットＤ０．・・・・・・、データビットＤ７゜スト
ップビットの順でＴＸＣクロックに同期して送信データ
をシリアル出力する。

なお、スタートビット°Ｌ°とストップビット°Ｈ°は
、シフトレジスタ２７６で自動的に送信データに付加し
ている。

１送信データ　（１スタートビツト＋８データ＋１スト
ツプビツト＝１０）をカウントするビットカウンタ２７
７は、スタートビット送出から１／２ＴＸＣクロツクず
れてカウントを開始する。

このビットカウンタの値が９になると次のＴＸＣクロッ
クの立上りでこのビットカウンタはリセットされると共
に、ＴＸＢＵＳＹが解除される。

この時点で、送信バッファ２７５の内容はシフトレジス
タ２７６への転送が可能となり、ＬＤ信号がアクティブ
となる。

このようなシーケンスで１次々とシリアルデータの送信
が行なわれていく。

次に、送受信ブロック２５５〜２５８によるシリアルポ
ート受信タイミングについて説明する。

第２３図は、第１９図の送受信ブロック２５５〜２５８
の中の受信ブロックの具体、例を示す回路図であり、第
２４図はそれによる受信時のタイムチャートである。

なお、この例では受信クロックＲＸＣの作成部が受信ブ
ロック内に入っているが、これは第１９図のボーレート
ジェネレータ２５４に入っていても良い。

以下、ポートＡを例にとって説明する。

先ず、外部からの受信データＲＸＤが°Ｈ°から°Ｌ°
に変わった所でＮＯＲゲート２８０よりスタートトリガ
パルスＳＴＲが発生する。

受信クロック発生部２８１は、このスタートトリガパル
スＳＴＲに位相を合わせて受信クロックＲＸＣを作り出
す、スタートトリガパルスＳＴＲ発生後最初の受信クロ
ックＲＸＣの立上り時にＮＯＲゲート２８３よりエラー
スタートチェックパルスが発生する。

このパルスが発生した時点でＲＸＤ入力がＬ。

つまりスタートビットを保っていれば、Ｄ−ＦＦ２８４
の出力は°Ｈ°となって、スタートトリガパルスＳＴＲ
の発生をネゲートする。もしＲＸＤ入力が°Ｈ゛である
ならば、該スタートビットであるとしてＤ−ＦＦ２８４
の出力は°Ｌ°となり。

次のスタートトリガパルスＳＴＲの発生準備をすると同
時に、ビットカウンタ２８２をクリアする。

スタートトリガパルスＳＴＲ発生をネゲートされた状態
で、シフトレジスタ２８５はＲＸＤからのシリアル入力
データを取り込む、これは入力データビットの中央（Ｒ
ＸＣのクロックの立上り）でラッチされる。

また、ビットカウンタ２８２もカウントスタートする。

ビットカウンタ２８２の値が「９」となってからＲＸＣ
／２クロックの後ストロボ信号ＳＴＢがインバータ２８
７より発生する。このストロボ信号ＳＴＢの立上りでシ
フトレジスタ２８５内のシリアル入力データＱ、〜Ｑ１
を受信バッファ２８６が゛ラッチして第１９図のマルチ
プレクサ２３５に出力する。

ストロボ信号ＳＴＢの立下りの時点でＤ−ＦＦ２８８は
ＲＸＤ入カデカデータて、ストップビットに相当するこ
のデータが°Ｌ°であれば、出力ＦＲＥＲＲをアクティ
ブとしてフレーミングエラー発生を第１９図のステータ
スレジスタ５ＴＡＴ２に伝える。このＦＲＥＲＲ信号は
インストラクションレジスタｌＮ５Ｔ２によってリセッ
トされる迄エラー状態を保持する。

ストロボ信号ＳＴＢの立下り後、ＮＯＲゲート２８９は
フレームエンドパルスを発生し、５−ＲＦＰ２９０をセ
ットしてＲＸＲＤＹ信号をアクティブにする。このＲＸ
ＲＤＹ信号は、ポートＡが選択されて受信バッファ２８
６のデータをマルチプレクサ２５３が読み込んだ時、つ
まりＲＤ倍信号立下りでクリアされる。

もしＲＸＲＤＹ信号が°Ｈ゛つまりシフトレジスタ２８
５に有効なデータがある時にストロボ信号ＳＴＢが発生
した場合は、受信データをＣＰＵが読み込む前に次の受
信データがあったということであり、Ｄ−ＦＦ２９１に
よりオーバランエラー信号０ＶＲＥＲＲが出力される。

この０ＶＲＥＲＲ信号は、フレーミングエラーと同様に
第１９図のインストラクションレジスタｌＮ５Ｔ２から
リセットされる迄エラー状態を保持する。

もし１次のストロボ信号ＳＴＢの発生前に受信バッファ
２８６の内容がＣＰＵに読み込まれれば、ＲＸＲＤＹ信
号はインアクティブとなっているのでエラーは発生しな
い。

ここで、第１９図における２つのステータスレジスタ５
ＴＡＴ１，５ＴＡＴ２の機能について説明する。

第２１図の送信バッファ２７５が空のとき、つまり前の
データがシフトレジスタ２７６に転送終了した時点でそ
の送受信ブロックが転送レディ状態となる。この時、ス
ティタスレジスタＳ　ＴＡＴｌのＴＸＲＤＹフラグが°
１°になる。また、その送信ポートがノンマスクであれ
ば、ＴＸＲＤＹ線が°Ｌ゛になる。

ＣＰＵがＴＸＲＤＹフラグを読み出して、データバスラ
イン経由で送信バッファ２７５にデータを転送すると、
ＴＸＲＤＹフラグは°０°に落ちる。但し、他のノンマ
スク送信ポートがレディであれば、ＴＸＲＤＹ線はアク
ティブ状態を継続する。

そして、送信バッファ２７５内のデータがシフトレジス
タ２７６に転送し終えると、ＴＸＲＤＹフラグは再び°
１°になる。　　− また、第２３図の受信バッファ２８６にデータが入力さ
れると、レシーブ動作があったとして、このスティタス
レジスタ５ＴＡＴＩ内の対応するＲＸＲＤＹフラグが１
°にセットされる。また、その受信ポートがノンマスク
であれば、ＣＰＵへのＲＸＲＤＹ線も°Ｌ°になる。

ＣＰＵが受信バッファ２８日内のデータを読み出すと、
ＲＸＲＤＹフラグは°０°となるが、ＲＸＲＤＹ線は他
のノンマスク受信ポートの受信バッファ内にデータがあ
る場合は、アクティブ状態を継続する。

このスティタスレジスタ５ＴＡＴ１は、インストラクシ
ョンレジスタｌＮ５ＴＩのマスク／ノンマスクの影響を
受けない、一方、インストラクションレジスタｌＮ５Ｔ
４５のＥＮＢＬＩフラグが°０°の送受信ポートのにつ
いては、このスティタスレジスタ５ＴＡＴ１のＲＸＲＤ
Ｙ７ラグ、ＴＸＲＤＹフラグはいずれも°０°となる。

一方、スティタスレジスタ５ＴＡＴ２は、送受信ブロッ
ク２５５〜２５８における第２３図の受信部で、各々の
データの終わりで有効なストップビットが検出されない
（ストップビットが°Ｌ”）時、フレーミングエラーが
発生したとして、このスティタスレジスタの対応するポ
ートのＦＲＥビットが１°にセットされる。

また、受信バッファ２８Ｅ３内にデータがまだ有る時に
次のデータを受信した時には、オーバランエラーが発生
したとして、このスティタスレジスタ５ＴＡＴ２の対応
するポートの○ＶＲビットが°１°にセトされる。

フレーミングエラーもオーバランエラーも、発生した時
の動作はこれだけであり、特に積極的なエラーリカバリ
動作は行なわない、また、ＦＲＥ。

ＯＶＲビットは、共にインストラクションレジスタのＥ
ＲＳＴビットを１°にすることによりリセットされる。

二二で、第１９図に示した各レジスタｌＮ５Ｔ１、ｌＮ
５Ｔ２．ｌＮ５Ｔ３．ｌＮ５Ｔ４５　（ＩＮＳＴ４．ｌ
Ｎ５Ｔ５）、５ＴＡＴＩ及び５ＴＡＴ２のレジスタマツ
プを第２５図に示す。

なお、ｌＮ５Ｔ４．５により設定されるボーレートは、
全て基準クロックＣＬＯＣＫの周波数×１／２４Ｘ１／
ｎであり、図中では１　／　ｎのみを示している。

以上説明した通信制御用インタフェース回路（ＣＣＩ回
路）は、第１９図に破線で囲んで示した回路を集積回路
（ＩＣ）化して一体的に形成し、第２６図に示すような
ワンチップの集積回路素子とすることもできる。

以下に、その集積回路素子化した実施例について記述す
る。

このＩＣには、前述のように非同期通信可能なシリアル
ポートが４つ内蔵されており、４チヤンネルシリアル制
御による全二重送受信可能であり。

その転送レイトはハードウェアとソフトウェアのどちら
でも設定可能である。また、４チャンネルの論理アドレ
スと物理アドレスの設定が自由である。

このＩＣの各ピンの信号名とその機能を簡単に列記する
。なお、信号名の後に示す（Ｉ）は入力。

（０）は出力、（Ｉｌｏ）は入出力をそれぞれ示す。

Ｄ０〜Ｄ、（Ｉｌｏ）：データバス 本ＩＣとＣＰＵ間のコマンド、データ。

及びステータスの転送に使われる双方向の３ステートデ
ータバス。

ＲＥＳＥＴ　（Ｉ）：リセット信号 ローレベルでリセット動作を行なう。

■全ての内部レジスタ又は内部バッファをクリア又はデ
フォルトする。

■送信線ＴＸＤＡ−ＴＸＤＤ出力をマーク状態（”Ｈ”
）にする。

■全ての送受信ポートをイネーブルにする。

■ＴＸＲＤＹ線、ＲＸＲＤＹ線をアクティブにする。

Ｃ３（Ｉ）：チップセレクト信号 Ｌ°の時に本ＩＣとＣＰＵ間のデータ が可能になる。

ＷＲ（Ｉ）ニライトストローブ信号 この信号がＬ°でＣ８が°Ｌ°のとき、データバスＤ０
〜Ｄ７上の内容が本ＩＣに書き込まれる。

Ｃ／Ｄ　（Ｉ）：コントロール／データ信号ＷＲ，ＲＤ
とともに、本ＩＣに対してデータバス上の内容がデータ
かコントロールロード又はステータス情報であるかを知
らせる。

Ｈ：コントロール又はステータス Ｌ：データ 八〇〜Ａｉ　　（Ｉ）ニアドレス入力 送受信ポートを含めて本ＩＣの内部レジスタを選択する
。

ＲＸＲＤＹ　（０）：　レシーブレディ信号、本ＩＣが
データを受信して、それを保持していることをＣＰＵに
知らせるための信号である。

ＣＬＯＣＫ　（Ｉ）：外部りＯ’／り入力キャラクタ送
受信用の基本クロック信号である。

’　　ＴＸＤＡ　ＮＴＸＤＤ　（０）：送信データ出力
チャンネルＡ−Ｄの送信部シリアルデータ出力である。

ＲＸＤＡ−ＲＸＤＤ　（Ｉ）：受信データ入力チャンネ
ルＡ−Ｄの受信シリアルデータ出力である。

ＴＸＲＤＹ　（０）：　トランスミツトレディ信号零Ｉ
Ｃがデータを送信可能な状態であることをＣＰＵに知ら
せるための信号である。

Ｖｃｃ　：電源入力 ＧＮＤ　：　ＯＶ電源（アース） なお、ＤＩＶ＊ＥＮ、ＤＶＲ串２．ＤＶＲ拳１゜および
ＤＶＲ＊Ｏ（ＩはＡ−Ｄ）にライては、既に説明したよ
うに分周比すなわち転送レイトの設定方法の選択と外部
設定入力である。

レーザプリンタ　体と・■装置との゛　−まず、付加装
置（オプション）の認識と接続先の特定について、第２
７図のフローチャートによって説明する。

第１０図におけるプリントエンジンＰＣＢ５１内のＣＰ
Ｕ１４２　（以下「本体ＣＰＵＪという）は、パワーオ
ン（電源ＯＮ）後１通信制御用インタフェース（ＣＣＩ
）回路１５０のインストラクションレジスタｌＮ５Ｔ３
　（第１９図）に仮の論理ポートアサインデータ（アド
レス）を書込む。

たとえば°１１１００１００”と書込むと、論理ポート
と物理ポートが 論理ポート　　物理ポート Ａ←−ｍ−→Ａ Ｂ←−一→Ｂ Ｃ←−一→Ｃ Ｄ のように対応する。

また、本体ＣＰＵ１４２かられざわざ書込まなくても、
ＣＣＩ回路１５０のパワーオン後のデフオルト値を利用
してもよい。

次に、論理ポートＡ−Ｄを通じて各オプションを初期化
すべくコマンドを送出する。全てのポートに対して初期
化指令を送出してしばらく経た後、各物理ポートに接続
されている付加装置の認識番号を問い合わせる要求コマ
ンドを送出する。

今、「論理ボートＡ＝物理ポートＡ」となるように初期
設定したので、ＣＰＵから見たＡポートは物理的にもＡ
ボートである。

この時付加装置から応答が無い場合は、複数回（第２７
図の例では２回）問い合わせを行なってそれでも応答が
無い場合に「物理ポートＮ＝接続オプション無し」とい
うデータを物理テーブルに書込む。

この本体ＣＰＵのメモリ（ＲＡＭエリア）内の物理テー
ブルは、たとえば第２８１１！に示すような構成となっ
ている。

今、物理ボートＡ−Ｄに対応する各オプションからの認
識情報の返答が Ａ　　オプション＃３（コード０１１）Ｂ　　オプショ
ン＃１　（コード００１）Ｃオプション＃４（コード１
００） Ｄ　　返答無し であったとする。この時本体ＣＰＵのメモリ内の物理テ
ーブルには ”０１１００１１０００００” というデータが書き込まれる。

一方、この本体ＣＰＵのメモリ（ＲＯＭエリア）内の論
理テーブルには、第２Ｓ図に示すように、”００１０１
００１１１００” というデータが存在していたとする。

これはつまり、本体ＣＰＵのメインプログラム上では、
各ポートＡ−Ｄにそれぞれ次のオプションが接続されて
いるとして扱っていることを示す。

ポートＡにはオプション＃１ ポートＢにはオプション＃２ ポートＣにはオプション＃３ ポートＤにはオプション＃４ 本体ＣＰＵは、物理テーブルに各物理ポート接続のオプ
ション認識番号を書き込んだ後に、物理テーブルと論理
テーブルを比較して。

論理ボート　　物理ボート Ａ←−一→Ｂ Ｂ←−−→Ｄ Ｃ←−一→Ａ Ｃ と対応付ければ、メインプログラム上で全く正常にオプ
ションとの送受信が行なえることを知る。

その結果、本体Ｃ−Ｐ　Ｕ　１４２はＩＣＣ回路５２内
のインストラクションレジスタｌＮ５Ｔ３に”１０００
１１０１゜ というデータを書込む。

この操作の後、ＣＰＵ側から見ればあたかもポートＡに
オプション＃１ ポートＣにオプション＃３ ポートＤにオプション＃４ が接続されているように取り扱うことが可能となる。ま
たポートＢには本来オプション＃２が接続されるはずだ
が、現在は接続されていないことも知る。

そ′して、ＣＰＵ１４２は外部コントローラ（工ＦＣ）
５２に対してオプション構成、つまり現在オプション＃
１．＃３．＃４が接続しているという情報を送出して、
その後メインプログラムに処理を移していく。

コノように、各付加装置（ＬＣＩＴ、ＬＣＯＴ。

ＭＢ、ＤＰＸ等のオプション・デバイス）は、それぞれ
固有の認識情報（デバイスＩＤ）を持っており、それに
よって本体ＣＰＵが各付加装置の接続状態を認識するこ
とができる。

１　　体１　　の この実施例では、記録媒体に識別番号を使用しているが
、これは画像形成袋＠（この実施例ではレーザプリンタ
）本体が独自に付けるたとえば記録用紙の識別番号（以
下「ペーパーＩＤＪという）である。

これは、ペーパ上に記録される番号という意味ではなく
、インタフェースコントローラ（ＩＦＣ）とプリントエ
ンジンと付加袋Ｗ１（オプション）間で共有される仮想
のデータである。

たとえば、レーザプリンタシステム内に最大６枚のペー
パが存在する場合があり得るとする。この時、最低で１
〜６のペーパＩＤを付けることができれば、Ｉ　ＦＣ，
プリントエンジン、オプションは、各々現在どこにどの
紙が存在しているが知ることができる。

そこで、このペーパＩＤに４ビツトを割り当て、本体Ｃ
ＰＵが１〜Ｆまでの番号を循環的に割り付けるようにし
ている。たとえば、両面プリントをする場合でも、１枚
の用紙に対して１つのペーパＩＤが付けられる。

このようにすることにより、ＩＦＣ５２からのジャムバ
ックアップが容易になる。

たとえば、レーザプリンタ内で用紙がジャムした場合、
これに記録された内容は失なわれてしまう。したがって
、同一のデータを改めてプリントする必要がある。

ところが、従来はＩ　Ｆｅ１２としては、どの紙に記録
した内容が失なわれてしまったのかを直接知る手段が無
く、ジャム位置の情報等からおおよその見当を付けて再
度記録データをプリントエンジンに送るという手段をと
っていた。

ところがこれだと、再記録すべきデータの信用性に乏し
く、大きな欠点となっていた。

この実施例ではこの欠点を改善すべく、記録するべき用
紙に仮想のペーパＩＤを付けて、Ｉ　ＦＣ。

プリントエンジン、オプション間でこのデータを共有す
ることにした。

それによって、例えばジャムが発生した場合、ＩＦＣ５
２はジャムしている用紙のペーパＩＤをプリントエンジ
ン５１に問い合わせて、再記録すべきデータがどれであ
るかを正確に知ることができる。

また、ＩＦＣ５２は記録開始する時点でプリントエンジ
ン５１より受は取るペーパＩＤと、排紙完了した時点で
やはり本体から受は取るペーパＩＤとを比較して、常に
現時点で本体１内に入っている用紙のペーパＩＤを知る
ことができるので。

ジャムした時点でＩＦＣ５２がジャム紙を自ら特定する
ことも可能になる。

したがって、ＩＦＣからのジャムバックアッププリント
が非常に容易になる。

また、このペーパよりをオプションとも共有することに
よって１本体ｃｐＵ１４２の負荷を軽減することができ
る。

すなわち、給紙オプション、排紙オプションあるいは両
面プリントオプション等のオプションのうち、ＩＦＣ５
２から選択された通紙経路上にあるオプションに対して
ペーパーＩＤを送出した後、本体ＣＰＵ１４２は本体１
内にある用紙に対応するペーパＩＤ以外は一旦メモリか
ら消却してもかまわない。

もし、一旦本体１から排出された用紙が再び本体に吸入
されるような通紙経路であれば、排出する時点で排出先
のオプションにペーパＩＤの管理権を渡し、また本体内
に吸入する時点で相手となるオプションからペーパＩＤ
を知らせてもらえば良い。

さらに、もし排出した先でジャムが発生したとしても、
そのオプションからジャム発生した用紙のペーパＩＤ情
報をもらってＩＦＣへ伝えればよいことになる。

このように、レーザプリンタ本体のＣＰＵが全てのペー
パーＩＤを常に管理する必要はなく、ペーパＩＤ情報が
必要となった時に、その都度ＩＦＣやオプションとペー
パＩＤ情報の授受を実行すればよいことになる。

このような、本体ｃｐｔｙ１４２側のペーパＩＤに関す
る動作を第３０図〜第３２図のフローチャートに示す。

なお、第５２図はジャム発生時の割込み処理であり、本
体内のジャム紙のペーパＩＤをＩＦＣへ出力し、各オプ
ション内にもジャム紙があれば、そのペーパＩＤをその
オプションから入力する。

そして、これらの各ジャム紙のペーパＩＤをＩＦＣへ出
力する。

その後、本体内のジャムが解除され、各オプションから
ジャムが解除された情報を入力すると。

システムレディ信号をＩＦＣへ出力して割込み処理を終
了し、メインルーチンへ復帰する。

第３３図は、ＩＦＣ５２側のベーパよりに関する動作を
示すフローチャートである。

プリントエンジンにおける制御機 この実施例におけるプリントエンジンの制御は、第９図
〜第１１図、第１５図及び第１６図に示したプリントエ
ンジンＰＣＢ５１によってなされるが、その機能は大別
して次の３つのブロックからなる。

（Ａ）シーケンスコントロールブロック（Ｂ）　　ビデ
オインタフェース・コントロールブロック（Ｃ）通信コ
ントロールブロック いづれのブロックもｃｐｕ１４．２が関与しているが、
シーケンスコントロールブロックはＣＰＵ１４２を中心
とするブロックで、プリント時のプリントエンジンユニ
ット自体の各部のシーケンス制御と、一部のオプション
デバイスのシーケンスを行なう。

ビデオインタフェース・コントロールブロックは、前述
のビデオコントロール回路１４日を中心とするブロック
で、ＩＦＣ−ＰＣＢ５２との間で信号の授受を行ない、
半導体レーザ駆動回路を制御してレーザビームによる感
光体ドラム２日への画像データの書き込みを制御する。

通信コントロールブロックは、さらに２つに別れる。一
方は、前述の通信制御用インタフェース（ＣＣＩ）回路
を中心とするブロックで、その各シリアルインタフェー
スポートにオプチカルファイバ・ケーブルを介して接続
される各オプションデバイス（ＬＣＩＴ、ＤＰＸ、ＭＢ
等）及び操作表示パネル１１との間での通信を制御する
。

もう一方は、ＣＰＵを中心とするブロックで、Ｉ　ＦＣ
−ＰＣＢとの間でデータの授受を行なう。

このプリントエンジンにおけるＣＰＵの機能を、第３４
図にブロック図で示す。

このコントロール機能は、割込処理ルーチンと内部ステ
ータスルーチンとからなり、割込処理ルーチンでは、チ
ェックタイマコントロール、プリントタイミングコント
ロール、ＩＦＣＩ／Ｆコントロール、及び各オプション
のデバイスエ／Ｆコントロールを行なう。

一方、内部ステータスルーチンでは、定着器のヒータコ
ントロール、プリンタステータスインプット（各種セン
サ類の監視）、プリンタシステム・モードセット（通常
プリントモード、テストプリントモード、エラー発生等
のモードセット）、及びプリンタシステム・ステータス
チェック（センサ入力の分析・診断）を行なう。

割込処理ルーチンのプリントタイミングコントロールで
は、給紙、搬送、及びイジェクト（排紙）の各コントロ
ールを行なうペーパ処理コントロールと、ＦＧＡＴＥ　
（画像書込み制御用の信号）のコントロール及び各チャ
ージャへの高電圧印加をコントロールするプロセスコン
トロールとを行なう。

ＩＦＣＩ／Ｆコントロールでは、ＩＦＣ５２からのデー
タ入力を一時記憶するＩＦＣデータインプットルーチン
と、コマンドバッファに入れるがどうかを判断するルー
チン及びアウトプット、データを作るルーチンからなる
インプットコマンドルーチンの処理を行なう。

テハイスＩ／Ｆコントロールでは、オプションデバイス
からのデータを入力するデバイスＩ／Ｆ入カルーチンと
、デバイスのステータスを見てデバイスをコントロール
するコマンドを出すルーチン（デバイスステータス・ル
ーチンとデバイスコマンド・ルーチン）の処理を行なう
。

第３５図にこのプリントエンジンに使用しているＣＰＵ
１４２の内部のデータの流れを示す。この図中、（Ａ）
のプリントエンジン・コントロール・モジュールの部分
が前述のシーケンスコントロールブロックに、（Ｂ）の
ＩＰＣＩ／Ｆコントロール・モジュール及び（Ｃ）のデ
バイスＩ／Ｆコントロールモジュールの部分が前述の通
信コントロールモジュールブロックにそれぞれＣＰＵが
関与している事を示している。

■儂立亘 （Ａ）インタフェースコントローラ（ＩＦＣ）とプリン
トエンジン（ＰＥ）間通信 ＩＦＣとＰＥとは、前述のＣＣＩ回路によるか。

または別の独立したシリアル通信手段によって通信を行
なう。

ＩＦＣからＰＥへの送信については、ＰＥは受信時割込
み処理により直ちにＩＦＣからの受信内容に応じた処理
を実行する。

ＰＥからＩＦＣへ送信する場合は、ＰＥがまずサービス
リクエスト信号ＳＲＱを真にして、それに応じてＩＦＣ
が照会コマンドを送信する。その結果、ＰＥはＳＲＱを
偽にすると共に送信を開始する。または、ＰＥが非同期
にＩＦＣヘデータを送信してＩＦＣよりそのデータの受
信確認を受けとった後１次のデータ送信を行なう方法を
とる。

（Ｂ）プリントエンジン（ＰＥ）と各デバイス間通信Ｐ
Ｅと両面及び大量給紙ユニット（ＤＰＸ＆ＬＣＩＴ）、
メールボックス（ＭＢ）、操作表示パネル（オペレーシ
ョンパネル：ＯＰ）等の各デバイス間はポーリング方式
で通信する。

すなわち、常にＰＥからのコマンド（Ｃｏｍｍａｎｄ）
　＊ステータス（Ｓｔａｔｕｓ）　ｐステータスリクエ
スト（Ｓｔａｔｕｓ　Ｒｅｑｕｅｓｔ）、インクワイア
リ（Ｉｎｑｕｉｒｙ）に対する応答として、デバイス側
が返送する方式をとる。

また、ＰＥからデバイスへの送信は、先頭に送信開始（
ＴＢ）コード及び後尾に送信終了（ＴＥ）コードを伴な
い、これらの間コードにはデバイス識別情報であるデバ
イスＩＤを含む。

各デバイスからＰＥへの送信も、先頭にＴＢコード、後
尾にＴＥコードを伴なう、この通信方法を第３６図に図
示する。

（Ｃ）通信エラ一時の処理 ＰＥと各デバイス間の通信において、受信状態が次の■
〜■の場合に再送信要求（Ｒｅ−ｔｒａｎｓ＋＋＋１ｔ
Ｒｅｑｕｅｓｔ）を送る。

■オーバランエラー又はフレーミングエラー等の通信エ
ラーを検出した時 ■イリーガルコード（Ｉｌｌｅｇａｌ　Ｃｏｄｓ）を受
信した時 ■一定期間以上データを受信しなかった時送信側は、再
送信要求を受けたら適当なタイミングで再送信を実行す
る。再送信要求に応答して再送信されたデータが再び上
記■〜■のいずれかに該当する場合は、受信側は通信エ
ラー発生と判断して必要な処置をとる。

また、ＩＦＣとＰＥ間において、ＰＥの受信内容が上記
■又は■に該当する時、ＰＥはＩＦＣに対して受信デー
タ解読不能を示すコードを送信する。■又は■の状態が
連続して２度以上発生した時は、ＰＥは通信エラーと判
断して°通信エラーイベントレポート°をＩＦＣに送出
して、°イニシャライズコマンド以外のコマンドは受付
けない状態に入る。

（Ｄ）タイミングフロー図による説明 第３７図〜第４１図にＰＥとＩＦＣ及びデバイス間の通
信内容と各部の動作をそれぞれタイミングフロー図で示
す。

第３７図はパワー０８時、第３８図は通常プリント時、
第３９図はりミツトレスプリント時、第４０図はプリン
トエンジンジャム及び給紙デバイスジャム発生時、第４
１図は排紙デバイスジーヤム発生時のタイミングフロー
図である。

なお、第３８１！Ｉ〜第４１図中ＦＧＡＴＥは画像書込
み時の副走査方向のタイミングをとるための制御信号で
ある。

第３９図の、リミットレスモードは１選択されている給
紙デバイス（上、下絵紙カセット又はＬＣＩＴ）のペー
パがなくなると自動的に他の給紙デバイスを選択し、選
択されている排紙デバイス（ＬＣＯＴの上段排紙トレイ
又は下段排紙トレイ等）のベーパが一杯（フル）になる
と自動的に他の排紙トレイを選択して、これらの自動選
択ができなくなるまで連続的にプリントし続けるモード
である。

第３７図のパワー０８時の動作において、「イニシャラ
イズ」について説明する。

イニシャライズコマンドは、ＩＦＣがＰＥに対してイニ
シャライズを要求するコマンドである。

また、ＩＦＣがＰＥに出力するプリント要求を独立した
信号線（ＰＲＩＮＴ信号）で出力するか、通信回線上の
プリント要求コマンド（Ｆ　Ｆｃｏｍｍａｎｄ）で出力
するかを選択するコマンドでもある。

このコマンドはアーギュメント（ａｒｇｕｍｅｎｔ）の
内容によって次のような意味をもつ。

アーギュメントとはＩＦＣより送信されるコマンドに付
随して送信されるデータのことであり、コマンドをさら
に細分化する機能を持つ。

■１ｎｉｔｉａｌｉｚｅ　：　Ｐ　Ｅは全てのユニット
を初期状態に戻す。

■ｄｉａｇｎｏｓｔｉｃｓ：　Ｐ　Ｅは全てのユニット
を初期状態に戻した後、電気的自己診断を実 行し、その結果として診断ペクト ルをＩＦＣに返す。

■ｔｅｓｔ　ｐｒｉｎｔ　：　Ｐ　Ｅは診断ベクトルを
ＩＦＣに返し、また所定のテストパターンの テストプリントを実行する。

■１１０’、ＮＴ／　Ｆ　　Ｆｃｏｍｍａｎｄ　：ＩＦ
Ｃがプリント要求としてＰＲＩＮＴ信号を選択した場合
、ＰＥはＰＲＩＮＴアクティブでプリント要求があった と判断する。また、この要求に対す る応答は特に返さない。

ＩＦＣがプリント要求としてＦ　Ｆｅｏｍｍａｎｄを選
択した場合、ＰＥはＦ　Ｆｃｏｍｍａｎｄを受は取った
時にプリント要求があったと判断する。また、プリント
要求に対するＰＥ側の応答として、ＰＥ側で定めたペー
パＩＤを返す。

なお、このペーパＩＤは記録媒体である紙の識別コード
（バイナリコード）であってページの識別コードではな
い、したがって、両面プリントモードの時は、同一のペ
ーパＩＤが表面プリントの時及び裏面プリントの時の２
度出力される。

また、ＦＦｃｏ■ｗａｎｄによるプリント要求を選択し
た場合は、ＰＥは排紙完了時に、排紙完了スティタスに
その紙のペーパＩＤを付けてＩＦＣに対してイベントレ
ポートを送出する（第３８図、第３９図参照）。

このイニシャライズコマンドのアーギュメントのフォー
マットを第４４図に示すｅ　　ｂ、ビットは常に°１°
でイニシャライズを示し、ｂｏはｄｉａｇｎｏｓｔｉｃ
ｓのビット、ｂｌはテストプリントのビットで、いずれ
も実行する時は°１°、実行しない時は°０°であるａ
ｂ２はＰＲＩＮＴ／ＦＦｃｏｍｍａｎｄの選択用ビット
で、ＰＲＩＮＴ信号によるプリント要求の時は°Ｏ”　
、　Ｆ　Ｆｃｏｍａｎｄによるプリント要求の時は°１
°である。

したがって、ＩＦＣからのイニシャライズコマンドのア
ーギュメントメントのす、ビットが°１°である時、Ｐ
Ｅは回答として診断ベクトルをＩＦＤに返す、ｂ、ビッ
トが°０°の時、回答はアーギュメントの内容でｂ７ビ
ツトを０°として返す。

なお、本実施例ではプリント用紙を信号線により出力す
るか、コマンドにより出力するかの選択をイニシャライ
ズコマンドにより実行しているが、これは例えば、ＰＣ
Ｂ上に配置されたＳ、Ｗ等により設定することも可能で
ある。

自己診断の内容は次のようなものである。

■ＰＥ　　ＣＰＵ７−Ｘト（ＲＯＭ　、　ＲＡ　Ｍ　、
タイマのテストを含む） ■ＤＰＸ＆ＬＣＩＴ　　ＣＰＵテスト（同　上）■ＭＢ
　　ＣＰＵテスト（同　上） ■ｏＰ・（オペレーションパネル）　　ＣＰＵテスト（
同　上） ■ＰＥ−ＤＰＸ＆ＬＣＩＴ接続テスト（通信線）■ＰＥ
−ＭＢ接続テスト（通信線） ■ＰＥ〜ＯＰ接続テスト（通信線） ■ＰＥ＆ＬＣＯＴ　　Ｉ１０ポート スキャニングテスト ■ＤＰＸ＆ＬＣ工Ｔ　　Ｉ１０ポート スキャニングテスト ［相］ＭＢ　　Ｉ１０ポート　スキャニングテスト■○
Ｐ　　Ｉ１０ボート　スキャニングテスト次に、ＰＥに
よるオプション構成の判断は、前述したように各デバイ
スからデバイスＩＤを受信して、各物理ポート（Ａ−Ｄ
）に接続されているデバイスを確認し、必要に応じて論
理ポートと物理ポートの対応付けの変更も行なう。

ペーパサイズ（プリント用紙の長さと幅）のデータは、
それを直接検知するのではなく、各サイズのペーパを収
納するカセットコード（例えば５ビットのコード）を検
知して、プリントエンジン内で次のようにコード変換す
る。

カセットコード−ベーパレングスコード。

ペーパワイズコード これによって、ＩＦＣはＰＥより各給紙トレイに収納さ
れているペーパの幅及び長さの情報を得ることができる
。

第３８図及び第３９図において、給紙デバイス選択は、
ＩＦＣがＰＥに対して入力ドレイを選択すルコマンド（
ＳＥＴ−ＣＬＩＲＲＩＩ：ＮＴ−ＩＮＰｔｌＴ）により
行なわれ、選択された入力ドレイが妥当なものであれば
。

その後のプリント要求に対しては新しく選択された入力
ドレイが有効となる。但し、妥当でない場合は以前の入
力ドレイが有効となる。

このコマンドのアーギュメントは８ビツトデータの下位
２ビツトで入力ドレイを指定する。

（例えば’０１°：ＰＥ上トレイ、°１０°；ＰＥ下ト
レイ、’１１’　：ＬＣＩＴトレイ）排紙デバイス選択
は、ＩＦＣがＰＥに対して出力ドレイ（排紙トレイ）を
選択するコマンド（ＳＥＴ−ＣＵＲＲＥＮＴ−ＯＵＴＰ
ＵＴ）を送出することによッテ行われ。

選択された出力ドレイが妥当なものであれば、その後プ
リント要求に対しては新しく選択された出力ドレイが有
効となる。但し、妥当でない場合は以前の出力ドレイが
有効となる。

このコマンドのアーギュメントは１例えば８ビツトデー
タの下位５ビツトで出力ドレイを指定する。出力ドレイ
の種類は、標準排紙トレイ、ＬＣＯＴの上段排紙トレイ
と下段排紙トレイそれぞれノーマルポジションとオフセ
ットポジション、後排紙トレイ、メールボックスの最下
段トレイのノーマルポジションとオフセットポジション
及び各ビン（＃１〜＃６）がある。

プリントスタートリクエストはＩＦＣがＰＥにプリント
要求を行なうコマンドである。このコマンドは、予め前
述したイニシャライズコマンドによって°Ｆ　Ｆｃｏｍ
ｍａｎｄプリント要求°を選択した時にのみ有効である
。

また、このコマンドに対する回答として、ＰＥはＰＥ側
で定めたペーパＩＤをＩＦＣに返す、さらに、このペー
パＩＤは、プリントが行なわれて該尚する用紙が排紙完
了した時に、ＰＥから「排紙完了スティタス＋ペーパＩ
ＤＪの形式でイベントレポートとして送出される。なお
、このペーパＩＤは例えば１６進数の１〜Ｆの値がサイ
クリックに送出される。

第４０図及び第４１図のジャム発生時の動作において、
ジャムが発生すると、ＩＦＣがＰＨに対してジャムした
紙のペーパＩＤを尋ねるコマンドを送り、ＰＥは回答の
第１ノＳイトでジャム紙の枚数ｎを送出し、それに続く
ｎバイトで各ジャム紙のペーパＩＤを送出する。

なお、ジャム紙がない場合はＰＥはジャム紙が無いとい
う意味のコード（例えばｔｏｏｌ）を送出し、まだジャ
ム状態であるがジャム紙のペーパＩＤが不定の場合（排
紙動作続行中）はその旨のコード例えばｒｌｏＨＪを送
出して送信を終る。

このＰＥからの回答のフォーマットを第４５図に示す。

さらに、ＩＦＣがＰＥに対してジャム紙の位置を尋ねる
コマンドを送り、ＰＥはプリンタエンジン内のジャムで
あればそのジャム紙の位置を、オプションデバイス内の
ジャムであれば、オプションデバイスから受は取ったジ
ャム紙の位置情報をＩＦＣに回答する。

そして、このジャム紙の位置は、前述したように第４図
に示した操作表示パネル１１の給徘紙・ジャム表示部１
４０にＬＥＤＧ−Ｐ　の点灯により表示される。

プリンタエンジンジャムの場合の回答のフォーマットは
第４６図に示すようになっており、１バイトのす、ビッ
トでジャム紙の有無を示し、ｂ。

〜ｂ７ビツトでジャム紙の位置を示す、＃Ｏ〜＃６はジ
ャム紙の位置で、それぞれ°１°の時にその位置にジャ
ム紙が有ることを表わす。

なお、ジャム紙が確定していない時、つまりジャムが発
生したが排紙続行中の時は、既に判明しているジャム紙
のみについての回答となる。

他のオプションデバイス内でのジャム発生の場合の回答
フォーマットもこれと同様である。

次に、第４２図は大量給紙モードにおけるＰＥとＬＣＩ
Ｔ間、第４３図は両面プリント（印字）モードにおける
ＰＥとＤＰＸ間の通信内容と各部の動作をそれぞれ示す
タイミングフロー図である。

また、第４７図は大量給紙モードにおけるＬＣＩＴ関係
の各部の動作タイミングを示すタイミングチャート、第
４８図は両面プリントモードにおけるＤＰＸ関係の各部
の動作タイミングを示すタイミングチャートである。

なお、両面プリントモードは次に説明するようにＭＯＤ
ＥＩ〜ｎの複数のプリントモードを選択することができ
るが、ここに図示したのは１枚ごとに表面と裏面を順次
プリントするＭＯＤＥＬの場合である。

面プリントモード 両面ユニット６を使用して、プリント用紙の表裏両面に
プリント（印字）する両面プリントモードには、ＭＯＤ
ＥＬ、ＭＯＤＥ２．ＭＯＤＥ３（７）３つのモードがあ
り、必要に応じてこれらのモードを選択して実行させる
ことができる。

ＭＯＤＥの種類は、本体及び両面オプションに収納でき
る紙の最大枚数によって決まり５本実施例ではＭＯＤＥ
３まで設定されているが１紙搬送経路の全体長がもつと
長い場合等には、さらに多くのＭＯＤＥが設定可能であ
る。

この３つのモードにおける紙の表面と裏面のプリント順
序の相違を、紙の表面にプリントする順序で各紙に＄１
，３２．　＃３・・・・・・の番号（ペーパ１０に対応
する）を付して示すと次のようになる。

ＭＯＤＥＬ　：　＃１表、＃１裏、＃２表、＃２裏。

＃３表、＃３裏、・・・・・・ ＭＯＤＥ２：＃１表、＃２表、＃１裏、＃３表。

□　＃２裏、＃４表、＃３裏、・・・・・・ＭＯＤＥ３
　：＃１表、＃２表、＃３表、＃１裏。

＃４表、＃２裏、＃５表、＃３裏。

＃６表、＃４裏、・・・・・・ この各モードのプリント工程をそれぞれ第４９図、第５
０図、第５１図によって説明するが、これらの各回は両
面プリント時に使用する紙（以下「ペーパ」という）の
搬送経路を模式的に図示し、奇数番目のペーパの位置を
太い実線で、偶数番目のペーパの位置を太い値線で示し
ている。

なお、第４９図（Ａ）には第３図と対応する部分に同一
の符号を付しているが、他の図もこれと同じであるので
その符号を省略している。

先ず、第４９図（Ａ）　〜（Ｆ）　によ−）テＭｏ　Ｄ
Ｅｌのプリント工程を説明する。

給紙デバイスはどれを選択してもよいが、ここではプリ
ンタ本体に装着した上給紙カセットを選択した場合の例
で、上給紙カセットから１枚目のペーパ＃１の給紙を開
始しくＡ）、まずその表面にプリントする（Ｂ）。

そのペーパ＃１を両面ユニットの反転用搬送路６５へ送
り込み（Ｃ）、搬送方向を反転して待機用搬送路６６へ
送り出す（Ｄ）。

そこから、これペーパ＃１をＬＣＩＴからと共通の給紙
路を通して再び転写位置へ給送しくＥ）、今度はその裏
面にプリントして（Ｆ）、４面プリントが完了したペー
パ＃１を選択されている排紙トレイへ送出する。

２枚目以降のペーパについても同様にして、頃次表面と
裏面にプリントして送出する。

次に、第５０図（Ａ）〜（Ｉ）によって、ＭＯＤＥ２の
プリント工程を説明する。

今度は、給紙デバイスとして下給紙カセットを選択した
場合の例で、下給紙カセットから給紙を開始し、まずそ
の表面にプリントする（Ａ）。

そのペーパ＃１を両面ユニットの反転用搬送路へ送り込
むと同時に、２枚目のペーパ＃２の給紙を開始するＣＢ
）。

そして、ペーパ＃１の搬送方向を反転して待機用搬送路
へ送り出すと同時に、ペーパ＃２の表面にプリントしく
Ｄ）、その後ペーパ＃１を再度転写位置へ給送すると共
に、ペーパ＃２を反転用搬送路へ送り込む（Ｅ）。

そのペーパ＃２を待機用搬送路へ送り出すと同時に、ペ
ーパ＃１の裏面にプリントする（Ｆ）。

そして、両面プリントが完了したペーパ＃１を選択され
ている排紙トレイに送出するときに、続いて３枚目のペ
ーパ＃３を給紙してその表面にプリントする。

その後、ペーパ＃３を反転用搬送路へ送り込むと共に、
ペーパ＃２を再び転写位置へ給送してその裏面にプリン
トしくＧ）、選択されている排紙トレイに送出する。

次いで４枚目のペーパ＃４を給紙して、その表面にプリ
ントすると同時に、ペーパ＃３を待機用搬送路へ送出す
る（Ｈ）。

以後、表面にプリント済のペーパの裏面へのプリントと
、新しいペーパの表面へのプリントとを交互に行なう。

次に、第５１図（Ａ）〜（Ｌ）によって、Ｍ○ＤＥ３の
プリント工程を説明する。

今度は給紙デバイスとしてＬＣＩＴを選択した場合の例
で、ＬＣＩＴから１枚目のペーパ＃１の給紙を開始しく
Ａ）、まずその表面にプリントする（Ｂ）。

そのペーパ＃１を反転用搬送路へ送り込むと同時に、２
枚目のペーパ＃２の表面にプリントしくＣ）、次いでペ
ーパ＃１を待機用搬送路へ送出する時にペーパ＃２を反
転用搬送路へ送り込み、３枚目のペーパ＃３の表面にプ
リントする（Ｄ）。

その後、ペーパ＃１を再度給紙路を通して転写位置へ給
送すると同時に、ペーパ＃２を待機用搬送路へ送出し、
ペーパ＃３を反転用搬送路へ送り込む（Ｅ）。

そして、ペーパ＃１の裏面にプリントすると共に、４枚
目のペーパ＃４をＬＣＩＴから給紙する（Ｆ）０次いで
、ペーパ＃１を選択されている排紙トレイに送出すると
同時に、ペーパ＃４の表面にプリントし、ペーパ＃２を
給紙路へ送出すると共にペーパ＃３を待機用搬送路へ送
出する（Ｇ）。

続いて、ペーパ＃４を両面ユニット側へ送出すると共に
ペーパ＃２の裏面にプリントし、同時に５枚目のペーパ
＃５の給紙を開始する（Ｈ）。

そして、ペーパ＃５の表面にプリントすると共に、ペー
パ４を反転用搬送路へ送り込む（Ｉ）。

次いで、ペーパ＃３を給紙路へ送出し、ペーパ＃４を待
機用搬送路へ送出する（Ｊ）。

その後、ペーパ＃５を反転用搬送路へ送り込む間にペー
パ＃３の裏面にプリントし、６枚目のペーパ＃６の給紙
を開始する。そのペーパ＃６の表面にプリントする際、
ペーパ＃４を給紙路へ送出し、ペーパ＃５を待機用搬送
路へ送出する。

以後同様に、新しいペーパの表面のプリントと２枚前の
ペーパの裏面のプリントを交互に行なう。

この３つの両面プリントモードによるプリントスピード
は次の順であり。

ＭＯＤＥＬ＜ＭＯＤＥ２＜ＭＯＤＥ３ ＭＯＤＥ２はＭＯＤＥＬ（７）１．５倍以上、ＭＯＤＥ
３はＭＯＤＥＬの２倍以上のプリントスピードになる。

したがって、大量の両面プリントを行なう場合はＭＯＤ
Ｅ３を選択するのが良い。

なお、以上はこの発明をレーザプリンタシステムに適用
した実施例について詳述したが、この発明はこれに限る
ものではなく、その他の各種プリンタシステム、デジタ
ル複写機等による高機能複写システム、ファクシミリシ
ステム等の各種画像形成システムにも同様に適用するこ
とができる。

羞−見 以上説明したように、この発明によれば、画像形成装置
本体と複数の付加装置との間での情報の授受を中継する
インタフェース回路を設けたので、画像形成装置本体内
の処理装置の負荷を軽減して通信速度を速め、高速処理
が可能な画像形成システムを実現することができる。

〔以下余白〕 【図面の簡単な説明】

第１図（Ａ）〜（Ｆ）はこの発明の一実施例であるレザ
プリンタ・システムのそれぞれ異なるオプションの組合
せ構成例を示す説明図、第２図は第１図（Ｄ）の構成の
場合の外観例を示す斜視図、 第３図は同じくその内部構成を示す概略断面図、第４図
は第２図の操作表示パネルの詳細を示す正面図、 第５図は第３図のレーザ書込みユニットにおける光学系
の構成を示す説明図。 第６図はレーザ書込み用の同期信号発生回路の例を示す
回路図、 第７図は書込み制御回路の例を示すブロック回路図、 第８図は第７図の回路の動作説明のための各信号波形図
、 第９図はこの発明の一実施例における制御系の接続関係
を示すシステムブロック図、 第１０図は同じくそのエンジンドライバＰＣＢ等の内部
構成をも示すシステムブロック図。 第１１図は同じくデバイス分散制御型の例を示すシステ
ムブロック図、 第１２図（イ）（ロ）はこの発明の実施例に使用するコ
ネクタ付き複線オプチカルファイバ・ケーブルの異なる
例を示す外観図。 第１３図（イ）（ロ）はＰＣＢ側コネクタの正面図及び
側面図、 第１４図（イ）（ロ）は同じくそれに内蔵されている発
光側と受光側の回路図、 第１５図及び第１６図はこの発明の一実施例におけるエ
ンジンドライバＰＣＢと他の各２０間の接続及び各ＰＣ
Ｂとその各種負荷及びセンサ等の接続状態を示すブロッ
ク図、第１７図は通信制御用インタフェース回路１５０
の概略構成を示すブロック回路図、 第１８図は同じくそのリードタイミングを示すタイミン
グチャート図、 第１９＠は同じくこの通信制御用インタフェース回路の
具体例を示すブロック回路図、 第２０図は第１９図におけるインストラクションレジス
タｒＮｓＴ３の具体例を示す回路図。 第２１図は送受信ブロック中の送信ブロックの具体例を
示す回路図、 第２２図は送信時のタイムチャート図。 第２３図は送受信ブロック中の受信ブロックの具体例を
示す回路図、 第２４図は受信時のタイムチャート図、第２５図は第１
９図に示した各レジスタのデータ格納状態を示すレジス
タマツプ図、 第２６図はこの実施例のＣＣ工回路を構成するＩＣの拡
大外観図、 第２７図はこの実施例の本体ＣＰＵによる付加装置の認
識と接続先特定処現のフロー図、第２８図及び第２９図
は本体ＣＰＵのメモリエリアにおける物理テーブルと論
理テーブルの構成図。 第３０図乃至第３２図は本体ＣＰＵ側のペーパＩＤに関
する動作のフロー図。 第３３＠はＩＦＣ側のペーパＩＤに関する動作のフロー
図、 第３４図はプリントエンジンにおけるシーケンスコント
ロールの機能ブロック図。 第３５図は同じくそのデータの流れを示すデータフロー
図。 第３６図はプリントエンジンと各デバイス間の通信方法
の説明図、 第３７図乃至第４１図はＰＥと工ＦＣ及び各デバイス間
の通信内容と各部の動作を示すタイミングフロー図、 第４２図及び第４３図はＰＥとＬＣＩＴ間及びＰＥとＤ
ＰＸ間の通信内容と動作をそれぞれ示すタイミングフロ
ー図。 第４４図はイニシャライズコマンドのアーギュメントの
フォーマット例を示す図、 第４５図及び第４６図はジャム発生時におけるＰＥから
ＩＦＣヘジャム紙枚数とその各ペーパＩＤの回答フォー
マット及びジャム紙位置の回答フォーマットを示す図。 第４７図は大量給紙モードにおけるＬＣＩＴ関係の各部
の動作タイミングを示すタイミングチャート図、 第４８図は両面プリントモードにおけるＤＰＸ関係の各
部の動作タイミングを示すタイミングチャート図、 第４９図（Ａ）〜（Ｆ）は両面プリントモードＭＯＤＥ
１によるプリント工程の説明図、 第５０図（Ａ）〜（Ｉ）は同じ＜ＭＯＤＥ２によるプリ
ント工程の説明図、 第５１図（Ａ）〜（Ｌ）は同じ＜ＭＯＤＥ３によるプリ
ント工程の説明図である。 １・・・レーザプリンタ本体　　２・・・主給紙カセッ
ト３・・・下絵紙カセット　　４・・・標準排紙ユニッ
ト５・・・後排紙トレイ　　８・・・両面ユニット（Ｄ
　Ｐ　Ｘ）７・・・大量給紙ユニット（Ｌ　ＣＩ　Ｔ）
８・・・大量排紙ユニット（ＬＣＯＴ）９・・・メール
ボックス　　１０・・・　テーブル１１・・・操作表示
パネル １２．１’５・・・フォントカートリッジ１４・・・エ
ミュレーションカード ２３・・・レジストローラ ２日・・・ｏｐｃ感光体ドラム ３０・・・転写チャージャ　　５１・・・定着器５４・
・・帯電チャージャ　　３５・・・現像ユニット４０・
・・レーザ書込みユ五ット ４１・・・半導体レーザ ４４・・・ポリゴンミラー（回転多面鏡）５０・・・フ
ォトディテクタ ５１・・・プリントエンジン基板（ＰＥ−ＰＣＢ）５２
・・・インタフェース・コントローラ基板（ＩＦＣ−Ｐ
ＣＢ） ９０・・・プリントエンジン（ＰＥ）ユニット９ｉ−Ｄ
ＰＸ＆ＬＣＩＴ−ＰＣＢ ９２・・・メイルボックス（ＭＢ）ユニット９３・・・
ＭＢ　−ＰＣＢ ９８．９８’　、９８Ａ〜９８Ｆ ・・・複線オプチカルファイバ・ケーブル９８・・・Ｌ
ＣＯＴ−ＰＣＢ ９９−Ｄ　Ｐ　Ｘ　−Ｐ　ＣＢ １００背・ＬＣＩＴ−ＰＣＢ １４２．１５２，１５７・・・マイクロコンピュータ（
ＣＰＵ） １４９・・・ビデオコントロール回路 １５０・・・通信制御用インタフェース回路１８０・・
・オスコネクタ　　１６１・・・メスコネクタ１６２・
・・発光ダイオード（ＬＥＤ）１６３・・・フォトダイ
オード（Ｐ　Ｄ）第２図 第５図 第６図 ｃｃ 第７図 第８図 ＷＤＡＴＡ 第２６　ｖｓ 第２８図 物理テーブル １に２９図 論雇テーブル 第３０図 第３７図 パワーＯＮ時 第３８図 通常プリント時 第４１図 排紙デバイスジャム 第晶図 第４５図 １ｓｔ　ｂｙｔｅ 第４６図 ＭＯＤＥ２ 第５０図 （Ｃ）（Ｄ） ５１図 手続補正書（自Ｊｌり 昭和６２年４月１７日 特許庁長官　黒　１）明　雄　殿 ■、事件の表示 特願昭６２−４５９３３号 ２、発明の名称 画像形成システム ３、補正をする者 事件との関係　　特許出願人 東京都大田区中馬込１丁目３番６号 （６７４）　　株式会社　リ　コ　− ４、代　理　人　　　　　（電話９８６−２３８０）東
京都豊島区東池袋１丁目２０番地５ ６、補正の内容 （１）明細書第２９頁第２０行及び第３０頁第２行の「
発光ＩＣ１６６Ｊを 「受光ｘｃ１６６ｊと訂正する。 （２）同書第５６頁第２０行の「該スタートビット」を
「誤スタートビット」と訂正する。 （３）同書第６４頁第２行の「データ」を「データ転送
」と補正する。 （４）同書同頁第１Ｏ〜１１行の「コントロールロード
」　を 「コントロールコード」と訂正する。 （５）同書第７２頁第１８行の「本体１内」を「システ
ム全体内」と訂正する。 （６）図面の「第１Ｓ図〜第２１図」及び「第２３図」
を別紙訂正図面のとおり訂正する。 以上 手続補正書（方式） 昭和６２年６月２３日 特許庁長官　黒　１）明　雄　殿 ■、事件の表示 特願昭６２−４５９３３号 ２、発明の名称 画像形成システム ３、補正をする者 事件との関係　　特許出願人 東京都大田区中馬込１丁目３番６号 ６、補正の対象 明細書の図面の簡単な説明の欄 ７、補正の内容 明細書第１０３頁第８行の「第５０図（Ａ）〜（Ｉ）は
」を。 「第５０図（Ａ　、）〜（Ｈ）は」と訂正する。 手続補正書（自船 昭和６２年６月２３日 特許庁長官　黒　１）萌　雄　殿 １、事件の表示 特願昭６２−４５９３３号 ２、発明の名称 画像形成システム ３、補正をする者 事件との関係　　特許出願人 東京都大田区中馬込１丁目３番６号 （６７４）　　株式会社　リ　コ　− ４、代理人 東京都豊島区東池袋１丁目２０番地５ ６、補正の内容 （１）明細書第１１頁第１６〜２０行の「プリントシー
ケンスが・・・・・・停止させる。」の記載を削除する
。 （２）同書第１２頁第３〜４行の「レーザ書込みユニッ
ト４０によって帯電された表面に、」を削除する。 （３）同書第９２頁第７行の「相違を」を「相違を」と
訂正する。 （４）同書第９６頁第１７行の「ペーパ４」を「ペーパ
＃４」と訂正する。 （５）同書第９７頁第２行の「開始する。」を「開始す
る（Ｋ）、Ｊと補正する。 （６）同書同頁第４行の「送出する。」を「送出する（
Ｌ）、Ｊと補正する。 （７）図面の「第３図」を別紙訂正図面のとおり補正す
る。 以上

Claims (1)

1. 【特許請求の範囲】 １　外部装置または内部より画像情報を得て画像形成を
   行なう画像形成装置本体に複数の付加装置を接続し、画
   像形成に関する種々の情報の授受を前記画像形成装置本
   体と複数の付加装置との間で行なって、記録媒体に画像
   を形成する画像形成システムにおいて、 前記画像形成装置本体内の処理装置とバスラインを経由
   して情報の授受を行ない、前記複数の付加装置とシリア
   ル通信により情報の授受を行なって、前記画像形成装置
   本体と各付加装置との間の情報授受の中継をするインタ
   フェース回路を設けたことを特徴とする画像形成システ
   ム。