JPS63212954A - 画像形成システムにおける記録媒体管理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔以下余白〕 ３、発明の詳細な説明 １東光裏 この発明は、各種プリンタシステム、高機能複写システ
ム、ファクシミリシステム等の画像形成システムに関し
、特に外部装置または内部より画像情報を得て画像形成
を行なう画像形成装置本体に複数の付加装置を接続し、
それらの間で画像形成に関する種々の情報の授受を行な
って、記録媒体に画像を形成する画像形成システムに関
する。

災末挟倉 上記のような各種画像形成システムにおいて、画像形成
装置本体に各種の付加装置、例えば大量給紙装置、大量
排紙装置、メールボックスあるいはソータ、両面ユニッ
ト、自動原稿給送袋［（ＡＦＤ）等１接続して、使用目
的に応じた最適な機能を持つシステムを構成をすること
ができるようになってきている。

このような画像形成システムにおいては、システム内に
同じに複数枚の記録媒体（ペーパ等）が存在することが
あるが、その時に例えばシステム内でジャムが発生した
場合、そのジャム紙が排除されてリカバーした時、その
ジャム紙のプリント情報は消却されることになるので、
その情報からプリントを再開する必要がある。

しかしながら、従来はどの記録媒体がジャムになったの
か判別できなかったので、ジャム処理後のプリント再開
時に、どの情報からプリントを再開すればよいかの判断
をオペレータがしなければならず、能率が悪いばかりか
、正確な判断は困難である等の問題点があった。

１−■ この発明は上記の点に鑑みてなされたものであり、画像
形成システム内に多数の記録媒体が存在する場合にジャ
ム等の記録媒体に関するトラブルが発生しても、その記
録媒体を特定して迅速に適切な処置がとれるようにする
ことを目的とする。

且−戊 この発明は上記の目的を達成するため、前述のような画
像形成システムにおいて、該システム内に存在する記録
媒体の各々に識別情報を設定する手段を設け、該手段に
よって設定された識別情報を前記画像形成装置本体及び
それに接続されている各付加装置によって共有するよう
にしただものである。

〔以下余白〕

以下、この発明の一実施例に基づいて具体的に説明する
。

システム構成 第１図（Ａ）〜（Ｆ）は、この発明による画像形成シス
テムの一実施例であるレーザプリンタ・システムのそれ
ぞれ異なるオプションの組合せ構成例を示し、各図中の
破線矢印は紙の搬送方向を示している。

（Ａ）は基本構成であり、レーザプリンタ本体（ＬＰ本
体）１と、上絵紙カセット２及び上絵紙カセット３と、
上排紙用の標準排紙ユニット４と、封筒等の腰の強い紙
を排紙するための後排紙トレイ５とによって構成されて
いる。

（Ｂ）はこのシステムに、両面プリントを行なうための
両面ユニット６を加えたものである。

（Ｃ）は（Ａ）のシステムに大量給紙ユニット（ＬＣＩ
Ｔ）７を加えると共に、標準排紙ユニット４に代えて、
上下二段の排紙部８Ａ、８Ｂを有する大量排紙ユニット
（ＬＣＯＴ）８を装着したものである。

（Ｄ）は（Ｃ）のシステムに、さらに両面ユニット６を
加えたものである。

（Ｅ）は（Ｃ）のシステムの大量排紙ユニット８に代え
て、８個のビン（＃１〜＃８）を備えたメイルボックス
（ＭＢ）９を装着したものである。

（Ｆ）は（Ｅ）のシステムに、さらに両面ユニット６を
加えたものである。

このように、このレーザプリンタ・システムは、オプシ
ョンである両面ユニット６、大量給紙ユニット７、大量
排紙ユニット８．及びびメイルボックス９の選択により
、多様なシステム構成を得ることができる。なお、レー
ザプリンタ本体１及び各オプションユニットの詳細につ
いては後述する。

芝凰反囚盈豊里 第２図は第１図（Ｄ）のシステムの外観例を示す斜視図
であり、第１図と対応する部分には同一の符号を付しで
ある。

なお、１０は大量給紙ユニット７の一部と第１図におけ
る両面ユニット６とを内蔵するテーブルである。１１は
レーザプリンタ本体１の上部に設けた操作表示パネルで
あり、その詳細は第４図によって後述する。

１２、ＩＥＳはフォントカートリッジで、それぞれ異な
る文字種のフォントデータを格納したＲＡＭあるいはＲ
ＯＭを内蔵している。

１４はエミュレーションカードで、二九をレーザプリン
タ本体１に挿入することにより、ホストの種類に応じた
エミュレーション機能を発揮させて、ドツトプリンタや
デージホイールプリンタ等と同様に動作させることもで
きる。

次に、第３図によってこのシステムの内部機構の概略を
説明する。

レーザプリンタ本体１内には、上下２個の給紙コロ１９
，２０と二対の給紙ローラ２１．２２と一対のレジスト
ローラ２３と搬送ベルト２４と送出ローラ２５と後排紙
ローラ２６．上搬送ローラ２７、下搬送ローラ２８．及
び多数のガイド板等によってペーパ搬送路が形成されて
いる。

そのレジストローラ２３と搬送ベルト２４との間の搬送
路の上側にＯＰＣ感光体ドラム２日が回転可能に設けら
れ、下側に転写チャージャ３０が、配設されており、搬
送ベルト２４と送出ローラ２５との間に定着器３１が、
送出ローラ２５と後排紙ローラ２６との間に一対のペー
パ進路変更爪３２．３３がそれぞれ設けられている。

感光体ドラム２９の周囲には、さらに帯電チャージャ（
メインチャージャ）５４．］＊像ユニット３５、クリー
ニングユニット３６．除電用ＬＥＤ３７が配設されてい
る。

そして、現像ユニット３５は現像モータ３８及びトナー
カートリッジ３日及びクリーニングユニット３６と共に
引出し１８に装着されている。

これらの上部に、ここでは図示されていない半導体レー
ザからのレーザ光を反射して走査するポリゴンミラー（
回転多面鏡）４４とｆθレンズ４５、第１ミラー４７．
第２ミラー４日、及び防塵ガラス４８等を備えたレーザ
書込みユニット４０が配設されている。このレーザ書込
みユニット４０の詳細については後述する。

さらにその上方に、プリントエンジン基板５１と２枚の
インタフェース・コントローラ（以下ｒＩＦｃＪと略称
する）基板５２を内蔵したプリント回路基板（以下ｒＰ
ｃＢＪと略称する）ラック５３を設置している。

また、５４はＰＣＢパックファン、５５はメインファン
、５Ｂはオゾンファンである。

一方、ペーパ搬送路の下側には、感光体ドラム２９や各
ローラ等を回転駆動するためのメインモータ５７と、電
源ユニット５８及び各チャージャに高電圧を印加するた
めの高圧電源ユニット５９等が配置されている。

上絵紙カセット２及び上絵紙カセット３は、それぞれこ
のレーザプリンタ本体１に着脱自在であり、後排紙トレ
イ５は不使用時には図示のように格納され、使用時には
軸５ａを支点として矢示方向に回動させて、後方へ延設
させる。

なお、６０はレジストセンサ、６１は定着出口センサで
ある。

次に、テーブル１０内には１反転用搬送路６５及び待機
用搬送路６６と、ペーパ進路変更爪６７と、３組のクラ
ッチ付き搬送ローラ８８，８９゜７０と、両面入ロセン
サフ１及び両面出口センサ７２、両面用ドライブモータ
７３等からなる両面ユニット（ｏｐｘ）６を内蔵し、さ
らに大量給紙ユニット（ＬＣＩＴ）７からのペーパを給
紙するための給紙コロ７４及び給紙ローラ７５１両面ユ
ニットと共用の給紙ローラフロ、及びＬＣＩＴドライブ
モータ７７等も内蔵している。

なお、大量給紙ユニット７内には、図示を省略している
が、収納したペーパを昇降するための機構及びその駆動
用モータ等が内蔵されている。

一方、大量排紙ユニット（ＬＣＯＴ）８には、搬送ロー
ラ８０と、ペーパ進路変更爪８１と、上段排紙ローラ８
２及び下段排紙ローラ８５と、上段排紙トレイ８４及び
下段排紙トレイ８５と、図示は省鵬しいてるが、２段の
排紙トレイ８４゜８５をそれぞれ幅方向に移動させて排
紙位置をずらせるための機構とその駆動用モータ（ジョ
ブセパレーション・モータ）や、各種センサ及びスイッ
チ等も設けられている。

このレーザプリンタシステムの制御系については後で詳
細に説明するが、例示しないコンピュータ、ワークステ
ーション、ワードプロセッサ等のホストからの画像デー
タ等をＩＦＣ基板５２を介してプリントエンジン基板５
１へ入力して処理し、給紙経路及び排紙経路を選択した
後、プリントスタート・リクエスト信号によりプリント
動作を開始する。

プリントシーケンスが開始されると、所定のタイミング
で給紙コロ１９，２０，７４のいずれかを駆動して、上
絵紙カセット２．下給紙カセット３、あるいは！、Ｃ工
Ｔ７のいずれか選択されたものから給紙を開始し、給紙
ローラ２１，２２゜７５のいずれかによってペーパを給
送し、レジストローラ２：５に突き当てた状態で一時停
止させる。

プリントシーケンスが開始されると、所定のタイミング
で給紙コロ１９，２０，７４のいずれかを駆動して給紙
トレイ２〜４のうちの選択されたトレイから給紙を始め
、レジストローラに突き当てた状態で一時停止させる。

一方、感光体ドラム２９は第３図の矢示方向へ回転し、
帯電部チャージャ３４によってＩＦ電された表面に、レ
ーザ書込みユニット４０によって帯電された表面に、レ
ーザ書込みユニット４０によって画像データに応じて変
調されたレーザビームをドラム軸方向に主走査しながら
照射して露光し、潜像を形成する。

その潜像を現像ユニット３５からのトナーによって現像
し、レジストローラ２３によって所定のタイミングで給
送されるペーパに、転写チャージャ３０によって転写す
る。

その転写されたペーパを感光体ドラム２日から剥離して
、搬送ベルト２４によって定着器３１へ搬送し、定着器
３１で加熱定着した後送出ローラ２５によって排紙部へ
送出する。

その際、ペーパ進路変更爪５２，５３，８１の回動位置
によってペーパの進路を選択して、大量排紙ユニット８
の上段排紙トレイ８４．下段排紙トレイ８５．あるいは
後排紙トレイ５のいずれかに排紙する。

なお１通常は大量排紙ユニット８のいずれかのトレイが
選択されて、プリントされたペーパはフェースダウン排
紙されるが、封筒や葉書などの腰の強い紙を使用する場
合等、特別な場合に後排紙トレイ５が選択される。

但し、後排紙トレイ５が第３＠の矢示方向に回動して、
後排紙ローラ２６による排紙が可能な状態になっていな
い時には、後排紙トレイ５を選択することはできない。

両面印刷が選択されている時には１片面にプリントされ
たペーパは下搬送ローラ２８によってテーブル１０内の
両面ユニット６に送り込まれる。

そして、まず反転用搬送路６５に送り込まれた後、搬送
方向を逆転して待機用搬送路６日へ搬送されて待機し、
所定のタイミングで給紙ローラ７已によって本体１へ送
りこまれて、前述と同様にして他方の面にプリントされ
、その後いずれかの排紙トレイに排紙される。

盈作ｌ匠バ主土 第２図の操作表示パネルの詳細を第４図に示す。

１２０はインジケータであり、それぞれＬＥＤ（発光ダ
イオード）の点灯によって表示される絵文字１２１〜１
２９とＬＣＤ　（液晶）ディスプレイ１３０とオンライ
ン／オフライン選択スイッチ１３１を有する。

１２１はＩＦＣ等のエラー、１２２はジャム発生、１２
３は感光体寿命、１２４はトナー不足。

１２５はベーパエンド、１２６は画像データ有り。

１２７はオンライン／オフライン、・１２８はウオーミ
ングアツプ中、１２９は電源オンをそれぞれ表示する絵
文字である。

ＬＣＤディスプレイ１３０は、例えば２ラインＸ３２文
字のキャラクタディスプレイで、各絵文字により表示の
補足説明（必要な場合のみ）や、その他各種のメツセー
ジを表示することができる。

１３２はこのＬＣＤディスプレイ１３０の輝度調整用つ
まみである。１３３はフオームフィード・スイッチで、
画像データ有りの絵文字１２６が点灯している時にこの
スイッチを押すと、内部のデータをプリントして排紙す
る。

１３４はテストスイッチで、このスイッチを押すとこの
レーザプリンタ・システムをテスト動作させることがで
きる。１３５はシフトスイッチ。

１３６は給排選択スイッチであり、このスイッチ１３６
のみを押すと給紙カセットを選択することができ、上給
紙カセットを選択すると上のＬＥＤ１３７が点灯し、上
給紙カセット３を選択すると下のＬＥＤ１３８が点灯す
る。

一方、シフトスイッチ１３５を押しながら給徘紙選択ス
イッチ１３Ｂを押すと大量排紙ユニット８の排紙トレイ
を選択することができ、上段排紙トレイ８Ａを選択する
と上のＬＥＤｌ　５７が点灯し、下段排紙゛トレイ８Ｂ
を選択すると下のＬＥＤ１３８が点灯する。

１３９はフォント等選択スイッチであり、このスイッチ
１３９のみを押すと印字する文字のフォントを選択する
ことができ、シフトスイッチ１３５を押しながらこのス
イッチ１３９を押すと紙の幅方向に沿って文字が整列す
るモードと紙の長手方向に沿って文字が整列するモード
切いずれかを選択することができる。

１４０は給排紙・ジャム表示部であり、このシステムの
概略図形と、給排紙の選択状況及びベーパエンド又はオ
ーバフローを表示する多色発光のＬＥＤＡ−Ｆと、ジャ
ム発生位置を表示する赤色発光のＬＥＤＧ−Ｐからなる
。

ＬＥＤＡ、Ｂ、Ｃは、それぞれ上給紙カセット２、下絵
紙カセット３．大量給紙ユニット７が接続されていて選
択された時に緑色に点灯し、ペーパエンドになると赤色
に点灯する。一方、ＬＥＤＤ、Ｅ、Ｆは、それぞれ大量
排紙ユニット８の上段排紙カセット８Ａ、；下段排紙ユ
ニット８Ｂ。

後排紙トレイ５が接続されていて選択された時に緑色に
点灯し、オーバフローになると赤色に点灯する。

ＬＥＤＧ−Ｐが点灯するジャム発生位置は次のとおりで
ある。

Ｇ：上給紙ジャム　　Ｈ：下絵紙ジャムエ＝搬送ジャム
　　　Ｊ：定着ジャム に：ＬＣＯＴ上段徘紙ジャム Ｌ　：　ＬＣＯＴ下段排紙ジャム Ｍ：ＬＣＩＴ給紙ジャム Ｎ：　ＤＰＸ入ロソロジ ャム：　ＤＰＸ出ロソロジ ャムザ書゛みユニットとその　御 第３図のレーザ書込みユニット４０における光学系の構
成を第５図に示す。

半導体レーザ４１からのレーザ光は図示しないコリメー
タレンズによって平行光束化され、シリンドリカルレン
ズ４２及び１７２波長板４３を介して波形整形され、回
転多面鏡（ポリゴンミラー）４４に入射する。

回転多面鏡４４によって反射されたレーザビー・ムはｆ
θレンズ４５を透過し、回転多面Ｒ４４の矢示方向の回
転と共に偏向して、第３図の第１ミラー４日及び第２ミ
ラニ４７で反射され、さらに防塵ガラス４日を通過した
後に誘電性の感光体ドラム２日を光走査する。

ｆθレンズ４５は、レーザ光の主走査方向についての感
光体面上での走査速度を一定にするための補正レンズで
ある。ｆθレンズ４５はまた１回転多面鏡の面倒れ補正
をも行なう。

さて、各レーザビームにより主走査を行なう上で、感光
体ドラム２日の近傍にシリンドリカルレンズ４日と、光
検出素子としてのフォトディテクタ５０、すなわち同期
位置検出センサが配備され、主走査の開始に先立ってレ
ーザビームを受けるようになっている。

第６図は、同期信号ＤＥＴＰの発生回路であり。

レーザビームを受けたフォトディテクタ５０の出力をト
ランジスタＴＲで増幅し、コンパレータＣＭＰで波形整
形して、同期信号ＤＥＴＰを出力するようになっている
。

第７＠は書込み制御口−であり、その各部の信号波形□
を第８図に示す。

発振器１０　Ｆは、書込み高期精度１／Ｎドツトに応じ
て、書込み同期クロックＷＣＬＫのＮ倍のクロックＣＬ
ＫＮを出力する。このクロックＣＬＫＮは分周器１０２
によって１／Ｎに分周され。

同期クロックＷＣＬＫの基本クロックＣＬＫＤを出力す
る。

また、この基本クロックＣＬＫＤはシフトレジスタ１０
３に入力される。シフトレジスタ１０３は、クロックＣ
ＬＫＮの周期分だけ互いに位相がずれ、基本クロックＣ
ＬＫＤと同周期のＮ個のクロックＣＬＫＲ−Ａ−ＣＬＫ
Ｒ−Ｄを出力する。

ラッチアンドデータセレクタ１０４はフォトディテクタ
５０によるレーザビーム検出信号を波形整形した信号、
すなわち同期検知信号ＤＥＴＰの入力位相に同期したク
ロックを、上記クロックＣＬＫＲ−Ａ−ＣＬＴＲ−Ｄの
うちから選択し、信号ＷＣＬＫをａカする。信号ＷＣＬ
Ｋは書込み同期クロックであるが、常にｌ／Ｎドツトの
精度で位相補正されている。

この信号ＷＣＬＫはまた、主走査方向の書込み領域の基
準クロックとなる。

半導体レーザ４１に対する変調信号ＶＩＤＥＯは、同期
検知用カウンタ１０５の出力により５−ＲＦＦ１０Ｅ３
の出力ＤＳＹＮＣが真となって信号ＶＩＤＥＯが真とな
り、半導体レーザ４１は点灯している。

この状態で、フォトディテクタ５０によりレーザビーム
が検出されると、信号ＤＥＴＰが真となり、これに同期
して信号ＷＣＬＫが発生する。

信号ＤＥＴＰはまた、同期検知用カウンタ１０５に初期
値をロードさせ、再度カウントを開始させるとともに、
５−ＲＦＦｉＱ５をリセットしてＤＳＹＮＣを偽とする
。これにより信号ＶＩＤＥＯが偽となり、半導体レーザ
は消灯する。

信号ＤＥＴＰはまた、書込み開始同期信号ＬＳＹＮＣ，
書込み領域信号ＬＧＡＴＥ、書込み領域外レーザ光設定
信号ＥＲＡＳＥを夫々作り出すためのカウンタ１０７〜
１０９を初期化する。なお、１１０〜１１２はＪ−ＫＦ
Ｆ、１１３はＤ−ＦＦである。

カウンタ１０７，１０８，１０９は、夫々信号ＷＣＬＫ
をクロック入力としてカウントを開始する。

信号ＥＲＡＳＥは変調信号ＶＩＤＥＯを強制的にオフに
して、書込領域外で感光体ドラム２日に不要な光が照射
されるのを防止する信号である。

信号ＥＲＡＳＥが真になると、しばらくして信号ＬＳＹ
ＮＣかにクロック分だけ真となる。この信号ＬＳＹＮＣ
は、Ｉ　Ｆｅ１２に書込みデータ転送開始を促すための
信号である。信号ＬＳＹＮＣが偽となった後ρクロック
分遅れて信号ＬＧＡＴＥが真となる。

信号ＬＧＡＴＥは書込み領域信号であり、書込エリア分
だけ真となっており、ＩＦＣ５２からの書込みデータを
受は入れられるようになっている。

例えば、分解能１／３００’で書込み領域が８′である
とき、２４００ＷＣＬＫだけ真となっている。

信号ＬＧＡＴＥが真の間は、書込みデータＷＤＡＴＡは
有効となって、信号ＷＣＬＫで同期をとった信号ＷＤＡ
ＴＡ’により変調信号ＶＩＤＥＯが変化する。

従って、書込みデータＷＤＡＴＡのデータそのものによ
り、光ビームはオン／オフされて有効な画像が得られる
ことになる。

信号ＬＧＡＴＥが偽となると共に、信号ＥＲＡＳＥによ
り、信号ＶＩＤＥＯは偽となって半導体レーザは消灯す
る。

信号ＥＲＡＳＥが偽となることによりラッチアンドデー
タセレクタ１０４がクリアされ、信号ＷＣＬＫはオフと
なる。

その後、カウンタ１０５の出力が真となり、信号ＤＳＹ
ＮＣが真となり、信号ＶＩＤＥＯは再び真となる。そし
て、次のスキャンニングの同期検知を行うために半導体
レーザが点灯する。

このようにして、前述と同様の書込みプロセスが繰返さ
れる。

制御系のシステム構成 第９＠はこの実施例の制御系の接続間−係を示すシステ
ムブロック図である。

レーザプリンタ本体１内の電源ユニット５８とプリント
エンジンＰＣＢ５１．インタフェース・コントローラ（
ＩＦＣ）ＰＣＢ５２．定着器３１のヒータとファン５４
〜５６．テーブル１０内の両面ユニット６及び大量給紙
ユニット７を制御す！ため（７）ＤＰＸ＆ＬＣＩＴ−Ｐ
ＣＢ９１．メイルボックス９を装着した場合にはメイル
ボックス（Ｍ　Ｂ　）ユニット９２を制御するためのＭ
Ｂ−ＰＣＢ９ＥＳとを、それぞれ電源線９４Ａ、９４Ｂ
、９４Ｇ、９４Ｄ、９４Ｅによって直接接続している。

さらに、プリントエンジンＰＣＢ５１とプリントエンジ
ン（ＰＥ）ユニット（第３図の各機構部を含む）９０と
の間及びＩＦＣ−ＰＣＢ５２との間をそれぞれ電源線と
信号線を含む接続、＊９５Ａ。

９５Ｂによって接続し、標準排紙ユニット４を装着した
場合にはそれとの間、大量排紙ユニット（ＬＣＯＴ）８
を装着した場合にはそれと、の間も、それぞれ電源線と
信号線を含む接続線９５Ｃ２９５Ｄによって接続する。

また、プリントエンジンＰＣＢ５１とＤＰＸ＆ＬＣＩＴ
−ＰＣＢ９１．ＭＢ−ＰＣＢ９Ｂ、操作表示パネルｐｃ
Ｂ９４との間を、それぞれ２本の送受信用オプチカルフ
ァイバ・ケーブル９６Ａ。

９６Ｂ、９８Ｇによって接続しており、これらの間では
光通信によって信号の授受を行なう。

そして、ＩＦＣ−ＰＣＢ５２を接続ケーブル９７によっ
て、コンピュータやワードプロセッサ等のホストシステ
ムに接続し、この接続ケーブル９７から画像データ等の
データを入力する。

なお、操作表示パネルＰＣＢ９４にも、図示しない電源
線を介して電源ユニット５８．プリントエンジンｐｃＢ
５１．あるいはＩＦＣ−ＰＣＢ５２から給電される。　
　・ プリントエンジンＰＣＢ５ｉ、ＩＦＣ−ＰＣＢ５２、Ｌ
ＣＯＴ８．ＤＰＸ＆ＬＣＩＴ−ＰＣＢｇｌ、　ＭＢ−ｐ
ｃＢ９３．及び操作表示パネル・ＰＣＢ９４には、それ
ぞれその各部の制御を統括するマイクロコンピュータを
備えている。

第１０図はプリントエンジンＰＣＢ５１等の内部構成を
も示すシステムブロック図であり、第９図と対応する部
分には同一の符号を付しである。

プリントエンジンＰＣＢ５１は、水晶発振子１４１を外
付けしたワンチップのマイクロコンピュ−タ（以下ｒＣ
ＰＵＪと略称する）１４２．アドレスラッチ回路１４３
．プログラムメモリであるＲＯＭ１４４．データメモリ
である５−ＲＡＭ１４５、拡張ｌ１０１４Ｅｉ、ドライ
バ・レシーバ１４７、入出力バツファ１４８．ビデオコ
ントロール回路１４日、及び通信制御用インタフェース
回路１５０を備えている。

ＣＰＵ１４２は、発振器及びタイマやカウンタ等を内蔵
し、ＮＦＣ−ＰＣＢ５２との間で信号の授受を行なうと
共に、例えば第７＠に示した書込み制御回路の機能を果
たすビデオコントロール回路１４日を制御して、この回
路によってＩＦＣ・ｐｃＢＳ２から画像データ（ＷＤＡ
ＴＡ）を入力し、書込み用の各種制御信号をＩ　ＦＣ−
ＰＣＢ５２へ出力させると共に、変調信号ＶＩＤＥＯを
後述する半導体レーザ駆動回路へ出力させる。

マタ、このＣＰＵ１４２は、拡張ｌ１０１４Ｂ。

ドライバ・レシーバ１４７．入出力バッファ１４８、及
び接続線９５Ａ、９５Ｄを介して、プリントエンジン・
ユニット９０及びＬＣＯＴユニット８を制御する。

さらに、通信制御用インタフェース回路１５０を介して
、ＤＰＸ＆ＬＣＩＴ−ＰＣＢ９１．ＭＢ−ＰＣＢ９５．
及び操作表示パネルＰＣＢ９４とオプチカルファイバ・
ケーブル９６Ａ、９６Ｂ。

９８Ｃによってそれぞれ接続され、それらとの間で光通
信により信号の授受を行なう。

この通信制御用インタフェース回路１５０は新たに開発
されたものであり、例えばワンチップの集積回路素子と
して構成されるが、その詳細は後述する。

ＤＰＸ＆ＬＣＩＴ−ＰＣＢ９１は、の水晶発振子１５１
を外付けしたＣＰＵ１５２と人出力バッファ１５３を備
え、信号線１５４，１５５を介してＤＰＸユニット６及
びＬＣＩＴユニットを制御する。

ＭＢ−ｐｃＢ９３も水晶発振子１５６を外付けしたＣＰ
Ｕ１５７と人出力バッファ１５８を備え。

信号線１５９を介してＭＢユニット９２を制御する。

第１１図は、デバイス分散制御型の例を示す第１０図と
同様なシステムブロック図であり、ＩＦＣ−ＰＣＢと操
作表示パネルＰＣＢは図示を省略している。

この場合は、プリントエンジン・ユニット９０のみを接
続線９５ＡによってプリントエンジンＰＣＢ５１の入出
力バッファ１４８に接続している。

そして、各オプションデバイスであるＬＣＯＴユニット
９．ＤＰＸユニット５．ＬＣＩＴユニット７及びＭＢユ
ニット９２には、それらを個別に制御するためにそれぞ
れＣＰＵと人出力バツファを備えたＰＣＢ　（プリント
回路基板）９８，９９゜１００．９５を設けており、そ
れらを各々複線のオプチカルファイバ・ケーブル９８Ｆ
、９８Ｅ。

９６Ｄ、９６ＢによってプリントエンジンＰＣＢ５１に
接続し、その内部の信号線を介して通信制御用インタフ
ェース回路１５０に接続している。

なお、ＬＣＯＴユニット８とＭＢユニット９２はいずれ
か一方しか接続できないので、一方の光通信ラインを操
作表示パネルＰＣＢ９４との通信用に使用することもで
きる。

オプチカルファイバ・ケーブルとコネクタこれらの実施
例においてオプチカルファイバ・ケーブル９６Ａ〜９８
Ｆとして使用される、２種類のコネクタ付複線オプチカ
ルファイバ・ケーブルの例を第１２図（イ）（ロ）に示
す。

第１２図（イ）のオプチカルファイバ・ケーブル９６は
短距離用のもので、互いに離間した２本のプラスチック
製オプチカルファイバ９８ａ、９８ｂの両端にそれぞれ
共通のオスコネクタ１６０を接続し、その各オスコネク
タ１８０にはそれぞれ先端に一対のコンタクト部１６０
ａ、１［３０ｂを突出形成しており、各オプチカルファ
イバ９６ａ。

９８ｂの両端面がそれぞれこのコンタクト部１６Ｑａ、
ＩＥ５０ｂに密着するようになっている。

第１２図（ロ）のオプチカルファイバ・ケーブル９６′
は比較的長距離用のもので、中間部が互いに接着された
２本のプラスチック製オプチカルファイバ９８ａ’　、
９６ｂ’の両端にそれぞれ共通のオスコネクタ１６０を
接続したものである。

第１３図（イ）（ロ）は、上述のオスコネクタ１６０を
挿着するＰＣＢ側のメスコネクタの正面、　　図と側面
図である。

このメスコネクタ１６１には、オスコネクタ嵌入部１６
１ａと、その奥にさらに一対のコンタクト部挿入孔ＩＥ
３１ｂ、ＩＢ１ｃが形成され、一方のコンタクト部挿入
孔１６１ｂにはその底面に電気→光変換素子である発光
ダイオード（ＬＥＤ）１６２が配設され、他方のコンタ
クト部挿入孔１６１Ｃにはその底面に光→電気変換素子
であるフォトトランジスタ１６３が配設されている。

さらに、その奥には受光Ｉｃ１６Ｂが内蔵されており、
そこから端子としてのピン■〜■が下方に突出している
。また、このピンと並んでＬＥＤ１６２のアノードピン
■とカソードピン■も突出している。

１６４は、このメスコネクタ１６１をＰＣＢの基板１６
５に固設するための２本の結合用ポストである。

第１４図（イ）はＬＥＤ１６２とピン■■の関係を示し
、（ロ）は発光ＩＣ１８Ｂの回路構成及びピン■〜■と
の関係を示す。

発光ＩＣ１６Ｂは、ＰＤＩＥ３’Ｓによる受光出力を増
幅する増幅回路１６７、波形整形回路１６８゜出力トラ
ンジスタ１６日、及び定電圧回路１７０からなり、ピン
■はアース（ＧＮＤ）端子、ピン■は信号出力（Ｖｏｕ
ｔ）端子、ピン■は直流電源（Ｖｃｃ）端子である。

このようなＰＣＢ側のメスコネクタ１６１に。

第１２図に示した複線オプチカルファイバ・ケーブル９
６又は９６′の両端のオスコネクタ１６０をそれぞれ挿
着すれば、２つのＰＣＢ間を接続する光通信ラインを形
成することができる。すなわち、この送受信一体型のコ
ネクタの結合により。

送信用と受信用の光通信ラインをワンタッチで同時に接
続することができる。

なお、オスコネクタ１６０の突起部１６０ｃとメスコネ
クタ１６１の溝部１６１ｄとによって。

このコネクタは逆挿入防止機能をもっている。

また、オスコネクタ１６０のコンタクト部１６Ｑａ、１
８０ｂ及びメスコネクタ１６１の挿入孔１８１ｂ、１８
１ｃを各々のハウジングに対して非対称位置に配置する
ことにより１発光、受光側の逆挿入防止機能を持たせる
こともできる。

従来は、送信用と受信用に別個のコネクタを使用してい
たので、送信側と受信側を逆に接続する恐れがあったが
、この実施例によればそのような恐れがなくなり、しか
もコネクタの個数が少なくてすむので安価になる。

各ＰＣＢへの　−・センサ等の 次に、前述したこの発明の一実施例におけるプリントエ
ンジンＰＣＢと他の各ＰＯ２間の接続及び各ＰＣＢとそ
の各種負荷及びセンサ等の接続状態について第１５図及
び第１６図によって説明する。

まず、電源ユニット５８は、第１５図に示すように商用
の交流電源１７４から給電された電圧を整流及び降圧し
て、Ｖｃｃ、　ＶＬＧｌ、　ＶＬＧ、及びＶＤｔＶの電
圧を出力し、これらの出力電圧をそれぞれプリントエン
ジンＰＣＢ５１．ＩＦＣ−ＰＣＢ５２．ＤＰＸ＆ＬＣＩ
Ｔ−ＰＣＢ９１及びＭＢ・ｐｃＢ９３に給電する。なお
、　Ｖ［ｌＲＶの出力電圧はインタロックスイッチ１７
５を介してプリントエンジンＰＣＢ５１へ供給している
。

さらに、この電源ユニット５８内には電圧切換回路１７
６を有し、この回路を通してメインファン５５及びＰＣ
Ｂパックファン５４に、プリント中にはＶＤｔ！Ｖｌス
タンバイ時にはＶＯｆ！Ｖよりも低いＶＬＧ□の電圧を
供給し、プリント中とスタンバイ時でファン速度を変え
るようにしている。

また、プリントエンジンＰＣＢ５１とＤＰＸ＆ＬＣＩＴ
−ＰＣＢ９１．ＭＢ−ＰＣＢ９３．及び操作表示パネル
１１との間は、前述のようにそれぞれオプチカルファイ
バ・ケーブル９６Ａ、９６Ｂ、９５Ｃによって接続され
ている。

この接続は、第１６図に示すようにプリントエンジンＰ
ＣＢ５１内の通信制御用インタフェース回路（ＣＣＩ）
１５０の各シリアルインタフェース・ポートＳＩＦと、
ＰＣＢ９１内のＣＰＵ１５２、ＰＣＢ９３内のＣＰＵ１
５７及び操作表示パネルｐｃＢ９４内の図示しないＣＰ
Ｕの各シリアルインタフェースポートＳＩＦとの間を、
オプチカルファイバ・ケーブルを介した光通信ラインに
よって接続することによりなされる。

そして、プリントエンジンＰＣＢ５１には。

第１５図に示すように、プリントエンジン関係の負荷及
びセンサ類として次のようなものが接続されている。

定着器３１のヒータコントロール用サイリスタ１８１、
定着温度検知用サーミスタ１８２．フロントカバー開放
検知スイッチ１８３．　トップカバー開放検知スイッチ
１８４．サイドカバー開放検知スイッチ１８５．メイン
モータ５７の駆動回路１８６、現像モータ３８の駆動回
路１８７．下給紙カセット２の高さ制御用モータ１８８
．下給紙カセット３の高さ制御用モータ１８９．上給紙
カセット内のペーパサイズセンサ１９０．下給紙カセッ
ト内のペーパサイズセンサ１９１．上給紙カセット内の
ペーパエンドセンサ１９２．下給紙カセット内のペーパ
エンドセンサ１９３．帯電、転写、現像バイアス、及び
分離の各チャージャ３４゜Ｅｇｏ、５５＆、６２にそれ
ぞれ高電圧を供給する高電圧ユニット５日、レジストセ
ンサ６０．定着出口センサ６１．ペーパ進路変更爪３２
．ＥＳ３の駆動用プランジャ３ｉ２Ｐ、　３３Ｐ、上絵
紙用クラッチ１９４．下給紙用クラッチ１９５．レジス
ト用クラッチ１９６．及び第３図のポリゴンミラー４４
を回転するポリゴンモータ１９７の駆動回路１９８が接
続されている。′ さらに、トータルカウンタ２０２．感光体ドラム交換ス
イッチ２０３．トナーオーバフロー・センサ２０４．　
トナーエンド・センサ２０５．除電用ＬＥＤ３７．オフ
ライン・テストモード・スイッチ２０６．及びテスト開
始スイッチ２０７も接続されている。

また、プリントエンジンＰＣＢ５１内には、第１０図で
は省略したが、ＣＰＵ１４２によってコントロールされ
るドラムカウンタ（不揮発性メモＩＪＮＶＲＡＭまたｔ
ｔＥ”ＰＲＯＭ）１８０と、　半導体レーザ４１の発光
パワーを制御するパワーコントロール回路２００が設け
られており、レーザダイオードＬＤとモニタ用フォトダ
イオードＰＤを有する半導体レーザ４１の駆動回路２０
１が、直接及びパワーコントロール回路２００を介して
ビデオコントロール回路１４日に接続されている。

ビデオンコントロール回路１４日は、パワーコントロー
ル回路２００により半導体レーザ駆動回路２０１による
レーザダイオードＬＤの発光薄皮をホトダイオードＰＤ
からのフィードバック信号を用いて一定に制御させつつ
、画像データに応じた変調信号ＶＩＤＥＯによってレー
ザダイオードＬＤを点滅させ、第５図乃至第８図によっ
て説明したように、第３図のレーザ書込みユニット４０
による感光体ドラム２日へのプリントデータの書込みを
制御する。

なお、ポリゴンミラーからの反射光を書込み前に受光す
るフォトディテクタ５０の検知信号を波形整形した同期
検知信号ＤＥＴＰもビデオコントロール回路１４９に入
力し、書込み開始時期を規制する。

さらに、このプリントエンジンＰＣＢ５ｉには、大量排
紙ユニット（ＬＣＯＴ）ａ内の各部品、すなわち各排紙
トレイを左右に移動させるためのジョブセパレーション
・モータ２１０．−１１ＥＭトレイの左右位置を検出す
るセンサ２１Ｌ２１２゜ペーパ進路変更風８１を駆動し
て上下の排紙トレイを選択するためのプランジャ８１Ｐ
、下段出口スイッチ２１３．上段出口スイッチ２１４．
上段及び下段排紙トレイのオーバフローセンサ２１５゜
２１６が接続されている（第１５図参照）。

次に第１６図に示すように、ＤＰＸ＆ＬＣＩＴ・ＰＣＢ
９１には、両面搬送用のクラッチ２１Ｓ。

両面ドライブモータ７３９頁面入ロセンサ７１゜両面出
口センサ７２．ベーパ進路変更爪６７を駆動するための
プランジャ６７Ｐ、以下ＬＣＩＴ用の給紙クラッチ２２
０．ドライブモータ７７、ペーパサイズセンサ２２１．
ペーパスタックの上下駆動用モータ２２２．カバーオー
ブン・スイッチ２２３、上限スイッチ２２４．下限スイ
ッチ２２５、ペーパエンドセンサ２２Ｂ、　トレイ下降
用スイッチ２２７．及び両面部カバーオープン・スイッ
チ２２８を接続している。

また、メイルボックス（ＭＢ）ＰＣＢ９：５には。

搬送用モータ２３０．ビン紙無しセンサ２３１゜ビンオ
ーバフローセンサ２３２．メールボックス入口センサ２
３３．各ビンの選択用プランジャ２３４〜２３９．各ビ
ンを左右に移動させるためのジョブセパレーション・モ
ータ２４０．各ビンの左右位置を検出するための左端ス
イッチ２４１と右端スイッチ２４２を接続している。

ＩＦＣ−ＰＣＢ５２は、プリントエンジンｐｃＢ５１内
のＣＰＵ１４２及びビデオコントロール回路１４日とそ
れぞれ多数の信号線によって接続されると共に、フォン
トカートリッジ、１２，１３；並びにエミュレーション
カード１４にも接続される。また、操作表示パネルｐｃ
Ｂ９４にＶｃｃの電圧を供給する。

通信制御用インタフェース　路の詳細 従来、ＣＰＵとの通信用に使われている回路は、内部デ
ータバスを使用しているため、各チャンネル又は内部レ
ジスタが選択されてリード信号又はライト信号がアクテ
ィブとなった後に、実際にデータが入出力する迄の遅延
時間が長かった。

すなわち、リード信号がアクティブになって。

各チャンネル又は内部レジスタがハイインピーダンス状
態からデータを出力するまでのセットアツプタイム、ま
たはライト信号がアクティブとなって、各チャンネル又
は内部レジスタがハイインピーダンス状態からデータ入
力可能状態となるまでのセットアツプタイムの影響で遅
延時間が長かった。

そのため、ＣＰＵとのデータの授受の時間が長く必要と
なり、したがって応答速度が遅く、パスライン上での使
用周波数を高くできないという欠点があった。

この発明の前述した実施例に使用する通信制御用インタ
フェース回路１５０は、内部にデータバスを使用せず、
全て入出力線に分“けることにより遅延時間を大幅に短
縮している。

その概略構成を第１７図にブロック回路図で示し、その
リードタイミングを第１８図にタイミングチヤードで示
す。

この通信制御用インタフェース回路（以下「ＣＣＩ回路
」ともいう）は、第１７図に示すように、ＣＰＵとの間
でデータＤ０〜Ｄ、の入出力を行なうデータバスバッフ
ァ２５０．アドレスデータ及び各種制御信号を入力する
アドレスデコーダ２５１、内部レジスタ（動作制御部を
含む）２５２゜送受信速度を決めるクロック信号を発生
するボーレートジェネレータ２５４と、各チャンネルＡ
〜Ｄのパラレル／シリアル相互変換回路を含む送受信ブ
ロック２５５〜２５８等によって構成されている。

そして、ＣＰＵからのデータはパスバッファ２５０から
直接各チャンネルの送受信ブロック２５５〜２５８へ、
アドレスデータ及び各種制御信号はアドレスデコーダ２
５１から直接内部レジスタとマルチプレクサ２５３へそ
れぞれ送られ、各送受信ブロック２５５〜２５８による
受信データは、マルチプレクサ２５３のみを介してパス
バッファ２５０を通してＣＰＵへ転送されるようになっ
ている。そのため、外部バスから内部迄の信号遅延時間
は殆どない（デコード遅延時間のみ）。

また、各送受信ブロック２５５〜２５８や内部レジスタ
２５２の内容（データ）は常にマルチプレクサ２５３に
入力されており、リード信号ＲＤのアクティブからデー
タ出力迄の遅延時間は、マルチプレクサ２５３内のゲー
ト遅延時間のみである（第１８図参照）、ライトタイミ
ングについても同様である。

したがって、従来の回路よりリード、ライトとも遅延時
間が短かくなり、ＣＰＵとの間で高周波でのデータの授
受を行なうことができる。

第１９図は、このＣＣＩ回路の具体例を示すブロック図
であり、第１７図と対応する部分には同一の符号を付し
である。

２５０はデータバスバッファであり、外部（ＣＰＵ）と
の接続は３ステイト状態をとるが、内部に対しては、入
出力分離して接続している。

ＣＰＵからのコントロールデータ及び送信データは、ポ
ートＤＰＲＴを経て、各送受信ブロック２５５〜２５８
及び第１７図の内部レジスタ２５２に相当する各内部レ
ジスタ（インストラクションレジスタ）ＩＮＳＴＩ〜ｌ
Ｎ５Ｔ３及びｌＮ５Ｔ４５へ殆ど遅延時間なく伝送され
＆（Ｄ　Ｐ　ＲＴ出力のＩＮＤＡＴＡ信号）。

また各内部レジスタのデータ及び受信データは。

マルチプレクサ２５３で選択さ九て０ＵＴＤＡＴＡ信号
となってデータバスバッファ２５０経由でＣＰＵに出力
される。

ＣＰＵへの出力も、マルチプレクサ２５３でのデータセ
レクトの遅延時間だけなので、リード信号に対するデー
タ（ＯＳ〜Ｄｔ）の遅れは殆ど無い。

ＣＰＵからの入力データは、先ずＣ／Ｄ信号によって内
部レジスタ２５２へ書込むコントロールデータか、各送
受信ブロック２５５〜２５８へ書込む送信データかを区
別される。

さらに、アドレス信号Ａ１〜Ａ３によって、どの内部レ
ジスタか、あるいはどの送受信ブロックかが選択される
。

アドレスデコーダ２５１は、コントロール／データ信号
Ｃ／Ｄ及びアドレス信号Ａ１〜Ａ１によって決められる
内部レジスタあるいは送受信ブロックを選択し、チップ
セレクト信号Ｃ８がアクティブとなり、さらに書込み信
号ＷＲがアクティブとなった時に、ＬＡＤＲ５信号ある
いは５ＥＬＲＧ信号をアクティブとする。

各内部レジスタｌＮ５ＴＩ〜ｌＮ５Ｔ４５はセレクト信
号５ＥＬＬ〜５ＥＬ３及び５ＥＬ４５のいづれかがアク
ティブとなった時に、対応するレジスタの内部入力ゲー
トが開かれ、ＣＰＵからの入力データＩＮＤＡＴＡを取
り込む。

一方、データが送信データである場合（Ｃ／Ｄが°Ｌ°
の時）は、デコーダの出力ＬＡＤＲ８は一旦ボートセレ
クタＰＲＴＳＥＬを経由して、「論理アドレス→物理ア
ドレス」に変換されて。

５ＥＬＰＴ信号となって各送受信ブロック２５５〜２５
８へ入力される。

各送受信ブロック２５５〜２５８は、５ＥＬＰＴ信号の
５ＥＬＡ〜５ＥＬＤのいづれかがアクテイブどなった時
に、ブロックの内部入力ゲートを開いてデータを取り込
む。

ＣＰＵヘデータを出力する場合は、マルチプレクサ２５
３によって必要なデータが選択される。

先ず内部レジスタ２５２の内容を出力する場合は、Ｃ／
ＤがＨ°となっている時であるが、アドレス信号Ａ１〜
Ａ、によって決められる内部レジスタをアドレスデコー
ダ２５１が選択しＣ８゜ＲＤ倍信号アクティブにより５
ＥＬＤＡＴＡ信号がアクティブとなり、マルチプレクサ
２５３内のゲートが開かれてＩＩＤＡＴＡ〜Ｉ４５ＤＡ
ＴＡ。

５ＬＤＡＴＡ−３２ＤＡＴＡのいづれかを出力データｏ
ＵＴｂＡＴＡとしてデータバスバッファ２５０経由でＣ
ＰＵへ出力する。

また、各送受信ブロック２５５〜２５８の受信データを
出力する場合は、Ｃ／Ｄが０Ｌ°となっている時である
が、アドレス信号Ａ１〜Ａ、によって決められる論理ポ
ートをアドレスデコーダ２５１が選択し、さらにポート
セレクタＰＲＴＳＥＬで「論理ポート→物理ポート」に
交換されて、各物理ボートの内部出力ゲーｌ−が開かれ
、アクティブとなった物理ポートのデータがマルチプレ
クサ２５３へ出力される。

さらに、Ｃ８及びＲＤがアクティブとなったところで、
アドレスデコーダの出力信号５ＥＬＤＡＴＡがアクティ
ブとなり、マルチプレクサ２５３は各送受信ブロック２
５５〜２５８からのデータＲＡＤＡＴＡ−ＲＤＤＡＴＡ
のいづれかを選択して、出力データ０ＵＴＤＡＴＡとし
てデータバスバッファ２５０経由でＣＰＵへ出力する。

なお、内部レジスタ２５２には、２個のステータスレジ
スタ５ＴＡＴＩ、５ＴＡＴ２を有している。ボーレート
ジェネレータ２５４は送受信クロック発生器である。さ
らに、２５９はレディ信号出力部、２６０は送受信号許
可／禁止信号出力部である。

次に、内部レジスタ以下「インストラクションレジスタ
」という）について説明する。

インストラクションレジスタｌＮ５Ｔ１は、各送受信ポ
ートのレシーブレディ、トランスミツトレディに関して
、ＣＰＵへの割込線ＲＸＤＲＤＹ。

ＴＸＤＲＤＹをアクティブにするかどうかを管理するレ
ジスタである。

ＣＰＵから各論理ボートについてレディのマスク／非マ
スクについてのデータを受は取ると共に。

インストラクションレジスタｌＮ５Ｔ３より「論理軸物
環ポート」アサインデータＬＰＡＳＮを受は取り、各物
理ボートのマスク／非マスクデータＭＡＳＫをレディ信
号出力部２５９へ送る。

なお、レディ信号出力部２５９では、各送受信ブロック
２５５〜２５８の実際のレディ／ビジー状態データ（Ｒ
ＥＡＤＹ）を受は取り、ＭＡＳＫデータと対比して参照
した上で、ＣＰＵへの割込み信号ＲＸＤＲＤＹ及びＴＸ
ＤＲＤＹを出力する。

インストラクションレジスタ１の内容は、１１ＤＡＴＡ
−ＯＵＴＤＡＴＡ経由でＣＰＵが読み取る事も可能であ
る。

インストラクションレジスタｌＮ５Ｔ２は、各送受信ポ
ートのエラーフラグ及びこのＣＣＵ回路全体をイニシャ
ルリセットするレジスタである。

ＣＰＵからデータを受は取ると共に、インストラクショ
ンレジスタｌＮ５Ｔ３よりＬＰＡＳＮデータを受は取っ
て、各送受信ブロック２５５〜２５８ヘ工ラーリセツト
信号ＣＬＥＡＲを出力する。

図示していないが、このレジスタからは全ての内部レジ
スタ及び送受信ブロックへイニシャルリセット信号が出
力される。

インストラクションレジスタｌＮ５Ｔ３は、論理ボート
と物理ボートとの対応を管理するレジスタである。

第２０図に、このインストラクションレジスタｌＮ５Ｔ
３の回路図を示す。

Ｄ０〜Ｄ、へはＣＰＵから次のようなコントロールデー
タエＮＤＡＴＡが入力される。

Ｄ、、　Ｄ、は論理ボートＡをどの物理ボートに対応さ
せるかＤｓ、Ｄ４は　　ｎ　　　Ｂ　　　　　　ｎＤ、
、　Ｄ２は　　ｎｃ　　　　　　　ｎＤｌ、　Ｄ、は　
　〃　　Ｄ 信号ＷＩＮＳ３がアクティブとなった時に、内部のデー
タラッチ２６１〜２６８によってＣＰＵからのデータＩ
ＮＤＡＴＡを取り込む、各データラッチ２６１〜２６８
の出力は各デコーダ２７１〜２７４へ入力される。この
各デコーダ２７１〜２７４によって、たとえば論理ポー
トＡについてはＬＡＰＡ−ＬＡＰＤのいづれかがアクテ
ィブとなって物理ポートとの対応付けが成される。

例えば、論理ボートと物理ポートを （論理ボート）Ａ−Ｂ（物理ポート） 　−Ｄ Ｃ−一呻Ａ 　−Ｃ と対応付けたい場合、ＣＰＵからの入力データ（ＩＮＤ
ＡＴＡ）は次のようになり、 Ｄ、Ｄ、Ｄ、Ｄ４Ｄ、Ｄ、Ｄより。

インストラクションレジスタｌＮ５Ｔ３からの出力（Ｌ
ＰＡＳＮ）は１次のようになる。

デコーダ２７４　　　ＬＡＰＡ　　０ ＬＡＰＢ　　　Ｉ ＬＡＰＣ０ ＬＡＰＤ　　　Ｏ デコーダ２７３　　ＬＢＰＡ　　０ ＬＢＰＢ　　　０ ＬＢＰＣ０ ＬＢＰＤ　　　１ デコーダ２７２　　　ＬＣＰＡ　　Ｉ ＬＣＰＢ　　　０ ＬＣＰＣ０ ＬＣＰＤ　　　Ｏ デコーダ２７１　　　ＬＤＰＡ　　０ ＬＤＰＢ　　　０ ＬＤＰＣＩ ＬＤＰＤ　　　Ｏ インストラクションレジスタｌＮ５Ｔ４５は、第１９図
において２個のインストラクションレジスタ（ＩＮＳＴ
４とｌＮ５Ｔ５）をまとめて図示したものである。

そしてこのレジスタは、各送受信ブロック２５５〜２５
８の通信許可／禁止の管理と、通信速度（ボーレート）
を決めるための分局比の管理とを行なっている。

外部からの入力信号中、信号ＤＩＶＡＥＮ〜ＤＩＶＤＥ
Ｎは分周比の設定をハード線で行なうかどうかを指示す
る信号あり、°Ｌ°アクティブである。

この間信号が°Ｈ°である時は、通信速度はＣＰＵから
の入力データＩＮＤＡＴＡによって設定され、ＤＩｌ−
Ｄ、またはり、〜Ｄ、のデータが内部のデータラッチに
よって取り込まれ、決定された分局比データＤＶＤがボ
ーレートジェネレータ２５４（送受信クロック発生器）
へ出力される。

なお、データラッチのデータ取込みは、アドレスデコー
ダ２５１からのセレクト信号５ＥＬ４５に同期する。

信号ＤＩＶＡＥＮ−ＤＩＶＤＥＮが°Ｌ゛でアクティブ
である時は、ＣＰＵからのデータの内容に無関猟に外部
からの入力信号ＤＶＲＡＯ〜ＤＶＲＡ２．ＤＶＲＢＯ〜
ＤＶＲＢ２．ＤＶＲＣＯ〜ＤＶＲＣ２，ＤＶＲＤＯ−Ｄ
ＶＲＤ２によッテ。

対応するポートの分局比が決定される。

このように、ボーレートジェネレータ２５６による基準
クロックの分局比は、ＣＰＵからも外部信号からも設定
でき、各ポート（チャンネル）Ａ〜Ｄの通信速度（ボー
レート）を自由に設定する事できる。

ココテ、ＤＶＲ傘２．ＤＶＲ串１．ＤＶＲ＊０（串は各
ポートに対応するＡ−Ｄ）の°Ｌ”　”　Ｈ’と基準ク
ロックＣＬ　ＯＣＫ　（１４，７４５６ＭＨｚとする）
に対する分局比及びボーレートの例を示す。

ＤＶＲ拳２　ｏｖＲ拳ｔ　ＤＶＲ＊Ｏ分周比　　ボーレ
ートＬ　　　Ｌ　　　Ｌ　　　１／２４　Ｘ　１　　６
１４．４ＫＨｚＬ　　　Ｌ　　　Ｈ１／２４　Ｘ　１／
２　３０７．２ＫＨｚＬ　　　ＨＬ　　　１／２４　Ｘ
　１／４　１５３．６Ｋ）ＩｚＬ　　　ＨＨ１／２４　
Ｘ　１／８　　７６．８ＫＨｚＨＬ　　　Ｌ　　　Ｌ／
２４　Ｘ　１／１６　３８．４ＫＨｚＨＬ　　　　　Ｈ
１／２４Ｘ１／３２　　１９．２ＫＨｚＨＨＬ　　　　
１／２４Ｘ１／６４　　　９．６にＨｚＨＨＨ１／２４
Ｘ１／１２Ｂ　　　４．８ＫＨｚＣＰＵからの入力デー
タＩＮＤＡＴＡには各々論理ボートＡ−Ｄを通信許可／
禁止状態にするビットが含まれており、やはりこれもセ
レクト信号５ＥＬ４５に同期してデータラッチされ、Ｅ
ＮＢＬ信号として送受信許可／禁止信号出力部２６０へ
出力される。

それによって、送受信許可／禁止信号出力部２６０は、
インストラクションレジスタｌＮ５Ｔ３からのＬＰＡＳ
Ｎデータに従って実際の物理的各送受信ブロック２５５
〜２５８へ通信許可／禁止信号ＥＮＢＬＰを出力する。

ここで、ボーレートジェネレータ２５４の機能について
もう少し説明を加える。

まず、外部からの基準クロックＣＬＯＣＫを複数のＴ−
ＦＦによって適当な値（例えば１／２４）に分周し、そ
のクロックＣＫ　、４をさらに７個のＴ−ＦＦによって
１７１２８まで分周する。

この７個のＴ−ＦＦの入出力クロックを４個のマルチプ
レクサに入力し、ＣＫ　＊＊　／　１〜ＣＫ　２４　／
１２８の８種のクロックのうち、インストラクションレ
ジスタｌＮ５Ｔ４５からの分周比データＤＶＤによって
決定される１つのクロックを選択して、例えば送受信ブ
ロック２５５に送信クロック（ＴＸＡ）としてＣＬＫＡ
を出力する。

受信クロック（ＲＸＡ）’についても同様であり、他の
送受信ブロック２５６〜２５８への送受信クロックＣＬ
ＫＢ、ＣＬＫＣ，ＣＬＫＤも同様にして出力する。

次に、２つのステータスレジスタ５ＴＡＴ１゜５ＴＡＴ
２について簡単に説明する。

１つは送受信のレディレジスタであり、もう１つはエラ
ーステータスレジスタである。ＣＰＵはＣ／Ｄを°Ｈ°
にしてこれらのステータスレジスタの内容を読み出すこ
とができるが、読み出し中はステータスの更新は禁止さ
れている。

なお、この２つのステータスレジスタの機能については
、送受信ブロックの説明をした後に説明する。

次に、送受信ブロック２５５〜２５８によるシリアルボ
ート送信タイミングについて説明する。

第２１図は、第１９図の送受信ブロック２５５〜２５８
中の送信ブロックの具体例を示す回路図であり、第２２
図はそれによる送信時のタイムチャートである。

以下、ボートＡを例にとって説明する。

第２１図でＳＥＬは第１９図のボートセレクタからのボ
ートセレクト信号５ＥＬＡである。ＷＲＴＸＢは、第１
９図には図示していないが外部からのＷＲ倍信号等価で
ある。さらにＥＮＴＸＤＢ信号は送受信許可／禁止信号
出力部２６０からのボートイネーブル／ディスエーブル
（許可／禁止）のＥＮＡ（許可）信号である。

ＷＲＴＸＢ信号に同期して、送信バッファ２７５のＤ６
〜Ｄ７にＣＰＵから送信データＩ　ＮＤＡＴＡが入力さ
れると、ＷＲＴＸＢ信号の立上りで送信レディ信号ＴＸ
ＲＤＹがインアクティブとなる。

その後、ＴＸＣクロックによってシフトレジスタ２７６
のＬＤ入力信号がアクティブとなると。

送信データは送信バッファ２７５からこのシフトレジス
タ２７６へ転送される。

この時点で、ＣＰＴＪからは再び送信バッファ２７５へ
の送信データの入力が可能となるので、ＬＤ信号の立下
りと共に、ＴＸＲＤＹ信号はアクティブとなる。

ここで、送信ブロックはシフトレジスタ２７６からシリ
アル送信をＴＸＤ信号として送信開始するが、その送信
途中でもＣＰＵからは次の送信データの入力が可能であ
る。

ＴＸＤのシリアル送信開始と同時にＴＸＢＵＳＹ信号が
アクティブとなって、送信バッファ２７５からシフトレ
ジスタ２７６へのデータ転送を禁止する。

一方、シフトレジスタ２７６は、スタートビット、デー
タビットＤ、、・・・・・・、データビットＤ７゜スト
ップビットの順でＴＸＣクロックに同期して送信データ
をシリアル出力する。

なお、スタートビット°Ｌ°とストップビット°Ｈ°は
、シフトレジスタ２７６で自動的に送信データに付加し
ている。

１送信データ　（１スタートビツト＋８データ＋１スト
ツプビツト＝１０）をカウントするビットカウンタ２７
７は、スタートビット送出から１／２ＴＸＣクロツクず
れてカウントを開始する。

このビットカウンタの値が９になると次のＴＸＣクロッ
クの立上りでこのビットカウンタはリセットされると共
に、ＴＸＢＵＳＹが解除される。

この時点で、送信バッファ２７５の内容はシフトレジス
タ２７６への転送が可能となり、ＬＤ信号がアクティブ
となる。

このようなシーケンスで１次々とシリアルデータの送信
が行なわれていく。

次に、送受信ブロック２５５〜２５８によるシリアルポ
ート受信タイミングについて説明する。

第２３図は、第１９図の送受信ブロック２５５〜２５８
の中の受信ブロックの具体例を示す回路図であり、第２
４図はそれによる受信時のタイムチャートである。

なお、この例では受信クロックＲＸＣの作成部が受信ブ
ロック内に入っているが、これは第１９図のボーレート
ジェネレータ２５４に入っていても良い。

以下、ポートＡを例にとって説明する。

先ず、外部からの受信データＲＸＤが°Ｈ°からＬ゛に
変わった所でＮＯＲゲート２８０よリスタートトリガパ
ルスＳＴＲが発生する。

受信クロック発生部２８１は、このスタートトリガパル
スＳＴＨに位相を合わせて受信クロックＲＸＣを作り出
す、スタートトリガパルスＳＴＲ発生後最初の受信クロ
ックＲＸＣの立上り時にＮＯＲゲート２８３よりエラー
スタートチェックパルスが発生する。

このパルスが発生した時点でＲＸＤ入力が°Ｌ。

つまりスタートビットを保っていれば、Ｄ−ＦＦ２８４
の出力は°Ｈ゛となって、スタートトリガパルスＳＴＨ
の発生をネゲートする。もしＲＸＤ入力が°Ｈ°である
ならば、該スタートビットであるとしてＤ−ＦＦ２８４
の出力は′″Ｌ°となり、次のスタートトリガパルスＳ
ＴＲの発生準備をすると同時に、ビットカウンタ２８２
をクリアする。

スタートトリガパルスＳＴＲ発生をネゲートされた状態
で、シフトレジスタ２８５はＲＸＤからのシリアル入力
データを取り込む、これは入力データビットの中央（Ｒ
ＸＣのクロックの立上り）でラッチされる。

また、ビットカウンタ２８２もカウントスタートする。

ビットカウンタ２８２の値が「９」となってからＲＸＣ
／２クロックの後ストロボ信号ＳＴＢがインバータ２８
７より発生する。このストロボ信号ＳＴＢの立上りでシ
フトレジスタ２８５内のシリアル入力データＱ、〜Ｑ７
を受信バッファ２８６がラッチして第１９図のマルチプ
レクサ２３５に出力する。

ストロボ信号ＳＴＢの立下りの時点でＤ−ＦＦ２８８は
ＲＸＤ入カデカデータて、ストップビットに相当するこ
のデータが°Ｌ°であれば、出力ＦＲＥＲＲをアクティ
ブとしてフレーミングエラー発生を第１９図のステータ
スレジスタ５ＴＡＴ２に伝える。このＦＲＥＲＲ信号は
インストラクションレジスタｌＮ５Ｔ２によってリセッ
トされる迄エラー状態を保持する。

ストロボ信号ＳＴＢの立下り後、ＮＯＲゲート２８９は
フレームエンドパルスを発生し、５−ＲＦＰ２９０をセ
ットしてＲＸＲＤＹ信号をアクティブにする。このＲＸ
ＲＤＹ信号は、ポートＡが選択されて受信バッファ２８
日のデータをマルチプレクサ２５３が読み込んだ時、つ
まりＲＤ倍信号立下りでクリアされる。

もしＲＸＲＤＹ信号が°Ｈ°つまりシフトレジスタ２８
５に有効なデータがある時にストロボ信号ＳＴＢが発生
した場合は、受信データをＣＰＵが読み込む前に次の受
信データがあったということであり、Ｄ−ＦＦ２９１に
よりオーバランエラー信号０ＶＲＥＲＲが出力される。

この０ＶＲＥＲＲ信号は、フレーミングエラーと同様に
第１９図のインストラクションレジスタｌＮ５Ｔ２から
リセットされる迄エラー状態を保持する。

もし、次のストロボ信号ＳＴＢの発生前に受信バッファ
２８６の内容がＣＰＵに読み込まれれば。

ＲＸＲＤＹ信号はインアクティブとなっているのでエラ
ーは発生しない。

ここで、第１９図における２つのステータスレジスタ５
ＴＡＴＩ、５ＴＡＴ２の機能について説明する。

第２１図の送信バッファ２７５が空のとき、つまり前の
データがシフトレジスタ２７６に転送終了した時点でそ
の送受信ブロックが転送レディ状態となる。この時、ス
ティタスレジスタ５ＴＡＴ１のＴＸＲＤＹフラグが°１
°になる。また、その送信ボートがノンマスクであれば
、ＴＸＲＤＹ線が°Ｌ°になる。

ＣＰＵがＴＸＲＤＹフラグを読み出して、データバスラ
イン経由で送信バッファ２７５にデータを転送すると、
ＴＸＲＤＹフラグは°０°に落ちる。但し、他のノンマ
スク送信ボートがレディであれば、ＴＸＲＤＹ線はアク
ティブ状態を継続する。

そして、送信バッファ２７５内のデータがシフトレジス
タ２７６に転送し終えると、ＴＸＲＤＹフラグは再び°
１゛になる。

また、第２３図の受信バッファ２８６にデータが入力さ
れると、レシーブ動作かあ・ったとして、このスティタ
スレジスタ５ＴＡＴｌ内の対応するＲＸＲＤＹフラグが
°１°にセットされる。また、その受信ボートがノンマ
スクであれば、ＣＰＵへのＲＸＲＤＹ線も°Ｌ°になる
。

ＣＰＵが受信バッファ２８日内のデータを読み出すと、
ＲＸＲＤＹフラグは°０°となるが、ＲＸＲＤＹ線は他
のノンマスク受信ボートの受信バッファ内にデータがあ
る場合は、アクティブ状態を継続する。

このスティタスレジスタ５ＴＡＴｌは、インストラクシ
ョンレジスタｌＮ５ＴＩのマスク／ノンマスクの影響を
受けない、一方、インストラクションレジスタｌＮ５Ｔ
４５のＥＮＢＬ串フラグが°０°の送受信ボートのにつ
いては、このスティタスレジスタ５ＴＡＴ１のＲＸＲＤ
Ｙフラグ、ＴＸＲＤＹフラグはいずれも°Ｏ°となる。

一方、スティタスレジスタ５ＴＡＴ２は、送受信ブロッ
ク２５５〜２５８における第２３図の受信部で、各々の
データの終わりで有効なストップビットが検出されない
（ストップビットが°Ｌ”）時、フレーミングエラーが
発生したとして、このスティタスレジスタの対応するボ
ートのＦＲＥビットが°１°にセットされる。

また、受信バッファ２８６内にデータがまだ有る時に次
のデータを受信した時には、オーバランエラーが発生し
たとして、このスティタスレジスタ５ＴＡＴ２の対応す
るボートのＯＶＲビットが°１°にセトされる。

フレーミングエラーもオーバランエラーも、発生した時
の動作はこれだけであり、特に積極的なエラーリカバリ
動作は行なわない、また、ＦＲＥ。

ＯＶＲビットは、共にインストラクションレジスタのＥ
Ｒ５Ｔビットを°１°にすることによりリセットされる
。

二こで、第１９図に示した各レジスタｌＮ５Ｔ１、ｌＮ
５Ｔ２．ｌＮ５Ｔ３．ｌＮ５Ｔ４５　（ＩＮＳＴ４．ｌ
Ｎ５Ｔ５）、５ＴＡＴＩ及び５ＴＡＴ２のレジスタマツ
プを第２５図に示す。

なお、ｌＮ５Ｔ４，５により設定されるボーレートは、
全て基準クロックＣＬＯＣＫの周波数×１／２４Ｘ１／
ｎであり、図中では１　／　ｎのみを示している。

以上説明した通信制御用インタフェース回路（ＣＣＩ回
路）は、第１９図に破線で囲んで示した回路を集積回路
（ＩＣ）化して一体的に形成し。

第２６図に示すようなワンチップの集積回路素子とする
こともできる。

以下に、その集積回路素子化した実施例について記述す
る。

このＩＣには、前述のように非同期通信可能なシリアル
ボートが４つ内蔵されており、４チヤンネルシリアル制
御による全二重送受信可能であり、その転送レイトはハ
ードウェアとソフトウェアのどちらでも設定可能である
。また、４チャンネルの論理アドレスと物理アドレスの
設定が自由である。

このＩＣの各ビンの信号名とその機能を簡単に列記する
。なお、信号名の後に示す（Ｉ）は入力。

（０）は出力、（Ｉｌｏ）は入出力をそれぞれ示す。

Ｄ０〜Ｄ？　　（Ｉｌｏ）：データバス本ＩＣとＣＰＵ
間のコマンド、データ。

及びステータスの転送に使われる双方向の３ステートデ
ータバス。

ＲＥＳＥＴ　（Ｉ）：リセット信号 ローレベルでリセット動作を行なう。

■全ての内部レジスタ又は内部バッファをクリア又はデ
フォルトする。

■送信線ＴＸＤＡ−ＴＸＤＤ呂力をマーク状態（”Ｈ”
）にする。

■全ての送受信ポートをイネーブルにする。

■ＴＸＲＤＹ線、ＲＸＲＤＹ線をアクティブにする。

Ｃ３（Ｉ）：チップセレクト信号 °Ｌ°の時に本ＸＣとＣＰＵ間のデータが可能になる。

ＷＲ（Ｉ）ニライトストローブ信号 この信号が°Ｌ゛でｃｓがＬ゛のとき、データバスＤ、
〜Ｄ７上の内容が本ＩＣに書き込まれる。

Ｃ／Ｄ　（１）：コントロール／データ信号ＷＲ，ＲＤ
とともに１本ＩＣに対してデータバス上の内容がデータ
かコントロールロード又はステータス情報であるかを知
らせる。

Ｈ：コントロール又はステータス Ｌ：データ Ａ、〜Ａ、ＣＩ）ニアドレス入力 送受信ポートを含めて本ＩＣの内部レジスタを選択する
。

ＲＸＲＤＹ　（０）ニレシーブレディ信号零ＩＣがデー
タを受信して、それを保持していることをＣＰＵに知ら
せるための信号である。

ＣＬＯＣＫ　（Ｉ）：外部クロック入力キャラクタ送受
信用の基本クロック信号である。

ＴＸＤＡ−ＴＸＤＤ　（０）：送信データ出力チャンネ
ルＡ−Ｄの送信部シリアルデータ出力である。

ＲＸＤＡ−ＲＸＤＤ　（Ｉ）：受信データ入力チャンネ
ルＡ〜Ｄの受信シリアルデータ出力である。

ＴＸＲＤＹ　（０）：　トランスミツトレディ信号零Ｉ
Ｃがデータを送信可能な状態であることをＣＰＵに知ら
せるための信号である。

Ｖｃｃ　：電源入力 ＧＮＤ　：　ＯＶ電源（アース） なお、ＤＩＶ傘ＥＮ、ＤＶＲ傘２．ＤＶＲ傘１゜および
ＤＶＲ＊Ｏ（拳はＡ−Ｄ）　ニツイては、既に説明した
ように分局比すなわち転送レイトの設定方法の選択と外
部設定入力である。

レーザプリンタ　　と・　゛　　との゛まず、付加装置
（オプション）の認識と接続先の特定について、第２７
図のフローチャートによ　　　′つて説明する。

第１０図におけるプリントエンジンＰＣＢ５１内のＣＰ
Ｕ１４２　（以下「本体ＣＰＵＪという）は、パワーオ
ン（電源ＯＮ）後、通信制御用インタフェース（ＣＣＩ
）回路１５０のインストラクションレジスタｌＮ５Ｔ３
　（第１９図）に仮の論理ポートアサインデータ（アド
レス）を書込む。

たとえば°１１１００１００°と書込むと、論理ポート
と物理ポートが 論理ポート　　物理ボート Ａ←Ａ Ｂ←−一→Ｂ Ｃ←−一→Ｃ Ｄ のように対応する。

また、本体ＣＰＵ１４２かられざわざ書込まなくても、
ＣＣＩ回路１５０のパワーオン後のデフオルト値を利用
してもよい。

次に、論理ボートＡ−Ｄを通じて各オプションを初期化
すべくコマンドを送出する。全てのボートに対して初期
化指令を送出してしばらく経た後、各物理ボートに接続
されている付加装置の認識番号を問い合わせる要求コマ
ンドを送出する。

今、「論理ボートＡ＝物理ポートＡ」となるように初期
設定したので、ＣＰＵから見たＡボートは物理的にもＡ
ボートである。

この時付加装置から応答が無い場合は、複数回（第２７
図の例では２回）問い合わせを行なってそれでも応答が
無い場合に「物理ポートＮ＝接続オプション無し」とい
うデータを物理テーブルに書込む。

この本体ＣＰＵのメモリ（ＲＡＭエリア）内の物理テー
ブルは、たとえば第２８図に示すような構成となってい
る。

今、物理ボートＡ−Ｄに対応する各オプションからの認
識情報の返答が Ａ　　オプション＃３（コード０１１）Ｂ　　オプショ
ン＃１　（コード００１）Ｃオプション＃４（コード１
００） Ｄ　　返答無し であったとする。この時本体ＣＰＵのメモリ内の物理テ
ーブルには ”０１１００１１０００００” というデータが書き込まれる。

一方、この本体ＣＰＵのメモリ（ＲＯＭエリア）内の論
理テーブルには、第２９図に示すように、”００１０１
００１１１００− というデータが存在していたとする。

これはつまり、本体ＣＰＵのメインプログラム上では、
各ボートＡ−Ｄにそれぞれ次のオプションが接続されて
いるとして扱っていることを示す。

ボートＡにはオプション＃１ ボートＢにはオプション＃２ ボートＣにはオプション＃３ ボートＤにはオプション＃４ 本体ＣＰＵは、物理テーブルに各物理ボート接続のオプ
ション認識番号を書き込んだ後に、物理テーブルと論理
テーブルを比較して、 論理ボート　　物理ボート Ａ４５−Ｊ）Ｂ Ｄ Ｃ←−一→Ａ Ｃ と対応付ければ、メインプログラム上で全く正常にオプ
ションとの送受信が行なえることを知る。

その結果１本体ＣＰＵ１４２はＩＣＣ回路５２内のイン
ストラクションレジスタｌＮ５Ｔ３に”１０００１１０
１゜ というデータを書込む。

この操作の後、ＣＰＵ側から見ればあたかもボートＡに
オプション＃１ ボートＣにオプション＃３ ボートＤにオプション＃４ が接続されているように取り扱うことが可能となる。ま
たボートＢには本来オプション＃２が接続されるはずだ
が、現在は接続されていないことも知る。

そ−して、ＣＰＵ１４２は外部コントローラ（工ＦＣ）
５２に対してオプション構成、つまり現在オプション＃
１．＃３．＃４が接続しているという情報を送出して、
その後メインプログラムに処理を移していく。

このように、各付加装置（ＬＣＩＴ、ＬＣＯＴ。

ＭＢ、ＤＰＸ等のオプション・デバイス）は、それぞれ
固有の認識情報（デバイスＩＤ）を持っており、それに
よって本体ＣＰＵが各付加装置の接続状態を認識するこ
とができる。

識■の この実施例では、記録媒体に識別番号を使用しているが
、これは画像形成装置（この実施例ではレーザプリンタ
）本体が独自に付けるたとえば記録用紙の識別番号（以
下「ペーパーＩＤＪという）である。

これは、ペーパ上に記録される番号という意味ではなく
、インタフェースコントローラ（ＩＦＣ）とプリントエ
ンジンと付加装置（オプション）間で共有される仮想の
データである。

たとえば、レーザプリンタシステム内に最大６枚のペー
パが存在する場合があり得るとする。この時、最低で１
〜６のペーパＩＤを付けることができれば、ＩＦＣ，プ
リントエンジン、オプションは、各々現在どこにどの紙
が存在しているか知ることができる。

そこで、このペーパＩＤに４ビツトを割り当て、本体Ｃ
ＰＵが１〜Ｆまでの番号を循環的に割り付けるようにし
ている。たとえば１両面プリントをする場合でも、１枚
の用紙に対して１つのペーパＩＤが付けられる。

このようにすることにより、ＩＦＣ５２からのジャムバ
ックアップが容易になる。

たとえば、レーザプリンタ内で用紙がジャムした場合、
これに記録された内容は失なわれてしまう、したがって
、同一のデータを改めてプリントする必要がある。

ところが、従来はＩＦＣ５２としては、どの紙に記録し
た内容が失なわれてしまったのかを直接知る手段が無く
、ジャム位置の情報等からおおよその見当を付けて再度
記録データをプリントエンジンに送るという手段をとっ
ていた。

ところがこれだと、再記録すべきデータの信用性に乏し
く、大きな欠点となっていた。

この実施例ではこの欠点を改善すべく、記録するべき用
紙に仮想のペーパＩＤを付けて、ＩＦＣ。

プリントエンジン、オプション間でこのデータを共有す
ることにした。

それによって、例えばジャムが発生した場合、Ｉ　Ｆｅ
１２はジャムしている用紙のペーパＩＤをプリントエン
ジン５１に問い合わせて、再記録すべきデータがどれで
あるかを正確に知ることができる。

また、ＩＦＣ５２は記録開始する時点でプリントエンジ
ン５１より受は取るペーパＩＤと、排紙完了した時点で
やはり本体から受は取るペーパＩＤとを比較して、常に
現時点で本体１内に入っている用紙のペーパＩＤを知る
ことができるので、ジャムした時点でＩ　Ｆｅ１２がジ
ャム紙を自ら特定することも可能になる。

したがって、ＩＦＣからのジャムバックアッププリント
が非常に容易になる。

また、このペーパＩＤをオプションとも共有することに
よって１本体ＣＰＵ１４２の負荷を軽減することができ
る。

すなわち、給紙オプション、排紙オプションあるいは両
面プリントオプション等のオプションのうち、ＩＦＣ５
２から選択された通紙経路上にあるオプションに対して
ペーパーＩＤを送出した後。

本体ＣＰＵ１４２は本体１内にある用紙に対応するペー
パＩＤ以外は一旦メモリから消却してもかまわない。

もし、一旦本体１から排出された用紙が再び本体に吸入
されるような通紙経路であれば、排出する時点で排出先
のオプションにペーパＩＤの管理権を渡し、また本体内
に吸入する時点で相手となるオプションからペーパより
を知らせてもらえば良い。

さらに、もし排出した先でジャムが発生したとしても、
そのオプションからジャム発生した用紙のペーパＩＤ情
報をもらってＩＦＣへ伝えればよいことになる。　。

このように、レーザプリンタ本体のＣＰＵが全てのペー
パーＩＤを常に管理する必要はなく、ペーパＩＤ情報が
必要となった時に、その都度ＩＦＣやオプションとペー
パＩＤ情報の授受を実行すればよいことになる。

このような、本体ＣＰ　Ｕ　１４２側ｆ）ペーパＩ　Ｄ
に関する動作を第３０図〜第３２図のフローチャートに
示す。

なお、第３２図はジャム発生時の割込み処理であり、本
体内のジャム紙のペーパＩＤをＩＦＣへ出力し、各オプ
ション内にもジャム紙があれば。

そのペーパＩＤをそのオプションから入力する。

そして、これらの各ジャム紙のペーパＩＤをＩＦＣへ出
力する。

その後１本体内のジャムが解除され、各オプションから
ジャムが屏除された情報を入力すると、システムレディ
信号をＩＦＣへ出力して割込み処理を終了し、メインル
ーチンへ復帰する。

第３３図は、ＩＦＣ５２側のペーパＩＤに関する動作を
示すフローチャートである。

プリントエンジンにおける　御 この実施例におけるプリントエンジンの制御は、第９図
〜第１１図、第１５図及び第１６図に示したプリントエ
ンジンＰＣＢ５１によってなされるが、その機能は大別
して次の３つのブロックからなる。

（Ａ）シーケンスコントロールブロック（Ｂ）　ビデオ
インタフェース・コントロールブロック（Ｃ）通信コン
トロールブロック いづれのブロックもＣＰＵ１４２が関与しているが、シ
ーケンスコントロールブロックはＣＰＵ１４２を中心と
するブロックで、プリント時のプリントエンジンユニッ
ト自体の各部のシーケンス制御と、一部のオプションデ
バイスのシーケンスを行なう。

ビデオインタフェース・コントロールブロックは、前述
のビデオコントロール回路１４日を中心とするブロック
で、Ｉ　ＦＣ−ＰＣＢ５２との間で信号の授受を行ない
、半導体レーザ駆動回路を制御してレーザビームによる
感光体ドラム２日への画像データの書き込みを制御する
。

通信コントロールブロックは、さらに２つに別れる。一
方は、前述の通信制御用インタフェース（ＣＣＩ）回路
を中心とするブロックで、その各シリアルインタフェー
スポートにオプチカルファイバ・ケーブルを介して接続
される各オプションデバイス（ＬＣＩＴ、ＤＰＸ、ＭＢ
等）及び操作表示パネル１１との間での通信を制御する
。

もう一方は、ＣＰＵを中心とするブロックで、Ｉ　ＦＣ
−ＰＣＢとの間でデータの授受を行なう。

このプリントエンジンにおけるＣＰＵの機能を、第３４
図にブロック図で示す。

このコントロール機能は、割込処理ルーチンと内部ステ
ータスルーチンとからなり、割込処理ルーチンでは、チ
ェックタイマコントロール、プリントタイミングコント
ロール、ＩＰＣＩ／Ｆコントロール、及び各オプション
のデバイスＩ／Ｆコントロールを行なう。

一方、内部ステータスルーチンでは、定着器のヒータコ
ントロール、プリンタステータズインプット（各種セン
サ類の監視）、プリンタシステム・モードセット（通常
プリントモード、テストプリントモード、エラー発生等
のモードセット）、及びプリンタシステム・ステータス
チェック（センサ入力の分析・診断）を行なう。

割込処理ルーチンのプリントタイミングコントロールで
は、給紙、搬送、及びイジェクト（排紙）の各コントロ
ールを行なうペーパ処理コントロールと、ＦＧＡＴＥ　
（画像書込み制御用の信号）のコントロール及び各チャ
ージャへの高電圧印加をコントロールするプロセスコン
トロールとを行なう。

ＩＦＣＩ／Ｆコントロールでは、ＩＦＣ５２からのデー
タ入力を一時記憶するＩＦＣデータインプットルーチン
と、コマンドバッファに入れるかどうかを判断するルー
チン及びアウトプットデータを作るルーチンからなるイ
ンプットコマンドルーチンの処理を行なう。

デバイスＩ／Ｆコントロールでは、オプションデバイス
からのデータを入力するデバイスＩ／Ｆ入カルーチンと
、デバイスのステータスを見てデバイスをコントロール
するコマンドを出すルーチン（デバイスステータス・ル
ーチンとデバイスコマンド・ルーチン）の処理を行なう
。

第３５図にこのプリントエンジンに使用しているＣＰＵ
１４２の内部のデータの流れを示す、この図中、（Ａ）
のプリントエンジン・コントロール・モジュールの部分
が前述のシーケンスコントロールブロックに、（Ｂ）の
ＩＦＣＩ／Ｆコントロール・モジュール及び（Ｃ）のデ
バイスＩ／Ｆコントロールモジュールの部分が前述の通
信コントロールモジュールブロックにそれぞれＣＰＵが
関与している事を示している。

盈儂立亘 （Ａ）インタフェースコントローラ（ＩＦＣ）とプリン
トエンジン（ＰＥ）間通信 ＩＦＣとＰＥとは、前述のＣＣＩ回路によるが、または
別の独立したシリアル通信手段によって通信を行なう。

ＩＦＣからＰＥへの送信については、ＰＥは受信時割込
み処理により直ちにＩＦＣからの受信内容に応じた処理
を実行する。

ＰＥからＩＦＣへ送信する場合は、ＰＥがまずサービス
リクエスト信号ＳＲＱを真にして、それに応じてＩＦＣ
が照会コマンドを送信する。その結果、ＰＥはＳＲＱを
偽にすると共に送信を開始する。または、ＰＥが非同期
にＩＦＣへデータを送信してＩＦＣよりそのデータの受
信確認を受けとった後、次のデータ送信を行なう方法を
とる。

（Ｂ）プリントエンジン（ＰＥ）と各デバイス間通信Ｐ
Ｅと両面及び大量給紙ユニット（ＤＰＸ＆ＬＣＩＴ）、
メールボックス（ＭＢ）、操作表示パネル（オペレーシ
ョンパネル：ＯＰ）等の各デバイス間はポーリング方式
で通信する。

すなわち、常にＰＥからのコマンド（Ｃｏｍｍａｎｄ）
　＊ステータス（Ｓｔａｔｕｓ）　ｖステータスリクエ
スト。

（Ｓｔａｔｕｓ　Ｒｅｑｕｅｓｔ）、インクワイアリ（
Ｉｎｑｕｉｒｙ）に対する応答として、デバイス側が返
送する方式をとる。

また、ＰＥからデバイスへの送信は、先頭に送信開始（
ＴＢ）コード及び後尾に送信終了（ＴＥ）コードを伴な
い、これらの両コードにはデバイス識別情報であるデバ
イスＩＤを含む。

各デバイスからＰＥへの送信も、先頭にＴＢコード、後
尾にＴＥコードを伴なう、この通信方法を第３６図に図
示する。

（Ｃ）通信エラ一時の処理 ＰＥと各デバイス間の通信において、受信状態が次の■
〜■の場合に再送信要求（Ｒａ−ｔｒａｎｓｍｉｔＲｅ
ｑｕｅｓｔ）を送る。

■オーバランエラー又はフレーミングエラー等の通信エ
ラーを検出した時 ■イリーガルコード（Ｉｌｌｅｇａｌ　Ｃｏｄｅ）を受
信した時 ■一定期間以上データを受信しなかった時送信側は、再
送信要求を受けたら適当なタイミングで再送信を実行す
る。再送信要求に応答して再送信されたデータが再び上
記■〜■のいずれかに該当する場合は、受信側は通信エ
ラー発生と判断して必要な処置をとる。

また、ＩＦＣとＰＥ間において、ＰＥの受信内容が上記
■又は■に該当する時、ＰＥはＩＦＣに対して受信デー
タ解読不能を示すコードを送信する。■又は■の状態が
連続して２度以上発生した時は、ＰＥは通信エラーと判
断して°通信エラーイベントレポート°をＩＦＣに送出
して、°イニシャライズコマンド以外のコマンドは受付
けない状態に入る。

（Ｄ）タイミングフロー図による説明 第３７図〜第４１図にＰＥとＩＦＣ及びデバイス間の通
信内容と各部の動作をそれぞれタイミングフロー図で示
す。

第３７図はパワーＯＮ時、第３８図は通常プリント時、
第３９図はりミツトレスプリント時、第４０図はプリン
トエンジンジャム及び給紙デバイスジャム発生時、第４
１図は排紙デバイスジーヤム発生時のタイミングフロー
図である。

なお、第３８図〜第４１図中ＦＡＴＴ１は画像書込み時
の副走査方向のタイミングをとるための制御信号である
。

第３９図の、リミットレスモードは１選択されている給
紙デバイス（上、下絵紙カセット又はＬＣＩ　Ｔ）のペ
ーパがなくなると自動的に他の給紙デバイスを選択し１
選択さ′れている排紙デバイス（ＬＣＯＴの上段排紙ト
レイ又は下段排紙トレイ等）のペーパが一杯（フル）に
なると自動的に他の排紙トレイを選択して、これらの自
動選択ができなくなるまで連続的にプリントし続けるモ
ードである。　　・ 第３７図のパワーＯＮ時の動作において、「イニシャラ
イズ」について説明する。

イニシャライズコマンドは、ＩＦＣがＰＥに対してイニ
シャライズを要求するコマンドである。

また、ＩＦＣがＰＨに出力するプリント要求を独立した
信号線（ＰＲＩＮＴ信号）で出力するか。

通信回線上のプリント要求コマンド（Ｆ　Ｆ　ｃｏｍｍ
ａｎｄ）で出力するかを選択するコマンドでもある。

このコマンドはアーギュメント（ａｒｇｕｍｅｎｔ）の
内容によって次のような意味をもつ。

アーギュメントとはＩＦＣより送信されるコマンドに付
随して送信されるデータのことであり、コマンドをさら
に細分化する機能を持つ。

■１ｎｉｔｉａｌｉｚｅ　：　Ｐ　Ｅは全てのユニット
を初期状態に戻す。

■ｄｉａｇｎｏｓｔｉｃｓ：　Ｐ　Ｅは全てのユニット
を初期状態に戻した後、電気的自己診断を実 行し、その結果として診断ペクト ルをＮＦＣに返す、・ ■ｔｅｓｔ　ｐｒｉｎｔ　：　Ｐ　Ｅは診断ベクトルを
ｒＦｃに返し、また所定のテストパターンの テストプリントを実行する。

■１１０’、ＮＴ／　Ｆ　　Ｆ　ｃｏｍｍａｎｄ　：Ｎ
ＦＣがプリント要求としてＰＲＩＮＴ信号を選択した場
合、ＰＥは丙了行 アクティブでプリント要求があった と判断する。また、この要求に対す る応答は特に返さない。

ＩＦＣがプリント要求としてＦ　Ｆｃｏｍｍａｎｄを選
択した場合、ＰＥはＦ　Ｆｃｏｍｍａｎｄを受は取った
時にプリント要求があったと判断する。また、プリント
要求に対するＰＥ側の応答として、ＰＥ側で定めたペー
パＩＤを返す。

なお、このペーパＩＤは記癲媒体である紙の識別コード
（バイナリコード）であってページの識別コードではな
い、したがって、両面プリントモードの時は、同一のペ
ーパＩＤが表面プリントの時及び裏面プリントの時の２
度出力される。

また、Ｆ　Ｆｃｏｍｍａｎｄによるプリント要求を選択
した場合は、ＰＥは排紙完了時に、排紙完了スティタス
にその紙のペーパＩＤを付けてＩＦＣに対してイベント
レポートを送出する（第３８図、第３９図参照）。

このイニシャライズコマンドのアーギュメントのフォー
マットを第４４図に示す、　ｂ７ビツトは常に１°でイ
ニシャライズを示し、ｂｏはｄｉａｇｎｏｓｔｉｃｓの
ビット、ｂｌはテストプリントのビットで、いずれも実
行する時は°１°、実行しない時は°ｏ゛である。ｂ、
ｔｔＰＲＩＮＴ／ＦＦｃｏｍｍａｎｄの選択用ビットで
、ＰＲＩＮＴ信号によるプリント要求の時は°０°、　
Ｆ　Ｆｃｏｍａｎｄによるプリント要求の時は°１°で
ある。

したがって、ＩＦＣからのイニシャライズコマンドのア
ーギュメントメントのす、ビットが１°である時、ＰＥ
は回答として診断ベクトルをＩＦＤに返す、ｂ０ビット
が６０゛の時、回答はアーギュメントの内容でｂ７ビツ
トを°０°と゛して返す。

なお、本実施例ではプリント要求を信号線により出力す
るか、コマンドにより出力するかの選択をイニシャライ
ズコマンドにより実行しているが、これは例えば、ＰＣ
Ｂ上に配置されたＳＷ等により設定することも可能であ
る。

自己診断の内容は次のようなものである。

■ＰＥ　　ＣＰＵテスト（ＲＯＭ、ＲＡＭ、タイマのテ
ストを含む） ■ＤＰＸ＆ＬＣＩＴ　　ＣＰＵテスト（同　上）■ＭＢ
　　ＣＰＵテスト（同　上） ■ＯＰ（オペレーションパネル）　　ＣＰＵテスト（同
　上） ■Ｐ　Ｅ　〜・Ｄ　Ｐ　Ｘ　＆　Ｌ　ＣＩ　Ｔ接続テス
ト（通ｆｆｌ　ａ）■ＰＥ−ＭＢ接続テスト（通信線） ■ＰＥ−０Ｐ接続テスト（通信線） ■ＰＥ＆ＬＣＯＴ　　Ｉ１０ボート スキャニングテスト ■ＤＰＸ＆ＬＣＩＴ　　Ｉ／○ボート スキャニングテスト ＠ＩＭＢ　　Ｉ１０ポート　スキャニングテスト■ＯＰ
　　Ｉ１０ボート　スキャニングテスト次に、ＰＥによ
るオプション構成の判断は、前述したように各デバイス
からデバイスＩＤを受信して、各物理ボート（Ａ−Ｄ）
に接続されているデバイスを確認し、必要に応じて論理
ボートと物理ボートの対応付けの変更も行なう。

ペーパサイズ（プリント用紙の長さと幅）のデータは、
それを直接検知するのではなく、各サイズのペーパを収
納するカセットコード（例えば５ビットのコード）を検
知して、プリントエンジン内で次のようにコード変換す
る。

カセットコード−ベーパレングスコード。

ペーパワイズコード これによって、ＩＦＣはＰＥより各給紙トレイに収納さ
れているペーパの幅及び長さの情報を得ることができる
。

第３８図及び第３９図において、給紙デバイス選択は、
ＩＦＣがＰＥに対して入力ドレイを選択するコマンド（
ＳＥＴ−ＣＵＲＲＥＮＴ−ＩＮＰＬＩＴ）　４．−より
行なわれ、選択された入力ドレイが妥当なものであれば
、その後のプリント要求に対しては新しく選択された入
力ドレイが有効となる。但し、妥当でない場合は以前の
入力ドレイが有効となる。

このコマンドのアーギュメントは８ビツトデータの下位
２ビツトで入力ドレイを指定する。

（例えば°Ｏ１”：ＰＥ上トレイ、°１０°：ＰＥ下ト
レイ、°１１°　：ＬＣＩＴトレイ）排紙デバイス選択
は、ＮＦＣがＰＨに対して出力ドレイ（排紙トレイ）を
選択するコマンド（ＳＥＴ−ＣＵＲＲＥＮＴ−０υＴＰ
ＵＴ）を送出することによって行われ、選択された出力
ドレイが妥当なものであれば、その後プリント要求に対
しては新しく選択された出力ドレイが有効となる。但し
、妥当でない場合は以前の出力ドレイが有効となる。

このコマンドのアーギュメントは、例えば８ビツトデー
タの下位５ビツトで出力ドレイを指定する。出力ドレイ
の種類は、標準排紙トレイ、ＬＣＯＴの上段排紙トレイ
と下段排紙トレイそれぞれノーマルポジションとオフセ
ットポジション、後排紙トレイ、メールボックスの最下
段トレイのノーマルポジションとオフセットポジション
及び各ビン（＃ｌ〜＃６）がある。

プリントスタートリクエストはＩＦＣがＰＥにプリント
要求を行なうコマンドである。このコマンドは、予め前
述したイニシャライズコマンドによって°Ｆ　Ｆｃｏ＋
ａ＋ａａｎｄプリント要求°を選択した時にのみ有効で
ある。

また、このコマンドに対する回答として、ＰＥはＰＥ側
で定めたペーパＩＤをＩＦＣに返す、さらに、このペー
パＩＤは、プリントが行なわれて該当する用紙が排紙完
了した時に、ＰＥから「排紙完了スティタス＋ペーパＩ
ＤＪの形式でイベントレポートとして送出される。なお
、このペーパＩＤは例えば１６進数の１〜Ｆの値がサイ
クリックに送出される。

第４０図及び第４１図のジャム発生時の動作において、
ジャムが発生すると、ＩＦＣがＰＥに対してジャムした
紙のペーパＩＤを尋ねるコマンドを送り、ＰＥは回答の
第１バイトでジャム紙の枚数ｎを送出し、それに続くｎ
バイトで各ジャム紙のペーパＩＤを送出する。

なお、ジャム紙がない場合はＰＥはジャム紙が無いとい
う意味のコード（例えばｒｏＯＨＪ）を送出し、まだジ
ャム状態であるがジャム紙のペーパＩＤが不定の場合（
排紙動作続行中）はその旨のコード例えばｒｌｏＨＪを
送出して送信を終る。

このＰＥからの回答のフォーマットを第４５図に示す。

さらに、ＩＦＣがＰＥに対してジャム紙の位置を尋ねる
コマンドを送り、ＰＥはプリンタエンジン内のジャムで
あればそのジャム紙の位置を、オプションデバイス内の
ジャムであれば、オプションデバイスから受は取ったジ
ャム紙の位置情報を工ＦＣに回答する。

そして、このジャム紙の位置は、前述したように第４図
に示した操作表示パネル１１の給徘紙・ジャム表示部１
４０にＬＥＤＧ−Ｐ　の点灯により表示される。

プリンタエンジンジャムの場合の回答のフォーマットは
第４６図に示すようになっており、１バイトのｂ７ビツ
トでジャム紙の有無を示し、ｂ０〜ｂ７ビツトでジャム
紙の位置を示す、＃０〜＃６はジャム紙の位置で、それ
ぞれ°１°の時にその位置にジャム紙が有ることを表わ
す。

なお、ジャム紙が確定していない時、つまりジャムが発
生したが排紙続行中の時は、既に判明しているジャム紙
のみについての回答となる。

他のオプションデバイス内でのジャム発生の場合の回答
フォーマットもこれと同様である。

次に、第４２図は大量給紙モードにおけるＰＥとＬＣＩ
Ｔ間、第４３図は両面プリント（印字）モードにおける
ＰＥとＤＰＸ間の通信内容と各部の動作をそれぞれ示す
タイミングフロー図である。

また、第４７図は大量給紙モードにおけるＬＣＩＴ関係
の各部の動作タイミングを示すタイミングチャート、第
４８図は画面プリントモードにおけるＤＰＸ関係の各部
の動作タイミングを示すタイミングチャートである。

なお、両面プリントモードは次に説明するようにＭＯＤ
ＥＩ〜ｎの複数のプリントモードを選択することができ
るが、ここに図示したのは１枚ごとに表面と裏面を順次
プリントするＭＯＤＥＬの場合である。

両面プリントモード 画面ユニット６を使用して、プリント用紙の表裏画面に
プリント（印字）する両面プリントモードには、ＭＯＤ
ＥＩ、ＭＯＤＥ２．ＭＯＤＥ３の３つのモードがあり、
必要に応じてこれらのモードを選択して実行させること
ができる。

ＭＯＤＥの種類は、本体及び両面オプションに収納でき
る紙の最大枚数によって決まり、本実施例ではＭＯＤＥ
３まで設定されているが、紙搬送経路の全体長がもつと
長い場合等には、さらに多くのＭＯＤＥが設定可能であ
る。

この３つのモードにおける紙の表面と裏面のプリント順
序の相違を１紙の表面にプリントする順序で各紙に＃１
．＄２．ｉｓ・・・・・・の番号（ベーパＩＤに対応す
る）を付して示すと次のようになる。

ＭＯＤＥＩ：＄１表、＃１裏、＃２表、＃２裏。

＃３表、＃３裏、・・・・・・ ＭＯＤＥ２：＃１表、＃２表、＃１裏、＃３表。

＃２裏、＃４表、＃３裏、・・・・・・ＭＯＤＥ３　：
　３１表、＃２表、＃３表、＃１裏。

＃４表、＃２裏、＃５表、＃３裏。

＃６表、＃４裏、・・・・・・ この各モードのプリント工程をそれぞれ第４９図、第５
０図、第５１図によって説明するが、これらの各回は画
面プリント時に使用する紙（以下「ベーパＪという）の
搬送経路を模式的に図示し、奇数番目のベーパの位置を
太い実線で、偶数番目のベーパの位置を太い破線で示し
ている。

なお、第４９図（Ａ）には第３図と対応する部分に同一
の符号を付しているが、他の図もこれと同じであるので
その符号を省略している。

先ず、第４９図（Ａ）〜（Ｆ）によってＭＯＤＥｌのプ
リント工程を説明する。

給紙デバイスはどれを選択してもよいが、ここではプリ
ンタ本体に装着した下給紙カセットを選択した場合の例
で、下給紙カセットから１枚目のベーパ＃１の給紙を開
始しくＡ）、まずその表面にプリントする（Ｂ）。

そのベーパ＃１を頁面ユニットの反転用搬送路６５へ送
り込み（Ｃ）、搬送方向を反転して待機用搬送路６６へ
送り出す（Ｄ）。

そこから、これベーパ＃１をＬＣＩＴからと共通の給紙
路を通して再び転写位置へ給送しくＥ）、今度はその裏
面にプリントして（Ｆ）、　画面プリントが完了したベ
ーパ＃１を選択されている排紙トレイへ送出する。

２枚目以降のベーパについても同様にして、順次表面と
裏面にプリントして送出する。

次に、第５０図（Ａ）　〜（１）　によッテ、　ＭＯＤ
Ｅ２のブーリント工程を説明する。

今度は、給紙デバイスとして下給紙カセットを選択した
場合の例で、下給紙カセットから給紙を開始し、まずそ
の表面にプリントする（Ａ）。

そのベーパ＃１を両面ユニットの反転用搬送路へ送り込
むと同時に、２枚目のベーパ＃２の給紙を開始する（Ｂ
）。

そして、ベーパ＃１の搬送方向を反転して待機用搬送路
へ送り出すと同時に、ベーパ＃２の表面にプリントしく
Ｄ）、その後ベーパ＃１を再度転写位置へ給送すると共
に、ベーパ＃２を反転用搬送路へ送り込む（Ｅ）。

そのベーパ＃２を待機用搬送路へ送り出すと同時に、ベ
ーパ＃１の裏面にプリントする（Ｆ）。

そして、画面プリントが完了したベーパ＃１を選択され
ている排紙トレイに送出するときに、続いて３枚目のベ
ーパ＃３を給紙してその表面にプリン卜する。

その後、ペーパ＃３を反転用搬送路へ送り込むと共に、
ペーパ＃２を再び転写位置へ給送してその裏面にプリン
トしくＧ）、選択されている排紙トレイに送出する。

次いで４枚目のペーパ＃４を給紙してその表面にプリン
トすると同時に、ペーパ＃３を待機用搬送路へ送出する
（Ｈ）。

以後、表面にプリント済のペーパの裏面へのプリントと
、新しいペーパの表面へのプリントとを交互に行なう。

次に、第５１１１（Ａ）〜（Ｌ）によって、ＭＯＤＥ３
のプリント工程を説明する。

今度は給紙デバイスとしてＬＣＩＴを選択した場合の例
で、ＬＣＩＴから１枚目のペーパ＃１の給紙を開始しく
Ａ）、まずその表面にプリントする（Ｂ）。

そのペーパ＃１を反転用搬送路へ送り込むと同時に、２
枚目のペーパ＃２の表面にプリントしくＣ）１次いでペ
ーパ＃１を待機用搬送路へ送出する時にペーパ＃２を反
転用搬送路へ送り込み、３枚目のペーパ＃３の表面にプ
リントする（Ｄ）。

その後、ペーパ＃１を再度給紙路を通して転写位置へ給
送すると同時に、ペーパ＃２を待機用搬送路へ送出し、
ペーパ＃３を反転用搬送路へ送り込む（Ｅ）。

そして、ペーパ＃１の裏面にプリントすると共に、４枚
目のペーパ＃４をＬＣＩＴがら給紙する（Ｆ）０次いで
、ペーパ＃１を選択されている排紙トレイに送出すると
同時に、ペーパ＃４の表面にプリントし、ペーパ＃２を
給紙路へ送出すると共にペーパ＃３を待機用搬送路へ送
出する（Ｇ）。

続いて、ペーパ＃４を両面ユニット側へ送出すると共に
ペーパ＃２の裏面にプリントし、同時に５枚目のペーパ
＃５の給紙を開始する（Ｈ）。

そして、ペーパ＃５の表面にプリントすると共に、ペー
パ４を反転用搬送路へ送り込む（１）。

次いで、ペーパ＃３を給紙路へ送出し、ペーパ＃４を待
機用搬送路へ送出する（Ｊ）。

その後、ペーパ＃５を反転用搬送路へ送り込む間にペー
パ＃３の裏面にプリントし、６枚目のペーパ＃６の給紙
を開始する。そのペーパ＃６の表面にプリントする際、
ペーパ＃４を１１１紙路へ送出し、ペーパ＃５を待機用
搬送路へ送出する。

以後同様に、新しいペーパの表面のプリントと２枚前の
ペーパの裏面のプリントを交互に行なう。

この３つの両面プリントモードによるプリントスピード
は次の順であり、 ＭＯＤＥＬ＜ＭＯＤＥ２＜ＭＯＤＥ３ ＭＯＤＥ２はＭＯＤＥＬの１．５倍以上、ＭＯＤＥ３は
ＭＯＤＥＬの２倍以上のプリントスピードになる。

したがって、大量の両面プリントを行なう場合はＭＯＤ
Ｅ３を選択するのが良い。

なお１以上はこの発明をレーザプリンタシステムに適用
した実施例について詳述したが、この発明はこれに限る
ものではなく、その他の各種プリンタシステム、デジタ
ル複写機等による高機能複写システム、ファクシミリシ
ステム等の各種画像形成システムにも同様に適用するこ
とができる。

僧−一民 以上説明したように、この発明によれば、画像形成シス
テム内に存在する記録媒体の各々に識別情報を設定する
手段を設け、その手段によって設定された識別情報を１
画像形成装置本体及びそれに接続されている各付加装置
によって共有するようにしたので、画像形成システム内
に多数の記録媒体が存在する場合にジャム等の記録媒体
に関するトラブルが発生しても、その記録媒体を特定し
て迅速に適切な処置をとることができる。

〔以下余白〕 【図面の簡単な説明】

第１図（Ａ）〜（Ｆ）はこの発明の一実施例であるレザ
プリンタ・システムのそれぞれ異なるオプションの組合
せ構成例を示す説明図。 第２図は第１図（Ｄ）の構成の場合の外観例を示す斜視
図、 第３図は同じくその内部構成を示す概略断面図、第４図
は第２図の操作表示パネルの詳細を示す正面図、 第５図は第３図のレーザ書込みユニットにおける光学系
の構成を示す説明図、 第６図はレーザ書込み用の同期信号発生回路の例を示す
回路図、 第７図は書込み制御回路の例を示すブロック回路図、 第８図は第７図の回路の動作説明のための各信号波形図
、 第９図はこの発明の一実施例における制御系の接続関係
を示すシステムブロック図。 第１０図は同じくそのエンジンドライバＰＣＢ等の内部
構成をも示すシステムブロック図、第１１図は同じくデ
バイス分散制御型の例を示すシステムブロック図、 第１２図（イ）（ロ）はこの発明の実施例に使用するコ
ネクタ付き複線オプチカルファイバ・ケーブルの異なる
例を示す外観図、 第１３図（イ）（ロ）はＰＣＢ側コネクタの正面図及び
側面図。 第１４図（イ）（ロ）は同じくそれに内蔵されている発
光側と受光側の回路図。 第１５図及び第１６図はこの発明の一実施例におけるエ
ンジンドライバＰＣＢと他の各ＰＣ間の接続及び各ＰＣ
Ｂとその各種負荷及びセンサ等の接続状態を示すブロッ
ク図、第１７図は通信制御用インタフェース回路１５０
の概略構成を示すブロック回路図、 第１８図は同じくそのリードタイミングを示すタイミン
グチャート図、 第１９図は同じくこの通信制御用インタフェース回路の
具体例を示すブロック回路図、 第２０図は第１９図におけるインストラクションレジス
タｌＮ５Ｔ３の具体例を示す回路図、第２１図は送受信
ブロック中の送信ブロックの具体例を示す回路図、 第２２図は送信時のタイムチャート図、第２３図は送受
信ブロック中の受信ブロックの具体例を示す回路図、 第２４図は受信時のタイムチャート図、第２５図は第１
９図に示した各レジスタのデータ格納状態を示すレジス
タマツプ図、 第２６図はこの実施例のＣＧ１回路を構成するＩＣの拡
大外ＷＡ＠、 第２７図はこの実施例の本体ＣＰＵによる付加装置の認
識と接続先特定処理のフロー図、第２８図及び第２９図
は本体ＣＰＵのメモリエリアにおける物理テーブルと論
理テーブルの構成図。 第３０図乃至第３２図は本体ＣＰＵ側のペーパＩＤに関
する動作のフロー図、 第３３図はＩＦＣ側のペーパよりに関する動作のフロー
図、 第３４図はプリントエンジンにおけ゛るシーケンスコン
トロールの機能ブロック図、 第３５図は同じくそのデータの流れを示すデータフロー
図、 第３６図はプリントエンジンと各デバイス間の通信方法
の説明図、 第３７図乃至第４１図はＰＥとＩＦＣ及び各デバイス間
の通信内容と各部の動作を示すタイ、　　ミングフロー
図、 第４２図及び第４３図はＰＥとＬＣＩＴ間及びＰＥとＤ
ＰＸ間の通信内容と動作をそれぞれ示すタイミングフロ
ー図、 第４４図はイニシャライズコマンドのアーギュメントの
フォーマット例を示す図。 第４５＠及び第４６図はジャム発生時におけるＰＥから
工ＦＣへジャム紙枚数とその各ペーパＩＤの回答フォー
マット及びジャム紙位置の回答フォーマットを示す図、 第４７図は大量給紙モードにおけるＬＣＩＴ関係の各部
の動作タイミングを示すタイミングチャート図、 第４８図は両面プリントモードにおけるＤＰＸ関係の各
部の動作タイミングを示すタイミングチャート図、 第４９図（Ａ）〜（Ｆ）は両面プリントモードＭＯＤＥ
１によるプリント工程の説明図。 第５０図（Ａ）〜（Ｉ）は同じ＜ＭＯＤＥ２によるプリ
ント工程の説明図。 第５１　図（Ａ）〜（Ｌ）は同じ＜ＭＯＤＥ３によるプ
リント工程の説明図である。 １・・・レーザプリンタ本体　　２・・・上絵紙カセッ
ト３・・・下絵紙カセット　　４・・・標準排紙ユニッ
ト５・・・後排紙トレイ　　６・・・両面ユニット（Ｄ
　Ｐ　Ｘ）７・・・大量給紙ユニット（ＬＣＩＴ）８・
・・大量排紙ユニット（Ｌ　ＣＯＴ）９・・・メールボ
ックス　　１０・・・　テーブル１１・・・操作表示パ
ネル １２．１３・・・フォントカートリッジ１４・・・エミ
ュレーションカード ２３・・・レジストローラ ２９・・・ｏｐｃ感光体ドラム ３０・；・転写チャージャ　　３１・・・定着器３４・
・・帯電チャージャ　　３５・・・現像ユニット４０・
・・レーザ書込みユニット ４１・・・半導体レーザ ４４・・・ポリゴンミラー（回転多面鏡）５０・・・フ
ォトディテクタ ５１・・・プリントエンジン基板（ＰＥ−ＰＣＢ）５２
・・・インタフェース・コントローラ基板（Ｉ　ＦＣ−
ＰＣＢ） ９０・・・プリントエンジン（ＰＥ）ユニット９１・Ｄ
ＰＸ＆ＬＣＩＴ−ＰＣＢ ９２・・・メイルボックス（Ｍ　Ｂ　）ユニット９３・
・・ＭＢ　−ＰＣＢ ９８．９６’　、９６Ａ〜９８Ｆ ・・・複線オプチカルファイバ・ケーブル９８・ＬＣＯ
Ｔ−ＰＣＢ ９日・・・ＤＰＸ−ＰＣＢ １００・・・ＬＣＩＴ−ＰＣＢ １４２．１５２，１５７・・・マイクロコンピュータ（
ＣＰ　Ｕ） １４日・・・ビデオコントロール回路 １５０・・・通信制御用インタフェース回路１６０・・
・オスコネクタ　　１６１・・・メスコネクタ１６２・
・・発光ダイオード（ＬＥＤ）１６３・・・フォトダイ
オード（ＰＤ）第２図 第５図 第６図 第７図 第８図 ＷＣＬに　　“ ＷＯ＾ＴＡ 第１４図 １０７　１６８　１ω 第２６図 第２８図 物理テーブル 第２９図 論理テーブル 第田図 第３７図 パワーＯＮ時 第３８図 通常プリント時 第４１図 排紙デバイスジャム 第晶図 第４５図 １ｓｔ　ｂｙｔｅ 第４６図 ＭＯＤＥ２ 第５０図 （Ｃ）　　　　　　　　　　　　　　　（Ｄ）５１図 手続補正９（０劃 昭和６２年４月１７日 特許庁長官　黒　１）明　雄　殿 １、事件の表示 特願昭６２−４５９３８号 ２、発明の名称 画像形成システム ３、補正をする者 事件との関係　　特許出願人 東京都大田区中馬込１丁目３番６号 （６７４）　　株式会社　リ　コ　− ４、代　理　人　　　　（電話９８６−２３８０）東京
都豊島区東池袋１丁目２０番地５ ６、補正の内容 （１）明細書第２９頁第２０行及び第３０頁第２行のｒ
発光■Ｃ１６６」を ｒ受光ＩＣ１６６ｊと訂正する。 （２）同書第５６頁第２０行の「該スタートビット」を
「誤スタートビットｊと訂正する。 （３）同書第６４頁第２行の「データ」を「データ転送
ｊと補正する。 （４）同書同頁第１０〜１１行の「コントロールローｒ
」を 「コントロールコード」と訂正する。 （５）同書第７２頁第１８行の「本体１Ｐ３．」をｒシ
ステム全体内」と訂正する。 （６）　Ｉ！１面の「第１９図〜第２１図」及び「第２
３図」を別紙訂正図面のとおり訂正する。 以上 手続有口正置（方式） 昭和６２年６月２３日 特許庁長官　黒　１）明　雄　殿 １、事件の表示 特願昭６２−４５９３８号 ２、発明の名称 画像形成システム 東京都豊島区東池袋１丁目２０番地５ 昭和６２年５月６日（発送日：同年５月２６日）６、補
正の対象 明細書の図面の簡単な説明の欄 ７、補正の内容 明細書第１０３頁第８行の「第５０図（Ａ）〜（１）は
」を、 「第５０図（Ａ）〜（Ｈ）は」と訂正する。 手続ネｍ正書（自発） 昭和６２年６月２３日 特許庁長官　黒　１）明　雄　殿 １、事件の表示 特願昭６２−４５９３８号 東京都大田区中馬込１丁目３番６号 （６７４）　　株式会社　リ　コ　− ４、代理人 東京都豊島区東池袋１丁目２０番抽５ （１）明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第１１頁第１６〜２０行の「プリントシー
ケンスが・・・・・・停止させる。」の記載を削除する
。 （２）同書第１２頁第３〜４行の［レーザ書込みユニッ
ト４０によって帯電された表面に、」を削除する。 （３）同書第９２頁第７行の「相違を」を「相違を」と
訂正する。 （４）同書第９６頁第１７行の「ペーパ４」を「ペーパ
＃４」と訂正する。 （５）同書第９７頁第２行の「開始する。」を「開始す
る（Ｋ）、　」と補正する。 （６）同書同頁第４行の［送出する。」をｒ送出する（
Ｌ）、Ｊ］と補正する。 （７）図面の「第３図」を別紙訂正図面のとおり補正す
る。 以上

Claims (1)

1. 【特許請求の範囲】 １　外部装置または内部より画像情報を得て画像形成を
   行なう画像形成装置本体に複数の付加装置を接続し、画
   像形成に関する種々の情報の授受を前記画像形成装置本
   体と複数の付加装置との間で行なって、記録媒体に画像
   を形成する画像形成システムにおいて、 該システム内に存在する記録媒体の各々に識別情報を設
   定する手段を設け、該手段によって設定された識別情報
   を前記画像形成装置本体及びそれに接続されている各付
   加装置によって共有するようにしたことを特徴とする画
   像形成システム。