JP2633550B2 - 画像形成システムにおける記録媒体管理方法 - Google Patents

Description

【発明の詳細な説明】 技術分野 この発明は、各種プリンタシステム，高機能複写シス
テム，フアクシミリシステム等の画像形成システムに関
し、特に外部装置または内部より画像情報を得て画像形
成を行なう画像形成装置本体と、その画像形成装置本体
に接続される複数の付加装置とからなり、画像形成に関
する種々の情報の授受を画像形成装置本体と複数の付加
装置との間で行なつて、記録媒体に画像を形成するよう
にした画像形成システムにおける記録媒体管理方法に関
する。

従来技術 上記のような各種画像形成システムにおいて、画像形
成装置本体に各種の付加装置、例えば大量給紙装置，大
量排紙装置，メールボツクスあるいはソータ，両面ユニ
ツト，自動原稿給送装置（AFD）等を接続して、使用目
的に応じた最適な機能を持つシステムを構成することが
できるようになつてきている。

このような画像形成システムにおいては、システム内
に同時に複数枚の記録媒体（ペーパ等）が存在すること
があるが、その時に例えばシステム内でジヤムが発生し
た場合、そのジヤム紙が排除されてリカバーした時、そ
のジヤム紙のプリント情報は消却されることになるの
で、その情報からプリントを再開する必要がある。

しかしながら、従来はどの記録媒体がジヤムになつた
のか判別できなかつたので、ジャム処理後のプリント再
開時に、どの情報からプリントを再開すればよいかの判
断をオペレータがしなければならず、能率が悪いばかり
か、正確な判断は困難である等の問題点があつた。

目 的 この発明は上記の点に鑑みてなされたものであり、画
像形成システム内に多数の記録媒体が存在する場合にジ
ヤム等の記録媒体に関するトラブルが発生しても、その
記録媒体を特定して迅速に適切な処置がとれるようにす
ることを目的とする。

構 成 この発明は前述のような画像形成システムにおける記
録媒体管理方法として、上記の目的を達成するため、画
像形成システム内の使用中の通紙経路上に存在する全て
の記録媒体の各々に画像形成装置本体によつて個別の識
別情報を付与し、その画像形成装置本体とそれに接続さ
れている各付加装置のそれぞれ内部の通紙経路上に存在
する記録媒体の識別情報は画像形成装置本体及び各付加
装置で個別に管理し、それらの画像形成装置本体と各付
加装置との間で記録媒体の受渡しに伴つて該記録媒体の
識別情報も授受するようにしたことを特徴とする。

以下、この発明の一実施例に基づいて具体的に説明す
る。

システム構成 第１図（Ａ）〜（Ｆ）は、この発明による画像形成シ
ステムの一実施例であるレーザプリンタ・システムのそ
れぞれ異なるオプシヨンの組合せ構成例を示し、各図中
の破線矢印は紙の搬送方向を示している。

（Ａ）は基本構成であり、レーザプリンタ本体（LP本
体）１と、上給紙カセツト２及び下給紙カセツト３と、
上排紙用の標準排紙ユニツト４と、封筒等の腰の強い紙
を排紙するための後排紙トレイ５とによつて構成されて
いる。

（Ｂ）はこのシステムに、両面プリントを行なうため
の両面ユニツト６を加えたものである。

（Ｃ）は（Ａ）のシステムに大量給紙ユニツト（LCI
T）７を加えると共に、標準排紙ユニツト４に代えて、
上下二段の排紙部8A,8Bを有する大量排紙ユニツト（LCO
T）８を装着したものである。

（Ｄ）は（Ｃ）のシステムに、さらに両面ユニツト６
を加えたものである。

（Ｅ）は（Ｃ）のシステムの大量排紙ユニツト８に代
えて、８個のビン（＃１〜＃８）を備えたメイルボツク
ス（MB）９を装着したものである。

（Ｆ）は（Ｅ）のシステムに、さらに両面ユニツト６
を加えたものである。

このように、このレーザプリンタ・システムは、オプ
シヨンである両面ユニツト6,大量給紙ユニツト7,大量排
紙ユニツト8,及びびメイルボツクス９の選択により、多
様なシステム構成を得ることができる。なお、レーザプ
リンタ本体１及び各オプシヨンユニツトの詳細について
は後述する。

外観及び機構部 第２図は第１図（Ｄ）のシステムの外観例を示す斜視
図であり、第１図と対応する部分には同一の符号を付し
てある。

なお、10は大量給紙ユニツト７の一部と第１図におけ
る両面ユニツト６とを内蔵するテーブルである。11はレ
ーザプリンタ本体１の上部に設けた操作表示パネルであ
り、その詳細は第４図によつて後述する。

12,13はフオントカートリツジで、それぞれ異なる文
字種のフオントデータを格納したRAMあるいはROMを内蔵
している。

14はエミユレーシヨンカードで、これをレーザプリン
タ本体１に挿入することにより、ホストの種類に応じた
エミユレーシヨン機能を発揮させて、ドツトプリンタや
デージホイールプリンタ等と同様に動作させることもで
きる。

次、第３図によつてこのシステムの内部機構の概略を
説明する。

レーザプリンタ本体１内には、上下２個の給紙コロ1
9,20と二対の給紙ローラ21,22と一対のレジストローラ2
3と搬送ベルト24と送出ローラ25と後排紙ローラ26,上搬
送ローラ27,下搬送ローラ28,及び多数のガイド板等によ
つてペーパ搬送路が形成されている。

そのレジストローラ23と搬送ベルト24との間の搬送路
の上側にOPC感光体ドラム29が回転可能に設けられ、下
側に転写チヤージヤ30が配設されており、搬送ベルト24
と送出ローラ25との間に定着器31が、送出ローラ25と後
排紙ローラ26との間に一対のペーパ進路変更爪32,33が
それぞれ設けられている。

感光体ドラム29の周囲には、さらに帯電チヤージヤ
（メインチヤージヤ）34,現像ユニツト35,クリーニング
ユニツト36,除電用LED37が配設されている。

そして、現像ユニツト35は現像モータ38及びトナーカ
ートリツジ39及びクリーニングユニツト36と共に引出し
18に装着されている。

これらの上部に、ここでは図示されていない半導体レ
ーザからのレーザ光を反射して走査するポリゴンミラー
（回転多面鏡）44とｆθレンズ45,第１ミラー47,第２ミ
ラー46,及び防塵ガラス48等を備えたレーザ書込みユニ
ツト40が配設されている。このレーザ書込みユニツト40
の詳細については後述する。

さらにその上方に、プリントエンジン基板51と２枚の
インタフエース・コントローラ（以下「IFC」と略称す
る）基板52を内蔵したプリント回路基板（以下「PCB」
と略称する）ラツク53を設置している。

また、54はPCBパツクフアン,55はメインフアン,56は
オゾンフアンである。

一方、ペーパ搬送路の下側には、感光体ドラム29や各
ローラ等を回転駆動するためのメインモータ57と、電源
ユニツト58及び各チヤージヤに高電圧を印加するための
高圧電源ユニツト59等が配設されている。

上給紙カセツト２及び下給紙カセツト３は、それぞれ
このレーザプリンタ本体１に着脱自在であり、後排紙ト
レイ５は不使用時には図示のように格納され、使用時に
は軸5aを支点として矢示方向に回動させて、後方へ延設
させる。

なお、60はレジストセンサ,61は定着出口センサであ
る。

次に、テーブル10内には、反転用搬送路65及び待機用
搬送路66と、ペーパ進路変更爪67と、３組のクラツチ付
き搬送ローラ68,69,70と、両面入口センサ71及び両面出
口センサ72,両面用ドライブモータ73等からなる両面ユ
ニツト（DPX）６を内蔵し、さらに大量給紙ユニツト（L
CIT）７からのペーパを給紙するための給紙コロ74及び
給紙ローラ75,両面ユニツトと共用の給紙ローラ76,及び
LCITドライブモータ77等も内蔵している。

なお、大量給紙ユニツト７内には、図示を省略してい
るが、収納したペーパを昇降するための機構及びその駆
動用モータ等が内蔵されている。

一方、大量排紙ユニツト（LCOT）８には、搬送ローラ
80と、ペーパ進路変更爪81と、上段排紙ローラ82及び下
段排紙ローラ83と、上段排紙トレイ84及び下段排紙トレ
イ85と、図示は省略しているが、２段の排紙トレイ84,8
5をそれぞれ幅方向に移動させて排紙位置をずらせるた
めの機構とその駆動用モータ（ジョブセパレーシヨン・
モータ）や、各種センサ及びスイツチ等も設けられてい
る。

このレーザプリンタシステムの制御系については後で
詳細に説明するが、図示しないコンピユータ，ワークス
テーシヨン，ワードプロセツサ等のホストからの画像デ
ータ等をIFC基板52を介してプリントエンジン基板51へ
入力して処理し、給紙経路及び排紙経路を選択した後、
プリントスタート・リクエスト信号によりプリント動作
を開始する。

プリントシーケンスが開始されると、所定のタイミン
グで給紙コロ19,20,74のいずれかを駆動して、上給紙カ
セツト2,下給紙カセツト3,あるいはLCIT7のいずれか選
択されたものから給紙を開始し、給紙ローラ21,22,75の
いずれかによつてペーパを給送し、レジストローラ23に
突き当てた状態で一時停止させる。

一方、感光体ドラム29は第３図の矢示方向へ回転し、
帯電部チヤージヤ34によつて帯電された表面に、レーザ
書込みユニツト40によつて画像データに応じて変調され
たレーザビームをドラム軸方向に主走査しながら照射し
て露光し、潜像を形成する。

その潜像を現像ユニツト35からのトナーによつて現像
し、レジストローラ23によつて所定のタイミングで給送
されるペーパに、転写チヤージヤ30によつて転写する。

その転写されたペーパを感光体ドラム29から剥離し
て、搬送ベルト24によつて定着部31へ搬送し、定着器31
で加熱定着した後送出ローラ25によつて排紙部へ送出す
る。

その際、ペーパ進路変更爪32,33,81の回動位置によつ
てペーパの進路を選択して、大量排紙ユニツト８の上段
排紙トレイ84,下段排紙トレイ85,あるいは後排紙トレイ
５のいずれかに排紙する。

なお、通常は大量排紙ユニツト８のいずれかのトレイ
が選択されて、プリントされたペーパはフエースダウン
排紙されるが、封筒や葉書などの腰の強い紙を使用する
場合等、特別な場合に後排紙トレイ５が選択される。

但し、後排紙トレイ５が第３図の矢示方向に回動し
て、後排紙ローラ26による排紙が可能な状態になつてい
ない時には、後排紙トレイ５を選択することはできな
い。

両面印刷が選択されている時には、片面にプリントさ
れたペーパは下搬送ローラ28によつてテーブル10内の両
面ユニツト６に送り込まれる。

そして、まず反転用搬送路65に送り込まれた後、搬送
方向を逆転して待機用搬送路66へ搬送されて待機し、所
定のタイミングで給紙ローラ76によつて本体１へ送りこ
まれて、前述と同様にして他方の面にプリントされ、そ
の後いずれかの排紙トレイに排紙される。

操作表示パネル 第２図の操作表示パネルの詳細を第４図に示す。

120はインジケータであり、それぞれLED（発光ダイオ
ード）の点灯によつて表示される絵文字121〜129とLCD
（液晶）デイスプレイ130とオンライン／オフライン選
択スイツチ131を有する。

121はIFC等のエラー,122はジヤム発生,123は感光体寿
命,124はトナー不足,125はペーパエンド,126は画像デー
タ有り,127はオンライン／オフライン,128はウオーミン
グアツプ中,129は電源オンをそれぞれ表示する絵文字で
ある。

LCDデイスプレイ130は、例えば２ライン×32文字のキ
ヤラクタデイスプレイで、各絵文字により表示の補足説
明（必要な場合のみ）や、その他各種のメツセージを表
示することができる。

132はこのLCDデイスプレイ130の輝度調整用つまみで
ある。133はフオームフイード・スイツチで、画像デー
タ有りの絵文字126が点灯している時にこのスイツチを
押すと、内部のデータをプリントして排紙する。

134はテストスイツチで、このスイツチを押すとこの
レーザプリンタ・システムをテスト動作させることがで
きる。135はシフトスイツチ,136は給排選択スイツチで
あり、このスイツチ136のみを押すと給紙カセツトを選
択することができ、上給紙カセツトを選択すると上のLE
D137が点灯し、下給紙カセツト３を選択すると下のLED1
38が点灯する。

一方、シフトスイツチ135を押しながら給排紙選択ス
イツチ136を押すと大量排紙ユニツト８の排紙トレイを
選択することができ、上段排紙トレイ8Aを選択すると上
のLED137が点灯し、下段排紙トレイ8Bを選択すると下の
LED138が点灯する。

139はフオント等選択スイツチであり、このスイツチ1
39のみを押すと印字する文字のフオントを選択すること
ができ、シフトスイツチ135を押しながらこのスイツチ1
39を押すと紙の幅方向に沿つて文字が整列するモードと
紙の長手方向に沿つて文字が整列するモードのいずれか
を選択することができる。

140は給排紙・ジヤム表示部であり、このシステムの
概略図形と、給排紙の選択状況及びペーパエンド又はオ
ーバフローを表示する多色発光のLEDA〜Ｆと、ジヤム発
生位置を表示する赤色発光のLEDG〜Ｐからなる。

LEDA,B,Cは、それぞれ上給紙カセツト2,下給紙カセツ
ト3,大量給紙ユニツト７が接続されていて選択された時
に緑色に点灯し、ペーパエンドになると赤色に点灯す
る。一方、LEDD,E,Fは、それぞれ大量排紙ユニツト８の
上段排紙カセツト8A,:下段排紙ユニツト8B,後排紙トレ
イ５が接続されていて選択された時に緑色に点灯し、オ
ーバフローになると赤色に点灯する。

LEDG〜Ｐが点灯するジヤム発生位置は次のとおりであ
る。

G:上給紙ジヤム H:下給紙ジヤム I:搬送ジヤム J:定着ジヤム K:LCOT上段排紙ジヤム L:LCOT下段排紙ジヤム M:LCIT給紙ジヤム N:DPX入口ジヤム P:DPX出口ジヤム レーザ書込みユニツトとその制御 第３図のレーザ書込みユニツト40における光学系の構
成を第５図に示す。

半導体レーザ41からのレーザ光は図示しないコリメー
タレンズによつて平行光束化され、シリンドリカルレン
ズ42及び1/2波長板43を介して波形整形され、回転多面
鏡（ポリゴンミラー）44に入射する。

回転多面鏡44によつて反射されたレーザビームはｆθ
レンズ45を透過し、回転多面鏡44の矢示方向の回転と共
に偏向して、第３図の第１ミラー46及び第２ミラー47で
反射され、さらに防塵ガラス48を通過した後に誘電性の
感光体ドラム29を光走査する。

ｆθレンズ45は、レーザ光の主走査方向についての感
光体面上での走査速度を一定にするための補正レンズで
ある。ｆθレンズ45はまた、回転多面鏡の面倒れ補正を
も行なう。

さて、各レーザビームにより主走査を行なう上で、感
光体ドラム29の近傍にシリンドリカルレンズ49と、光検
出素子としてのフオトデイテクタ50、すなわち同期位置
検出センサが配備され、主走査の開始に先立つてレーザ
ビームを受けるようになつている。

第６図は、同期信号DETPの発生回路であり、レーザビ
ームを受けたフオトデイテクタ50の出力をトランジスタ
TRで増幅し、コンパレータCMPで波形整形して、同期信
号DETPを出力するようになつている。

第７図は書込み制御回路であり、その各部の信号波形
を第８図に示す。

発振器101は、書込み同期精度1/Nドツトに応じて、書
込み同期クロツクWCLKのＮ倍のクロツクCLKNを出力す
る。このクロツクCLKNは分周器102によつて1/Nに分周さ
れ、同期クロツクWCLKの基本クロツクCLKDを出力する。

また、この基本クロツクCLKDはシフトレジスタ103に
入力される。シフトレジスタ103は、クロツクCLKNの周
期分だけ互いに位相がずれ、基本クロツクCLKDと同周期
のＮ個のクロツクCLKR−Ａ〜CLKR−Ｄを出力する。

ラツチアンドデータセレクタ104はフオトデイテクタ5
0によるレーザビーム検出信号を波形整形した信号、す
なわち同期検知信号DETPの入力位相に同期したクロツク
を、上記クロツクCLKR−Ａ〜CLTR−Ｄのうちから選択
し、信号WCLKを出力する。信号WCLKは書込み同期クロツ
クであるが、常に1/Nドツトの精度で位相補正されてい
る。

この信号WCLKはまた、主走査方向の書込み領域の基準
クロツクとなる。

半導体レーザ41に対する変調信号VIDEOは、同期検知
用カウンタ105の出力によりＳ−RFF106の出力DSYNCが真
となつて信号VIDEOが真となり、半導体レーザ41は点灯
している。

この状態で、フオトデイテクタ50によりレーザビーム
が検出されると、信号DETPが真となり、これに同期して
信号WCLKが発生する。

信号DETPはまた、同期検知用カウンタ105に初期値を
ロードさせ、再度カウントを開始させるとともに、Ｓ−
RFF106をリセツトしてDSYNCを偽とする。これにより信
号VIDEOが偽となり、半導体レーザは消灯する。

信号DETPはまた、書込み開始同期信号LSYNC,書込み領
域信号LGATE、書込み領域外レーザ光設定信号ERASEを夫
々作り出すためのカウンタ107〜109を初期化する。な
お、110〜112はＪ−KFF,113はＤ−FFである。

カウンタ107,108,109は、夫々信号WCLKをクロツク入
力としてカウントを開始する。

信号ERASEは変調信号VIDEOを強制的にオフにして、書
込領域外で感光体ドラム29に不要な光が照射されるのを
防止する信号である。

信号ERASEが真になると、しばらくして信号LSYNCがｋ
クロツク分だけ真となる。この信号LSYNCは、IFC52に書
込みデータ転送開始を促すための信号である。信号LSYN
Cが偽となつた後ｌクロツク分遅れて信号LGATEが真とな
る。

信号LGATEは書込み領域信号であり、書込エリア分だ
け真となつており、IFC52からの書込みデータを受け入
れられるようになつている。

例えば、分解能1/300″で書込み領域が８″であると
き、2400WCLKだけ真となつている。

信号LGATEが真の間は、書込みデータWDATAは有効とな
つて、信号WCLKで同期をとつた信号WDATA′により変調
信号VIDEOが変化する。

従つて、書込みデータWDATAのデータそのものによ
り、光ビームはオン／オフされて有効な画像が得られる
ことになる。

信号LGATEが偽となると共に、信号ERASEにより、信号
VIDEOは偽となつて半導体レーザは消灯する。

信号ERASEが偽となることによりラツチアンドデータ
セレクタ104がクリアされ、信号WCLKはオフとなる。

その後、カウンタ105の出力が真となり、信号DSYNCが
真となり、信号VIDEOは再び真となる。そして、次のス
キヤンニングの同期検知を行うために半導体レーザが点
灯する。

このようにして、前述と同様の書込みプロセスが繰返
される。

制御系のシステム構成 第９図はこの実施例の制御系の接続関係を示すシステ
ムブロツク図である。

レーザプリンタ本体１内の電源ユニツト58とプリント
エンジンPCB51,インタフエース・コントローラ（IFC）P
CB52,定着器31のヒータとフアン54〜56,テーブル10内の
両面ユニツト６及び大量給紙ユニツト７を制御するため
のDPX＆LCIT・PCB91,メイルボツクス９を装着した場合
にはメイルボツクス（MB）ユニツト92を制御するための
MB・PCB93とを、それぞれ電源線94A,94B,94C,94D,94Eに
よつて直接接続している。

さらに、プリントエンジンPCB51とプリントエンジン
（PE）ユニツト（第３図の各機構部を含む）90との間及
びIFC・PCB52との間をそれぞれ電源線と信号線を含む接
続線95A,95Bによつて接続し、標準排紙ユニツト４を装
着した場合にはそれとの間、大量排紙ユニツト（LCOT）
８を装着した場合にはそれとの間も、それぞれ電源線と
信号線を含む接続線95C,95Dによつて接続する。

また、プリントエンジンPCB51とDPX＆LCIT・PCB91,MB
・PCB93,操作表示パネルPCB94との間を、それぞれ２本
の送受信用オプチカルフアイバ・ケーブル96A,96B,96C
によつて接続しており、これらの間では光通信によつて
信号の授受を行なう。

そして、IFC・PCB52を接続ケーブル97によつて、コン
ピユータやワードプロセツサ等のホストシステムに接続
し、この接続ケーブル97から画像データ等のデータを入
力する。

なお、操作表示パネルPCB94にも、図示しない電源線
を介して電源ユニツト58,プリントエンジンPCB51,ある
いはIFC・PCB52から給電される。

プリントエンジンPCB51,IFC・PCB52,LCOT8,DPX＆LCIT
・PCB91,MB・PCB93,及び操作表示パネル・PCB94には、
それぞれの各部の制御を統括するマイクロコンピユータ
を備えている。

第10図はプリントエンジンPCB51等の内部構成をも示
すシステムブロツク図であり、第９図と対応する部分に
は同一の符号を付してある。

プリントエンジンPCB51は、水晶発振子141を外付けし
たワンチツプのマイクロコンピユータ（以下「CPU」と
略称する）142,アドレスラツチ回路143,プログラムメモ
リであるROM144,データメモリであるＳ−RAM145,拡張I/
O146,ドライバ・レシーバ147,入出力バツフア148,ビデ
オコントロール回路149,及び通信制御用インタフエース
回路150を備えている。

CPU142は、発振器及びタイマやカウンタ等を内蔵し、
IFC・PCB52との間で信号の授受を行なうと共に、例えば
第７図に示した書込み制御回路の機能を果たすビデオコ
ントロール回路149を制御して、この回路によつてIFC・
PCB52から画像データ（WDATA）を入力し、書込み用の各
種制御信号をIFC・PCB52へ出力させると共に、変調信号
VIDEOを後述する半導体レーザ駆動回路へ出力させる。

また、このCPU142は、拡張I/O146,ドライバ・レシー
バ147,入出力バツフア148,及び接続線95A,95Dを介し
て、プリントエンジン・ユニツト90及びLCOTユニツト８
を制御する。

さらに、通信制御用インタフエース回路150を介し
て、DPX＆LCIT・PCB91,MB・PCB93,及び操作表示パネルP
CB94とオプチカルフアイバ・ケーブル96A,96B,96Cによ
つてそれぞれ接続され、それらとの間で光通信により信
号の授受を行なう。

この通信制御用インタフエース回路150は新たに開発
されたものであり、例えばワンチツプの集積回路素子と
して構成されるが、その詳細は後述する。

DPX＆LCIT・PCB91は、の水晶発振子151を外付けしたC
PU152と入出力バツフア153を備え、信号線154,155を介
してDPXユニツト６及びLCITユニツトを制御する。

MB・PCB93も水晶発振子156を外付けしたCPU157と入出
力バツフア158を備え、信号線159を介してMBユニツト92
を制御する。

第11図は、デバイス分散制御型の例を示す第10図と同
様なシステムブロツク図であり、IFC・PCBと操作表示パ
ネルPCBは図示を省略している。

この場合は、プリントエンジン・ユニツト90のみを接
続線95AによつてプリントエンジンPCB51の入出力バツフ
ア148に接続している。

そして、各オプシヨンデバイスであるLCOTユニツト8,
DPXユニツト6,LCITユニツト７及びMBユニツト92には、
それらを個別に制御するためにそれぞれCPUと入出力バ
ツフアを備えたPCB（プリント回路基板）98,99,100,93
を設けており、それらを各々複線のオプチカルフアイバ
ー・ケーブル96F,96E,96D,96Bによつてプリントエンジ
ンPCB51に接続し、その内部の信号線を介して通信制御
用インタフエース回路150に接続している。

なお、LCOTユニツト８とMBユニツト92はいずれか一方
しか接続できないので、一方の光通信ラインを操作表示
パネルPCB94との通信用に使用することもできる。

オプチカルフアイバ・ケーブルとコネクタ これらの実施例においてオプチカルフアイバ・ケーブ
ル96A〜96Fとして使用される。２種類のコネクタ付複線
オプチカルフアイバ・ケーブルの例を第12図（イ）
（ロ）に示す。

第12図（イ）のオプチカルフアイバ・ケーブル96は短
距離用のもので、互いに離間した２本のプラスチツク製
オプチカルフアイバ96a,96bの両端にそれぞれ共通のオ
スコネクタ160を接続し、その各オスコネクタ160にはそ
れぞれ先端に一対のコンタクト部160a,160bを突出形成
しており、各オプチカルフアイバ96a,96bの両端面がそ
れぞれこのコンタクト部160a,160bに密着するようにな
つている。

第12図（ロ）のオプチカルフアイバ・ケーブル96′は
比較的長距離用のもので、中間部が互いに接着された２
本のプラスチツク製オプチカルフアイバ96a′,96b′の
両端にそれぞれ共通のオスコネクタ160を接続したもの
である。

第13図（イ）（ロ）は、上述のオスコネクタ160を挿
着するPCB側のメスコネクタの正面図と側面図である。

このメスコネクタ161には、オスコネクタ嵌入部161a
と、その奥にさらに一対のコンタクト部挿入孔161b,161
cが形成され、一方のコンタクト部挿入孔161bにはその
底面に電気→光変換素子である発光ダイオード（LED）1
62が配設され、他方のコンタクト部挿入孔161cにはその
底面に光→電気変換素子であるフオトトランジスタ163
が配設されている。

さらに、その奥には受光IC166が内蔵されており、そ
こから端子としてのピン〜が下方に突出している。
また、このピンと並んでLED162がアノードピンとカソ
ードピンも突出している。

164は、このメスコネクタ161をPCBの基板165に固設す
るための２本の結合用ポストである。

第14図（イ）はLED162とピンの関係を示し、
（ロ）は受光IC166の回路構成及びピン〜との関係
を示す。

受光IC166は、PD163による受光出力を増幅する増幅回
路167,波形整形回路168,出力トランジスタ169,及び定電
圧回路170からなり、ピンはアース（GND）端子，ピン
は信号出力（Vout）端子，ピンは直流電源（Vcc）
端子である。

このようなPCB側のメスコネクタ161に、第12図に示し
た複線オプチカルフアイバ・ケーブル96又は96′の両端
のオスコネクタ160をそれぞれ挿着すれば、２つのPCB間
を接続する光通信ラインを形成することができる。すな
わち、この送受信一体型のコネクタの結合により、送信
用と受信用の光通信ラインをワンタツチで同時に接続す
ることができる。

なお、オスコネクタ160の突起部160cとメスコネクタ1
61の溝部161dとによつて、このコネクタは逆挿入防止機
能をもつている。

また、オスコネクタ160のコンタクト部160a,160b及び
メスコネクタ161の挿入孔161b,161cを各々のハウジング
に対して非対称位置に配置することにより、発光，受光
側の逆挿入防止機能を持たせることもできる。

従来は、送信用と受信用に別個のコネクタを使用して
いたので、送信側と受信側を逆に接続する恐れがあつた
が、この実施例によればそのような恐れがなくなり、し
かもコネクタの個数が少なくてすむので安価になる。

各PCBへの負荷・センサ等の接続状態 次に、前述したこの発明の一実施例におけるプリント
エンジンPCBと他の各PCB間の接続及び各PCBとその各種
負荷及びセンサ等の接続状態について第15図及び第16図
によつて説明する。

まず、電源ユニツト58は、第15図に示すように商用の
交流電源174から給電された電圧を整流及び降圧して、V
_CC,V_LG1,V_LG2及びV_DRVの電圧を出力し、これらの出力電
圧をそれぞれプリントエンジンPCB51,IFC・PCB52,DPX＆
LCIT・PCB91及びMB・PCB93に給電する。なお、V_DRVの出
力電圧はインタロツクスイツチ175を介してプリントエ
ンジンPCB51へ供給している。

さらに、この電源ユニツト58内には電圧切換回路176
を有し、この回路を通してメインフアン55及びPCBパツ
クフアン54に、プリント中にはV_DRV,スタンバイ時にはV
_DRVよりも低いV_LG1の電圧を供給し、プリント中とスタ
ンバイ時でフアン速度を変えるようにしている。

また、プリントエンジンPCB51とDPX＆LCIT・PCB91,MB
・PCB93,及び操作表示パネル11との間は、前述のように
それぞれオプチカルフアイバ・ケーブル96A,96B,96Cに
よつて接続されている。

この接続は、第16図に示すようにプリントエンジンPC
B51内の通信制御用インタフエース回路（CCI）150の各
シリアルインタフエース・ポートSIFと、PCB91内のCPU1
52,PCB93内のCPU157及び操作表示パネルPCB94内の図示
しないCPUの各シリアルインタフエースポートSIFとの間
を、オプチカルフアイバ・ケーブルを介した光通信ライ
ンによつて接続することによりなされる。

そして、プリントエンジンPCB51には、第15図に示す
ように、プリントエンジン関係の負荷及びセンサ類とし
て次のようなものが接続されている。

定着器31のヒータコントロール用サイリスタ181,定着
温度検知用サーミスタ182,フロントカバー開放検知スイ
ツチ183,トツプカバー開放検知スイツチ184,サイドカバ
ー開放検知スイツチ185,メインモータ57の駆動回路186,
現像モータ38の駆動回路187,上給紙カセツト２の高さ制
御用モータ188,下給紙カセツト３の高さ制御用モータ18
9,上給紙カセツト内のペーパサイズセンサ190,下給紙カ
セツト内のペーパサイズセンサ191,上給紙カセツト内の
ペーパエンドセンサ192,下給紙カセツト内のペーパエン
ドセンサ193,帯電，転写，現像バイアス，及び分離の各
チヤージヤ34,30,35a,62にそれぞれ高電圧を供給する高
電圧ユニツト59,レジストセンサ60,定着出口センサ61,
ペーパ進路変更爪32,33の駆動用プランジヤ32P,33P,上
給紙用クラツチ194,下給紙用クラツチ195,レジスト用ク
ラツチ196,及び第３図のポリゴンミラー44を回転するポ
リゴンモータ197の駆動回路198が接続されている。

さらに、トータルカウンタ202,感光体ドラム交換スイ
ツチ203,トナーオーバフロー・センサ204,トナーエンド
・センサ205,除電用LED37,オフライン・テストモード・
スイツチ206,及びテスト開始スイツチ207も接続されて
いる。

また、プリントエンジンPCB51内には、第10図では省
略したが、CPU142によつてコントロールされるドラムカ
ウンタ（不揮発性メモリNVRAMまたはE²PROM）180と、半
導体レーザ41の発光パワーを制御するパワーコントロー
ル回路200が設けられており、レーザダイオードLDとモ
ニタ用フオトダイオードPDを有する半導体レーザ41の駆
動回路201が、直接及びパワーコントロール回路200を介
してビデオコントロール回路149に接続されている。

ビデオンコントロール回路149は、パワーコントロー
ル回路200により半導体レーザ駆動回路201によるレーザ
ダイオードLDの発光輝度をホトダイオードPDからのフイ
ードバツク信号を用いて一定に制御させつつ、画像デー
タに応じた変調信号VIDEOによつてレーザダイオードLD
を点滅させ、第５図乃至第８図によつて説明したよう
に、第３図のレーザ書込みユニツト40による感光体ドラ
ム29へのプリントデータの書込みを制御する。

なお、ポリゴンミラーからの反射光を書込み前に受光
するフオトデイテクタ50の検知信号を波形整形した同期
検知信号DETPもビデオコントロール回路149に入力し、
書込み開始時期を規制する。

さらに、このプリントエンジンPCB51には、大量排紙
ユニツト（LCOT）８内の各部品、すなわち各排紙トレイ
を左右に移動させるためのジヨブセパレーシヨン・モー
タ210,各排紙トレイの左右位置を検出するセンサ211,21
2,ペーパ進路変更爪81を駆動して上下の排紙トレイを選
択するためのプランジヤ81P,下段出口スイツチ213,上段
出口スイツチ214,上段及び下段排紙トレイのオーバフロ
ーセンサ215,216が接続されている（第15図参照）。

次に第16図に示すように、DPX＆LCIT・PCB91には、両
面搬送用のクラツチ219,両面ドライブモータ73,両面入
口センサ71,両面出口センサ72,ペーパ進路変更爪67を駆
動するためのプランジヤ67P,以下LCIT用の給紙クラツチ
220,ドライブモータ77,ペーパサイズセンサ221,ペーパ
スタツクの上下駆動用モータ222,カバーオープン・スイ
ツチ223,上限スイツチ224,下限スイツチ225,ペーパエン
ドセンサ226,トレイ下降用スイツチ227,及び両面部カバ
ーオープン・スイツチ228を接続している。

また、メイルボツクス（MB）PCB93には、搬送用モー
タ230,ピン紙無しセンサ231,ビンオーバフローセンサ23
2,メールボツクス入口センサ233,各ビンの選択用プラン
ジヤ234〜239,各ビンを左右に移動させるためのジヨブ
セパレーシヨン・モータ240,各ビンの左右位置を検出す
るための左端スイツチ241と右端スイツチ242を接続して
いる。

IFC・PCB52は、プリントエンジンPCB51内のCPU142及
びビデオコントロール回路149とそれぞれ多数の信号線
によつて接続されると共に、フオントカートリツジ12,1
3並びにエミユレーシヨンカード14にも接続される。ま
た、操作表示パネルPCB94にVccの電圧を供給する。

通信制御用インタフエース回路の詳細 従来、CPUとの通信用に使われている回路は、内部デ
ータバスを使用しているため、各チヤンネル又は内部レ
ジスタが選択されてリード信号又はライト信号がアクテ
イブとなつた後に、実際にデータが入出力する迄の遅延
時間が長かつた。

すなわち、リード信号がアクテイブになつて、各チヤ
ンネル又は内部レジスタがハイインピーダンス状態から
データを出力するまでのセツトアツプタイム、またはラ
イト信号がアクテイブとなつて、各チヤンネル又は内部
レジスタがハイインピーダンス状態からデータ入力可能
状態となるまでのセツトアツプタイムの影響で遅延時間
が長かつた。

そのため、CPUとのデータの授受の時間が長く必要と
なり、したがつて応答速度が遅く、バスライン上での使
用周波数を高くできないという欠点があつた。

この発明の前述した実施例に使用する通信制御用イン
タフエース回路150は、内部にデータバスを使用せず、
全て入出力線に分けることにより遅延時間を大幅に短縮
している。

その概略構成を第17図にブロツク回路図で示し、その
リードタイミングを第18図にタイミングチヤートで示
す。

この通信制御用インタフエース回路（以下「CCI回
路」ともいう）は、第17図に示すように、CPUとの間で
データD₀〜D₇の入出力も行なうデータバスバツフア250,
アドレスデータ及び各種制御信号を入力するアドレスデ
コーダ251,内部レジスタ（動作制御部を含む）252,送受
信速度を決めるクロツク信号を発生するボーレートジエ
ネレータ254と、各チヤンネルＡ〜Ｄのパラレル／シリ
アル相互変換回路を含む送受信ブロツク255〜258等によ
つて構成されている。

そして、CPUからのデータはバスバツフア250から直接
各チヤンネルの送受信ブロツク255〜258へ、アドレスデ
ータ及び各種制御信号はアドレスデコーダ251から直接
内部レジスタとマルチプレクサ253へそれぞれ送られ、
各送受信ブロツク255〜258による受信データは、マルチ
プレクサ253のみを介してバスバツフア250を通してCPU
へ転送されるようになつている。そのため、外部バスか
ら内部迄の信号遅延時間は殆どない（デコード遅延時間
のみ）。

また、各送受信ブロツク255〜258や内部レジスタ252
の内容（データ）は常にマルチプレクサ253に入力され
ており、リード信号RDのアクテイブからデータ出力迄の
遅延時間は、マルチプレクサ253内のゲート遅延時間の
みである（第18図参照）。ライトタイミングについても
同様である。

したがつて、従来の回路よりリード，ライトとも遅延
時間が短かくなり、CPUとの間で高周波でのデータの授
受を行なうことができる。

第19図は、このCCI回路の具体例を示すブロツク図で
あり、第17図と対応する部分には同一の符号を付してあ
る。

250はデータバスバツフアであり、外部（CPU）との接
続は３ステイト状態をとるが、内部に対しては、入出力
分離して接続している。

CPUからのコントロールデータ及び送信データは、ポ
ートDPRTを経て、各送受信ブロツク255〜258及び第17図
の内部レジスタ252に相当する各内部レジスタ（インス
トラクシヨンレジスタ）INST1〜INST3及びINST45へ殆ど
遅延時間なく伝送される（DPRT出力のINDATA信号）。

また各内部レジスタのデータ及び受信データは、マル
チプレクサ253で選択されてOUTDATA信号となつてデータ
バスバツフア250経由でCPUに出力される。

CPUへの出力も、マルチプレクサ253でのデータセレク
トの遅延時間だけなので、リード信号に対するデータ
（D₀〜D₇）の遅れは殆ど無い。

CPUからの入力データは、先ずC/信号によつて内部
レジスタ252へ書込むコントロールデータか、各送受信
ブロツク255〜258へ書込む送信データかを区別される。

さらに、アドレス信号A₁〜A₃によつて、どの内部レジ
スタか、あるいはどの送受信ブロツクかが選択される。

アドレスデコーダ251は、コントロール／データ信号C
/及びアドレス信号A₁〜A₃によつて決められる内部レ
ジスタあるいは送受信ブロツクを選択し、チツプセレク
ト信号▲▼がアクテイブとなり、さらに書込み信号
▲▼がアクテイブとなつた時に、LADRS信号あるい
はSELRG信号をアクテイブとする。

各内部レジスタINST1〜INST45はセレクト信号SEL1〜S
EL3及びSEL45のいづれかがアクテイブとなつた時に、対
応するレジスタの内部入力ゲートが開かれ、CPUからの
入力データINDATAを取り込む。

一方、データが送信データである場合（C/が“L"の
時）は、デコーダの出力LADRSは一旦ポートセレクタPRT
SELを経由して、「論理アドレス→物理アドレス」に変
換されて、SELPT信号となつて各送受信ブロツク255〜25
8へ入力される。

各送受信ブロツク255〜258は、SELPT信号のSELA〜SEL
Dのいづれかがアクテイブとなつた時に、ブロツクの内
部入力ゲートを開いてデータを取り込む。

CPUへデータを出力する場合は、マルチプレクサ253に
よつて必要なデータが選択される。

先ず内部レジスタ252の内容を出力する場合は、C/
が“H"となつている時であるが、アドレス信号A₁〜A₃に
よつて決められる内部レジスタをアドレスデコーダ251
が選択し▲▼，▲▼信号のアクテイブによりSE
LDATA信号がアクテイブとなり、マルチプレクサ253内の
ゲートが開かれてI1DATA〜I45DATA,S1DATA〜S2DATAのい
づれかを出力データOUTDATAとしてデータバスバツフア2
50経由でCPUへ出力する。

また、各送受信ブロツク255〜258の受信データを出力
する場合は、C/が“L"となつている時であるが、アド
レス信号A₁〜A₃によつて決められる論理ポートをアドレ
スデコーダ251が選択し、さらにポートセレクタPRTSEL
で「論理ポート→物理ポート」に交換されて、各物理ポ
ートの内部出力ゲートが開かれ、アクテイブとなつた物
理ポートのデータがマルチプレクサ253へ出力される。

さらに、▲▼及び▲▼がアクテイブとなつた
ところで、アドレスデコーダの出力信号SELDATAがアク
テイブとなり、マルチプレクサ253は各送受信ブロツク2
55〜258からのデータRADATA〜RDDATAのいづれかを選択
して、出力データOUTDATAとしてデータバスバツフア250
経由でCPUへ出力する。

なお、内部レジスタ252には、２個のステータスレジ
スタSTAT1,STAT2を有している。ボーレートジエネレー
タ254は送受信クロツク発生器である。さらに、259はレ
デイ信号出力部,260は送受信号許可／禁止信号出力部で
ある。

次に、内部レジスタ以下「インストラクシヨンレジス
タ」という）について説明する。

インストラクシヨンレジスタINST1は、各送受信ポー
トのレシーブレデイ，トランスミツトレデイに関して、
CPUへの割込線▲▼，▲▼を
アクテイブにするかどうかを管理するレジスタである。

CPUから各論理ポートについてレデイのマスク／非マ
スクについてのデータを受け取ると共に、インストラク
シヨンレジスタINST3より「論理物理ポート」アサイ
ンデータLPASNを受け取り、各物理ポートのマスク／非
マスクデータMASKをレデイ信号出力部259へ送る。

なお、レデイ信号出力部259では、各送受信ブロツク2
55〜258の実際のレデイ／ビジー状態データ（READY）を
受け取り、MASKデータと対比して参照した上で、CPUへ
の割込み信号▲▼及び▲▼を
出力する。

インストラクシヨンレジスタ１の内容は、I1DATA〜OU
TDATA経由でCPUが読み取る事も可能である。

インストラクシヨンレジスタINST2は、各送受信ポー
トのエラーフラグ及びこのCCI回路全体をイニシヤルリ
セツトするレジスタである。

CPUからデータを受け取ると共に、インストラクシヨ
ンレジスタINST3よりLPASNデータを受け取つて、各送受
信ブロツク255〜258へエラーリセツト信号CLEARを出力
する。

図示していないが、このレジスタからは全ての内部レ
ジスタ及び送受信ブロツクへイニシヤルリセツト信号が
出力される。

インストラクシヨンレジスタINST3は、論理ポートと
物理ポートとの対応を管理するレジスタである。

第20図に、このインストラクシヨンレジスタINST3の
回路図を示す。

D₀〜D₇へはCPUから次のようなコントロールデータIND
ATAが入力される。

D₇,D₆は論理ポートＡをどの物理ポートに対応させるか D₅,D₄は 〃 Ｂ 〃 D₃,D₂は 〃 Ｃ 〃 D₁,D₀は 〃 Ｄ 〃 信号WINS3がアクテイブとなつた時に、内部のデータ
ラツチ261〜268によつてCPUからのデータINDATAを取り
込む。各データラツチ261〜268の出力は各デコーダ271
〜274へ入力される。この各デコーダ271〜274によつ
て、たとえば論理ポートＡについてはLAPA〜LAPDのいづ
れかがアクテイブとなつて論理ポートとの対応付けが成
される。

例えば、論理ポートと物理ポートを （論理ポート）ＡＢ（物理ポート） ＢＤ ＣＡ ＤＣ と対応付けたい場合、CPUからの入力データ（INDATA）
は次のようになり、 D₇ D₆ D₅ D₄ D₃ D₂ D₁ D₀ １ ０ ０ ０ １ １ ０ １ インストラクシヨンレジスタINST3からの出力（LPAS
N）は、次のようになる。

デコーダ274 LAPA ０ LAPB １ LAPC ０ LAPD ０ デコーダ273 LBPA ０ LBPB ０ LBPC ０ LBPD １ デコーダ272 LCPA １ LCPB ０ LCPC ０ LCPD ０ デコーダ271 LDPA ０ LDPB ０ LDPC １ LDPD ０ インストラクシヨンレジスタINST45は、第19図におい
て２個のインストラクシヨンレジスタ（INST4とINST5）
をまとめて図示したものである。

そしてこのレジスタは、各送受信ブロツク255〜258の
通信許可／禁止の管理と、通信速度（ボーレート）を決
めるための分周比の管理とを行なつている。

外部からの入力信号中、信号▲▼〜▲
▼は分周比の設定をハード線で行なうかどう
かを指示する信号あり、“L"アクテイブである。

この両信号が“H"である時は、通信速度はCPUからの
入力データINDATAによつて設定され、D₀〜D₂またはD₄〜
D₆のデータが内部のデータラツチによつて取り込まれ、
決定された分周比データDVDがボーレートジエネレータ2
54（送受信クロツク発生器）へ出力される。

なお、データラツチのデータ取込みは、アドレスデコ
ーダ251からのセレクト信号SEL45に同期する。

信号▲▼〜▲▼が“L"でア
クテイブである時は、CPUからのデータの内容に無関係
に外部からの入力信号DVRA0〜DVRA2,DVRB0〜DVRB2,DVRC
0〜DVRC2,DVRD0〜DVRD2によつて、対応するポートの分
周比が決定される。

このように、ポーレートジエネレータ256による基準
クロツクの分周比は、CPUからも外部信号からも設定で
き、各ポート（チヤンネル）Ａ〜Ｄの通信速度（ボーレ
ート）を自由に設定する事できる。

ここで、DVR＊2,DVR＊1,DVR＊０（＊は各ポートに対
応するＡ〜Ｄ）の“L"“H"と基準クロツクCLOCK（14.74
56MHzとする）に対する分周比及びボーレートの例を示
す。

DVR*2 DVR*1 DVR*0 分周比 ボーレート Ｌ Ｌ Ｌ 1/24×1 614.4KHz Ｌ Ｌ Ｈ 1/24×1/2 307.2KHz Ｌ Ｈ Ｌ 1/24×1/4 153.6KHz Ｌ Ｈ Ｈ 1/24×1/8 76.8KHz Ｈ Ｌ Ｌ 1/24×1/16 38.4KHz Ｈ Ｌ Ｈ 1/24×1/32 19.2KHz Ｈ Ｈ Ｌ 1/24×1/64 9.6KHz Ｈ Ｈ Ｈ 1/24×1/128 4.8KHz CPUからの入力データINDATAには各々論理ポートＡ〜
Ｄを通信許可／禁止状態にするビツトが含まれており、
やはりこれもセレクト信号SEL45に同期してデータラツ
チされ、ENBL信号として送受信許可／禁止信号出力部26
0へ出力される。

それによつて、送受信許可／禁止信号出力部260は、
インストラクシヨンレジスタINST3からのLPASNデータに
従つて実際の物理的各送受信ブロツク255〜258へ通信許
可／禁止信号ENBLPを出力する。

ここで、ボーレートジエネレータ254の機能について
もう少し説明を加える。

まず、外部からの基準クロツクCLOCKを複数のＴ−FF
によつて適当な値（例えば1/24）に分周し、そのクロツ
クCK₂₄をさらに７個のＴ−FFによつて1/128まで分周す
る。

この７個のＴ−FFの入出力クロツクを４個のマルチプ
レクサに入力し、CK₂₄/1〜CK₂₄/128の８種のクロツクの
うち、インストラクシヨンレジスタINST45からの分周比
データDVDによつて決定される１つのクロツクを選択し
て、例えば送受信ブロツク255に送信クロツク（TXA）と
してCLKAを出力する。

受信クロツク（RXA）についても同様であり、他の送
受信ブロツク256〜258へ送受信クロツクCLKB,CLKC,CLKD
も同様にして出力する。

次に、２つのステータスレジスタSTAT1,STAT2につい
て簡単に説明する。

１つは送受信のレデイレジスタであり、もう１つはエ
ラーステータスレジスタである。CPUはC/を“H"にし
てこれらのステータスレジスタの内容を読み出すことが
できるが、読み出し中はステータスの更新は禁止されて
いる。

なお、この２つのステータスレジスタの機能について
は、送受信ブロツクの説明をした後に説明する。

次に、送受信ブロツク255〜258によるシリアルポート
送信タイミングについて説明する。

第21図は、第19図の送受信ブロツク255〜258中の送信
ブロツクの具体例を示す回路図であり、第22図はそれに
よる送信時のタイムチヤートである。

以下、ポートＡを例にとつて説明する。

第21図でSELは第19図のポートセレクタからのポート
セレクト信号SELAである。WRTXBは、第19図には図示し
ていないが外部からの▲▼信号と等価である。さら
にENTXDB信号は送受信許可／禁止信号出力部260からの
ポートイネーブル／デイスエーブル（許可／禁止）のEN
A（許可）信号である。

WRTXB信号に同期して、送信バツフア275のD₀〜D₇にCP
Uから送信データINDATAが入力されると、WRTXB信号の立
上りで送信レデイ信号TXRDYがインアクテイブとなる。

その後、TXCクロツクによつてシフトレジスト276のLD
入力信号がアクテイブとなると、送信データは送信バツ
フア275からこのシフトレジスト276へ転送される。

この時点で、CPUからは再び送信バツフア275への送信
データの入力が可能となるので、LD信号の立下りと共
に、TXRDY信号はアクテイブとなる。

ここで、送信ブロツクはシフトレジスタ276からシリ
アル送信をTXD信号として送信開始するが、その送信途
中でもCPUからは次の送信データの入力が可能である。

TXDのシリアル送信開始と同時にTXBUSY信号がアクテ
イブとなつて、送信バツフア275からシフトレジスタ276
へのデータ転送を禁止する。

一方、シフトレジスタ276は、スタートビツト，デー
タビツトD₀,……，データビツトD₇,ストツプビツトの順
でTXCクロツクに同期して送信データをシリアル出力す
る。

なお、スタートビツト“L"とストツプビツト“H"は、
シフトレジスタ276で自動的に送信データに付加してい
る。

１送信データ（１スタートビツト＋８データ＋１スト
ツプビツト＝10）をカウントするビツトカウンタ277
は、スタートビツト送出から1/2TXCクロツクずれてカウ
ントを開始する。

このビツトカウンタの値が９になると次のTXCクロツ
クの立上りでこのビツトカウンタはリセツトされると共
に、TXBUSYが解除される。この時点で、送信バツフア27
5の内容はシフトレジスタ276への転送が可能となり、LD
信号がアクテイブとなる。

このようなシーケンスで、次々とシリアルデータの送
信が行なわれていく。

次に、送受信ブロツク255〜258によるシリアルポート
受信タイミングについて説明する。

第23図は、第19図の送受信ブロツク255〜258の中の受
信ブロツクの具体例を示す回路図であり、第24図はそれ
による受信時のタイムチヤートである。

なお、この例では受信クロツクRXCの作成部が受信ブ
ロツク内に入つているが、これは第19図のボーレートジ
エネレータ254に入つていても良い。

以下、ポートＡを例にとつて説明する。

先ず、外部からの受信データRXDが“H"から“L"に変
わつた所でNORゲート280よりスタートトリガパルスSTR
が発生する。

受信クロツク発生部281は、このスタートトリガパル
スSTRに位相を合わせて受信クロツクRXCを作り出す。ス
タートトリガパルスSTR発生後最初の受信クロツクRXCの
立上り時にNORゲート283よりエラースタートチエツクパ
ルスが発生する。

このパルスが発生した時点でRXD入力が‘L'つまりス
タートビツトを保つていれば、Ｄ−FF284の出力は“H"
となつて、スタートトリガパルスSTRの発生をネゲート
する。もしRXD入力が“H"であるならば、誤スタートビ
ツトであるとしてＤ−FF284の出力は“L"となり、次の
スタートトリガパルスSTRの発生準備をすると同時に、
ビツトカウンタ282をクリアする。

スタートトリガパルスSTR発生をネゲートされた状態
で、シフトレジスタ285はRXDからのシリアル入力データ
を取り込む。これは入力データビツトの中央（RXCのク
ロツクの立上り）でラツチされる。

また、ビツトカウンタ282もカウントスタートする。
ビツトカウンタ282の値が「９」となつてからRXC/2クロ
ツクの後ストロボ信号STBがインバータ287より発生す
る。このストロボ信号STBの立上りでシフトレジスタ285
内のシリアル入力データQ₀〜Q₇を受信バツフア286がラ
ツチして第19図のマルチプレクサ235に出力する。

ストロボ信号STBの立下りの時点でＤ−FF288はRXD入
力データを見て、ストツプビツトに相当するこのデータ
が“L"であれば、出力FRERRをアクテイブとしてフレー
ミングエラー発生を第19図のステータスレジスタSTAT2
に伝える。このFRERR信号はインストラクシヨンレジス
タINST2によつてリセツトされる迄エラー状態を保持す
る。

ストロボ信号STBの立下り後、NORゲート289はフレー
ムエンドパルスを発生し、Ｓ−RFF290をセツトしてRXRD
Y信号をアクテイブにする。このRXRDY信号は、ポートＡ
が選択されて受信バツフア286のデータをマルチプレク
サ253が読み込んだ時、つまりRD信号の立下りでクリア
される。

もしRXRDY信号が“H"つまりシフトレジスタ285に有効
なデータがある時にストロボ信号STBが発生した場合
は、受信データをCPUが読み込む前に次の受信データが
あつたということであり、Ｄ−FF291によりオーバラン
エラー信号OVRERRが出力される。

このOVRERR信号は、フレーミングエラーと同様に第19
図のインストラクシヨンレジスタINST2からリセツトさ
れる迄エラー状態を保持する。

もし、次のストロボ信号STBの発生前に受信バツフア2
86の内容がCPUに読み込まれれば、RXRDY信号はインアク
テイブとなつているのでエラーは発生しない。

ここで、第19図における２つのステータスレジスタST
AT1,STAT2の機能について説明する。

第21図の送信バツフア275が空のとき、つまり前のデ
ータがシフトレジスタ276に転送終了した時点でその送
受信ブロツクが転送レデイ状態となる。この時、ステイ
タスレジスタSTAT1のTXRDYフラグが“1"になる。また、
その送信ポートがノンマスクであれば、▲▼
線が“L"になる。

CPUがTXRDYフラグを読み出して、データバスライン経
由で送信バツフア275にデータを転送すると、TXRDYフラ
グは“0"に落ちる。但し、他のノンマスク送信ポートが
レデイであれば、▲▼線はアクテイブ状態を
継続する。

そして、送信バツフア275内のデータがシフトレジス
タ276に転送し終えると、TXRDYフラグは再び“1"にな
る。

また、第23図の受信バツフア286にデータが入力され
ると、レシーブ動作があつたとして、このステイタスレ
ジスタSTAT1内の対応するRXRDYフラグが“1"にセツトさ
れる。また、その受信ポートがノンマスクであれば、CP
Uへの▲▼線も“L"になる。

CPUが受信バツフア286内のデータを読み出すと、RXRD
Yフラグは“0"となるが、▲▼線は他のノン
マスク受信ポートの受信バツフア内にデータがある場合
は、アクテイブ状態を継続する。

このステイタスレジスタSTAT1は、インストラクシヨ
ンレジスタINST1のマスク／ノンマスクの影響を受けな
い。一方、インストラクシヨンレジスタINST45のENBL＊
フラグが“0"の送受信ポートのについては、このステイ
タスレジスタSTAT1のRXRDYフラグ,TXRDYフラグはいずれ
も“0"となる。

一方、ステイタスレジスタSTAT2は、送受信ブロツク2
55〜258における第23図の受信部で、各々のデータの終
わりで有効なストツプビツトが検出されない（ストツプ
ビツトが“L"）時、フレーミングエラーが発生したとし
て、このステイタスレジスタの対応するポートのFREビ
ツトが“1"にセツトされる。

また、受信バツフア286内にデータがまだ有る時に次
のデータを受信した時には、オーバランエラーが発生し
たとして、このステイタスレジスタSTAT2の対応するポ
ートのOVRビツトが“1"にセトされる。

フレーミングエラーもオーバランエラーも、発生した
時の動作はこれだけであり、特に積極的なエラーリカバ
リ動作は行なわない。また、FRE,OVRビツトは、共にイ
ンストラクシヨンレジスタのERSTビツトを“1"にするこ
とによりリセツトされる。

ここで、第19図に示した各レジスタINST1,INST2,INST
3,INST45（INST4,INST5）,STAT1及びSTAT2のレジスタマ
ツプを第25図に示す。

なお、INST4,5により設定されるボーレートは、全て
基準クロツクCLOCKの周波数×1/24×1/nであり、図中で
は1/nのみを示している。

以上説明した通信制御用インタフエース回路（CCI回
路）は、第19図に破線で囲んで示した回路を集積回路
（IC）化して一体的に形成し、第26図に示すようなワン
チツプの集積回路素子とすることもできる。

以下に、その集積回路素子化した実施例について記述
する。

このICには、前述のように非同期通信可能なシリアル
ポートが４つ内蔵されており、４チヤンネルシリアル制
御による全二重送受信可能であり、その転送レイトはハ
ードウエアとソフトウエアのどちらでも設定可能であ
る。また、４チヤンネルの論理アドレスと物理アドレス
の設定が自由である。

このICの各ピンの信号名とその機能を簡単に列記す
る。なお、信号名の後に示す（Ｉ）は入力，（Ｏ）は出
力，（I/O）は入出力をそれぞれ示す。

D₀〜D₇（I/O）：データバス 本ICとCPU間のコマンド，データ，及びステータスの
転送を使われる双方向の３ステートデータバス。

RESET（Ｉ）：リセツト信号 ローレベルでリセツト動作を行なう。

全ての内部レジスタ又は内部バツフアをクリア又はデ
フオルトする。

送信線TXDA〜TXDD出力をマーク状態（“H"）にする。

全ての送受信ポートをイネーブルにする。

TXRDY機,RXRDY線をアクテイブにする。

CS（Ｉ）：チツプセレクト信号 “L"の時に本ICとCPU間のデータ転送が可能になる。

WR（Ｉ）：ライトストローブ信号 この信号が“L"でCSが“L"のとき、データバスD₀〜D₇
上の内容が本ICに書き込まれる。

C/D（Ｉ）：コントロール／データ信号 WR,RDとともに、本ICに対してデータバス上の内容が
データかコントロールコード又はステータス情報である
かを知らせる。

H:コントロール又はステータス L:データ A₀〜A₂（Ｉ）：アドレス入力 送受信ポートを含めて本ICの内部レジスタを選択す
る。

RXRDY（Ｏ）：レシーブレデイ信号 本ICがデータを受信して、それを保持していることを
CPUに知らせるための信号である。

CLOCK（Ｉ）：外部クロツク入力 キャラクタ送受信用の基本クロツク信号である。

TXDA〜TXDD（Ｏ）：送信データ出力 チヤンネルＡ〜Ｄの送信部シリアルデータ出力であ
る。

RXDA〜RXDD（Ｉ）：受信データ入力 チヤンネルＡ〜Ｄの受信シリアルデータ出力である。

TXRDY（Ｏ）：トランスミツトレデイ信号 本ICがデータを送信可能な状態であることをCPUに知
らせるための信号である。

Vcc:電源入力 GND:0V電源（アース） なお、DIV＊EN,DVR＊2,DVR＊1,およびDVR＊０（＊は
Ａ〜Ｄ）については、既に説明したように分周比すなわ
ち転送レイトの設定方法の選択と外部設定入力である。

レーザプリンタ本体と付加装置との送受信 まず、付加装置（オプシヨン）の認識と接続先の特定
について、第27図のフローチヤートによつて説明する。

第10図におけるプリントエンジンPCB51内のCPU142
（以下「本体CPU」という）は、パワーオン（電源ON）
後、通信制御用インタフエース（CCI）回路150のインス
トラクシヨンレジスタINST3（第19図）に仮の論理ポー
トアサインデータ（アドレス）を書込む。

たとえば“11100100"と書込むと、論理ポートと物理
ポートが 論理ポート 物理ポート Ａ Ａ Ｂ Ｂ Ｃ Ｃ Ｄ Ｄ のように対応する。

また、本体CPU142からわざわざ書込まなくても、CCI
回路150のパワーオン後のデフオルト値を利用してもよ
い。

次に、論理ポートＡ〜Ｄを通じて各オプシヨンを初期
化すべくコマンドを送出する。全てのポートに対して初
期化指令を送出してしばらく経た後、各物理ポートに接
続されている付加装置の認識番号を問い合わせる要求コ
マンドを送出する。

今、「論理ポートＡ＝物理ポートＡ」となるように初
期設定したので、CPUから見たＡポートは物理的にもＡ
ポートである。

この時付加装置から応答が無い場合は、複数回（第27
図の例では２回）問い合わせを行なつてそれでも応答が
無い場合に「物理ポートＮ＝接続オプシヨン無し」とい
うデータを物理テーブルに書込む。

この本体CPUのメモリ（RAMエリア）内の物理テーブル
は、たとえば第28図に示すような構成となつている。

今、物理ポートＡ〜Ｄに対応する各オプシヨンからの
認識情報の返答が Ａ オプシヨン＃３（コード011） Ｂ オプシヨン＃１（コード001） Ｃ オプシヨン＃４（コード100） Ｄ 返答無し であつたとする。この時本体CPUのメモリ内の物理テー
ブルには “011001100000" というデータが書き込まれる。

一方、この本体CPUのメモリ（ROMエリア）内の論理テ
ーブルには、第29図に示すように、 “001010011100" というデータが存在していたとする。

これはつまり、本体CPUのメインプログラム上では、
各ポートＡ〜Ｄにそれぞれ次のオプシヨンが接続されて
いるとして扱つていることを示す。

ポートＡにはオプシヨン＃１ ポートＢにはオプシヨン＃２ ポートＣにはオプシヨン＃３ ポートＤにはオプシヨン＃４ 本体CPUは、物理テーブルに各物理ポート接続のオプ
シヨン認識番号を書き込んだ後に、物理テーブルと論理
テーブルを比較して、 論理ポート 物理ポート Ａ Ｂ Ｂ Ｄ Ｃ Ａ Ｄ Ｃ と対応付ければ、メインプログラム上で全く正常にオプ
シヨンとの送受信が行なえることを知る。

その結果、本体CPU142はICC回路52内のインストラク
シヨンレジスタINST3に “10001101" というデータを書込む。

この操作の後、CPU側から見ればあたかも ポートＡにオプシヨン＃１ ポートＣにオプシヨン＃３ ポートＤにオプシヨン＃４ が接続されているように取り扱うことが可能となる。ま
たポートＢには本来オプシヨン＃２が接続されるはずだ
が、現在は接続されていないことも知る。

そして、CPU142は外部コントローラ（IFC）52に対し
てオプシヨン構成、つまり現在オプシヨン＃1,＃3,＃４
が接続しているという情報を送出して、その後メインプ
ログラムに処理を移していく。

このように、各付加装置（LCIT,LCOT,MB,DPX等のオプ
シヨン・デバイス）は、それぞれ固有の認識情報（デバ
イスID）を持っており、それによつて本体CPUが各付加
装置の接続状態を認識することができる。

記録媒体識別番号の共有 この実施例では、記録媒体に識別番号を使用している
が、これは画像形成装置（この実施例ではレーザプリン
タ）本体が独自に付けるたとえば記録用紙の識別番号
（以下「ペーパーID」という）である。

これは、ペーパ上に記録される番号という意味ではな
く、インタフエースコントローラ（IFC）とプリントエ
ンジンと付加装置（オプシヨン）間で共有される仮想の
データである。

たとえば、レーザプリンタシステム内に最大６枚のペ
ーパが存在する場合があり得るとする。この時、最低で
１〜６のペーパIDを付けることができれば、IFC,プリン
トエンジン，オプシヨンは、各々現在どこにどの紙が存
在しているか知ることができる。

そこで、このペーパIDに４ビツトを割り当て、本体CP
Uが１〜Ｆまでの番号を循環的に割り付けるようにして
いる。たとえば、両面プリントをする場合でも、１枚の
用紙に対して１つのペーパIDが付けられる。

このようにすることにより、IFC52からのジヤムバツ
クアツプが容易になる。

たとえば、レーザプリンタ内で用紙がジヤムした場
合、これに記録された内容は失なわれてしまう。したが
つて、同一のデータを改めてプリントする必要がある。

ところが、従来はIFC52としては、どの紙に記録した
内容が失なわれてしまつたのかを直接知る手段が無く、
ジヤム位置の情報等からおおよその見当を付けて再度記
録データをプリントエンジンに送るという手段をとつて
いた。

ところがこれだと、再記録すべきデータの信用性に乏
しく、大きな欠点となつていた。

この実施例ではこの欠点を改善すべく、記録するべき
用紙に仮想のペーパIDを付けて、IFC,プリントエンジ
ン，オプシヨン間でこのデータを共有することにした。

それによつて、例えばジヤムが発生した場合、IFC52
はジヤムとしている用紙のペーパIDをプリントエンジン
51に問い合わせて、再記録すべきデータがどれであるか
を正確に知ることができる。

また、IFC52は記録開始する時点でプリントエンジン5
1より受け取るペーパIDと、排紙完了した時点でやはり
本体から受け取るペーパIDとを比較して、常に現時点で
システム全体内に入つている用紙のペーパIDを知ること
ができるので、ジヤムした時点でIFC52がジヤム紙を自
ら特定することも可能になる。

したがつて、IFCからのジヤムバツクアツププリント
が非常に容易になる。

また、このペーパIDをオプシヨンとも共有することに
よつて、本体CPU142の負荷を軽減することができる。

すなわち、給紙オプシヨン，排紙オプシヨンあるいは
両面プリントオプシヨン等のオプシヨンのうち、IFC52
から選択された通紙経路上にあるオプシヨンに対してペ
ーパーIDを送出した後、本体CPU142は本体１内にある用
紙に対応するペーパID以外は一旦メモリから消却しても
かまわない。

もし、一旦本体１から排出された用紙が再び本体に吸
入されるような通紙経路であれば、排出する時点で排出
先のオプシヨンにペーパIDの管理権を渡し、また本体内
に吸入する時点で相手となるオプシヨンからペーパIDを
知らせてもらえば良い。

さらに、もし排出した先でジヤムで発生したとして
も、そのオプシヨンからジヤム発生した用紙のペーパID
情報をもらつてIFCへ伝えればよいことになる。

このように、レーザプリンタ本体のCPUが全てのペー
パーIDを常に管理する必要はなく、ペーパID情報が必要
となつた時に、その都度IFCやオプシヨンとペーパID情
報の授受を実行すればよいことになる。

このような、本体CPU142側のペーパIDに関する動作を
第30図〜第32図のフローチヤートに示す。

なお、第32図はジヤム発生時の割込み処理であり、本
体内のジヤム紙のペーパIDをIFCへ出力し、各オプシヨ
ン内にもジヤム紙があれば、そのペーパIDをそのオプシ
ヨンから入力する。そして、これらの各ジヤム紙のペー
パIDをIFCへ出力する。

その後、本体内のジヤムが解除され、各オプシヨンか
らジヤムが解除された情報を入力すると、システムレデ
イ信号をIFCへ出力して割込み処理を終了し、メインル
ーチンへ復帰する。

第33図は、IFC52側のペーパIDに関する動作を示すフ
ローチヤートである。

プリントエンジンにおける制御機能 この実施例におけるプリントエンジンの制御は、第９
図〜第11図，第15図及び第16図に示したプリントエンジ
ンPCB51によつてなされるが、その機能は大別して次の
３つのブロツクからなる。

（Ａ）シーケンスコントトールブロツク （Ｂ）ビデオインタフエース・コントロールブロツク （Ｃ）通信コントロールブロツク いづれのブロツクもCPU142が関与しているが、シーケ
ンスコントロールブロツクはCPU142を中心とするブロツ
クで、プリント時のプリントエンジンユニツト自体の各
部のシーケンス制御と、一部のオプシヨンデバイスのシ
ーケンスを行なう。

ビデオインタフエース・コントロールブロツクは、前
述のビデオコントロール回路149を中心とするブロツク
で、IFC・PCB52との間で信号の授受を行ない、半導体レ
ーザ駆動回路を制御してレーザビームによる感光体ドラ
ム29への画像データの書き込みを制御する。

通信コントロールブロツクは、さらに２つに別れる。
一方は、前述の通信制御用インタフエース（CCI）回路
を中心とするブロツクで、その各シリアルインタフエー
スポートにオプチカルフアイバ・ケーブルを介して接続
される各オプシヨンデバイス（LCIT,DPX,MB等）及び操
作表示パネル11との間での通信を制御する。

もう一方は、CPUを中心とするブロツクで、IFC・PCB
との間でデータの授受を行なう。

このプリントエンジンにおけるCPUの機能を、第34図
にブロツク図で示す。

このコントロール機能は、割込処理ルーチンと内部ス
テータスルーチンとからなり、割込処理ルーチンでは、
チエツクタイマコントロール，プリントタイミングコン
トロール,IFC I/Fコントロール，及び各オプシヨンの
デバイスI/Fコントロールを行なう。

一方、内部ステータスルーチンでは、定着器のヒータ
コントロール，プリンタステータスインプツト（各種セ
ンサ類の監視），プリンタシステム・モードセツト（通
常プリントモード，テストプリントモード，エラー発生
等のモードセツト），及びプリンタシステム・ステータ
スチエツク（センサ入力の分析・診断）を行なう。

割込処理ルーチンのプリントタイミングコントロール
では、給紙，搬送，及びイジエクト（排紙）の各コント
ロールを行なうペーパ処理コントロールと、FGATE（画
像書込み制御用の信号）のコントロール及び各チヤージ
ヤへの高電圧印加をコントロールするプロセスコントロ
ールとを行なう。

IFC I/Fコントロールでは、IFC52からのデータ入力
を一時記憶するIFCデータインプツトルーチンと、コマ
ンドバツフアに入れるかどうかを判断するルーチン及び
アウトプツトデータを作るルーチンからなるインプツト
コマンドルーチンの処理を行なう。

デバイスI/Fコントロールでは、オプシヨンデバイス
からのデータを入力するデバイスI/F入力ルーチンと、
デバイスのステータスを見てデバイスをコントロールす
るコマンドを出すルーチン（デバイスステータス・ルー
チンとデバイスコマンド・ルーチン）の処理を行なう。

第35図にこのプリントエンジンに使用しているCPU142
の内部のデータの流れを示す。この図中、（Ａ）のプリ
ントエンジン・コントロール・モジユールの部分が前述
のシーケンスコントロールブロツクに、（Ｂ）のIFC I
/Fコントロール・モジユール及び（Ｃ）のデバイスI/F
コントロールモジユールの部分が前述の通信コントロー
ルモジユールブロツクにそれぞれCPUが関与している事
を示している。

通信方法 （Ａ）インタフエースコントローラ（IFC）とプリント
エンジン（PE）間通信 IFCとPEとは、前述のCCI回路によるか、または別の独
立したシリアル通信手段によつて通信を行なう。

IFCからPEへの送信については、PEは受信時割込み処
理により直ちにIFCからの受信内容に応じた処理を実行
する。

PEからIFCへ送信する場合は、PEがまずサービスリク
エスト信号SRQを真にして、それに応じてIFCが照会コマ
ンドを送信する。その結果、PEはSRQを偽にすると共に
送信を開始する。または、PEが非同期にIFCへデータを
送信してIFCよりそのデータの受信確認を受けとつた
後、次のデータ送信を行なう方法をとる。

（Ｂ）プリントエンジン（PE）と各デバイス間通信PEと
両面及び大量給紙ユニツト（DPX＆LCIT），メールボツ
クス（MB），操作表示パネル（オペレーシヨンパネル:O
P）等の各デバイス間はポーリング方式で通信する。

すなわち、常にPEからのコマンド（Command），ステ
ータス（Status），ステータスリクエスト（Status Req
uest），インクワイアリ（Inquiry）に対する応答とし
て、デバイス側が返送する方式をとる。

また、PEからデバイスへの送信は、先頭に送信開始
（TB）コード及び後尾に送信終了（TE）コードを伴な
い、これらの両コードにはデバイス識別情報であるデバ
イスIDを含む。

各デバイスからPEへの送信も、先頭にTBコード、後尾
にTEコードを伴なう。この通信方法を第36図に図示す
る。

（Ｃ）通信エラー時の処理 PEと各デバイス間の通信において、受信状態が次の
〜の場合に再送信要求（Re−transmit Request）を送
る。

オーバランエラー又はフレーミングエラー等の通信エ
ラーを検出した時 イリーガルコード（Illegal Code）を受信した時 一定期間以上データを受信しなかつた時 送信側は、再送信要求を受けたら適当なタイミングで
再送信を実行する。再送信要求に応答して再送信された
データが再び上記〜のいずれかに該当する場合は、
受信側は通信エラー発生と判断して必要な処置をとる。

また、IFCとPE間において、PEの受信内容が上記又
はに該当する時、PEはIFCに対して受信データ解読不
能を示すコードを送信する。又はの状態が連続して
２度以上発生した時は、PEは通信エラーと判断して“通
信エラーイベントレポート”をIFCに送出して、“イニ
シヤライズ”コマンド以外のコマンドは受付けない状態
に入る。

（Ｄ）タイミングフロー図による説明 第37図〜第41図にPEとIFC及びデバイス間の通信内容
と各部の動作をそれぞれタイミングフロー図で示す。

第37図はパワーON時、第38図は通常プリント時、第39
図はリミツトレスプリント時、第40図はプリントエンジ
ンジヤム及び給紙デバイスジヤム発生時、第41図は排紙
デバイスジヤム発生時のタイミングフロー図である。

なお、第38図〜第41図中▲▼は画像書込み
時の副走査方向のタイミングをとるための制御信号であ
る。

第39図の、リミツトレスモードは、選択されている給
紙デバイス（上，下給紙カセツト又はLCIT）のペーパが
なくなると自動的に他の給紙デバイスを選択し、選択さ
れている排紙デバイス（LCOTの上段排紙トレイ又は下段
排紙トレイ等）のペーパが一杯（フル）になると自動的
に他の排紙トレイを選択して、これらの自動選択ができ
なくなるまで連続的にプリントし続けるモードである。

第37図のパワーON時の動作において、「イニシヤライ
ズ」について説明する。

イニシヤライズコマンドは、IFCがPEに対してイニシ
ヤライズを要求するコマンドである。また、IFCがPEに
出力するプリント要求を独立した信号線（▲
▼信号）で出力するか、通信回線上のプリント要求コマ
ンド（FFcommand）で出力するかを選択するコマンドで
もある。

このコマンドはアーギユメント（argument）の内容に
よつて次のような意味をもつ。

アーギユメントとはIFCより送信されるコマンドに付
随して送信されるデータのことであり、コマンドをさら
に細分化する機能を持つ。

initialize:PEは全てのユニツトを初期状態に戻す。

diagnostics:PEは全てのユニツトを初期状態に戻した
後、電気的自己診断を実行し、その結果として診断ベク
トルをIFCに返す。

test print:PEは診断ベクトルをIFCに返し、また所定
のテストパターンのテストプリントを実行する。

▲▼/FFcommand:IFCがプリント要求として
▲▼信号を選択した場合、PEは▲
▼アクテイブでプリント要求があつたと判断する。ま
た、この要求に対する応答は特に返さない。

IFCがプリント要求としてFFcommandを選択した場合、
PEはFFcommandを受け取つた時にプリント要求があつた
と判断する。また、プリント要求に対するPE側の応答と
して、PE側で定めたペーパIDを返す。

なお、このペーパIDは記録媒体である紙の識別コード
（バイナリコード）であつてページの識別コードではな
い。したがつて、両面プリントモードの時は、同一のペ
ーパIDが表面プリントの時及び裏面プリントの時の２度
出力される。

また、FFcommandによるプリント要求を選択した場合
は、PEは排紙完了時に、排紙完了ステイタスにその紙の
ペーパIDを付けてIFCに対してイベントレポートを送出
する（第38図，第39図参照）。

このイニシヤライズコマンドのアーギユメントのフオ
ーマツトを第44図に示す。b₇ビツトは常に“1"でイニシ
ヤライズを示し、b₀はdiagnosticsのビツト、b₁はテス
トプリントのビツトで、いずれも実行する時は“1",実
行しない時は“0"である。b₂は▲▼/FFcomma
ndの選択用ビツトで、▲▼信号によるプリン
ト要求の時は“0",FFcomandによるプリント要求の時は
“1"である。

したがつて、IFCからのイニシヤライズコマンドのア
ーギユメントメントのb₀ビツトが“1"である時、PEは回
答として診断ベクトルをIFDに返す。b₀ビツトが“0"の
時、回答はアーギユメントの内容でb₇ビツトを“0"とし
て返す。

なお、本実施例ではプリント要求を信号線により出力
するか、コマンドにより出力するかの選択をイニシヤラ
イズコマンドにより実行しているが、これは例えば、PC
B上に配置されたSW等により設定することも可能であ
る。

自己診断の内容は次のようなものである。

PE CPUテスト（ROM,RAM,タイマのテストを含む） DPX＆LCIT CPUテスト（同 上） MB CPUテスト（同 上） OP（オペレーシヨンパネル）CPUテスト（同 上） PE〜DPX＆LCIT接続テスト（通信線） PE〜MB接続テスト（通信線） PE〜OP接続テスト（通信線） PE＆LCOT I/Oポート スキヤニグテスト DPX＆LCIT I/Oポート スキヤニングテスト MB I/Oポート スキヤニングテスト OP I/Oポート スキヤニングテスト 次に、PEによるオプシヨン構成の判断は、前述したよ
うに各デバイスからデバイスIDを受信して、各物理ポー
ト（Ａ〜Ｄ）に接続されているデバイスを確認し、必要
に応じて理論ポートと物理ポートの対応付けの変更も行
なう。

ペーパサイズ（プリント用紙の長さと幅）のデータ
は、それを直接検知するのではなく、各サイズのペーパ
を収納するカセツトコード（例えば５ビツトのコード）
を検知して、プリントエンジン内で次のようにコード変
換する。

カセツトコード→ペーパレングスコード，ペーパワイズ
コード これによつて、IFCはPEより各給紙トレイに収納され
ているペーパの幅及び長さの情報を得ることができる。

第38図及び第39図において、給紙デバイス選択は、IF
CがPEに対して入力トレイを選択するコマンド（SET−CU
RRENT−INPUT）により行なわれ、選択された入力トレイ
が妥当なものであれば、その後のプリント要求に対して
は新しく選択された入力トレイが有効となる。但し、妥
当でない場合は以前の入力トレイが有効となる。

このコマンドのアーギユメントは８ビツトデータの下
位２ビツトで入力トレイを指定する。

（例えば“01":PE上トレイ，“10":PE下トレイ，“11":
LCITトレイ） 排紙デバイス選択は、IFCがPEに対して出力トレイ
（排紙トレイ）を選択するコマンド（SET−CURRENT−OU
TPUT）を送出することによつて行われ、選択された出力
トレイが妥当なものであれば、その後プリント要求に対
しては新しく選択された出力トレイが有効となる。但
し、妥当でない場合は以前の出力トレイが有効となる。

このコマンドのアーギユメントは、例えば８ビツトデ
ータの下位５ビツトで出力トレイを指定する。出力トレ
イの種類は、標準排紙トレイ,LCOTの上段排紙トレイと
下段排紙トレイそれぞれノーマルポジシヨンとオフセツ
トポジシヨン，後排紙トレイ，メールボツクスの最下段
トレイのノーマルポジシヨンとオフセツトポジシヨン及
び各ビン（＃１〜＃６）がある。

プリントスタートリクエストはIFCがPEにプリント要
求を行なうコマンドである。このコマンドは、予め前述
したイニシヤライズコマンドによつて“FFcommandプリ
ント要求”を選択した時にのみ有効である。

また、このコマンドに対する回答として、PEはPE側で
定めたペーパIDをIFCに返す。さらに、このペーパID
は、プリントが行なわれて該当する用紙が排紙完了した
時に、PEから「排紙完了ステイタス＋ペーパID」の形式
でイベントレポートとして送出される。なお、このペー
パIDは例えば16進数の１〜Ｆの値がサイクリツクに送出
される。

第40図及び第41図のジヤム発生時の動作において、ジ
ヤムが発生すると、IFCがPEに対してジヤムした紙のペ
ーパIDを尋ねるコマンドを送り、PEは回答の第１バイト
でジヤム紙の枚数ｎを送出し、それに続くｎバイトを各
ジヤム紙のペーパIDを送出する。

なお、ジヤム紙がない場合はPEはジヤム紙が無いとい
う意味のコード（例えば「00_H」）を送出し、まだジヤ
ム状態であるがジヤム紙のペーパIDが不定の場合（排紙
動作続行中）はその旨のコード例えば「10_H」を送出し
て送信を終る。

このPEからの回答のフオーマツトを第45図に示す。

さらに、IFCがPEに対してジヤム紙の位置を尋ねるコ
マンドを送り、PEはプリンタエンジン内のジヤムであれ
ばそのジヤム紙の位置を、オプシヨンデバイス内のジヤ
ムであれば、オプシヨンデバイスから受け取つたジヤム
紙の位置情報をIFCに回答する。

そして、このジヤム紙の位置は、前述したように第４
図に示した操作表示パネル11の給排紙・ジヤム表示部14
0にLED G〜Ｐの点灯により表示される。

プリンタエンジンジヤムの場合の回答のフオーマツト
は第46図に示すようになつており、１バイトのb₇ビツト
でジヤム紙の有無を示し、b₀〜b₇ビツトでジヤム紙の位
置を示す。＃０〜＃６はジヤム紙の位置で、それぞれ
“1"の時にその位置にジヤム紙が有ることを表わす。

なお、ジヤム紙が確定していない時、つまりジヤムが
発生したが排紙続行中の時は、既に判明しているジヤム
紙のみについての回答となる。

他のオプシヨンデバイス内でのジヤム発生の場合の回
答フオーマツトもこれと同様である。

次に、第42図は大量給紙モードにおけるPEとLCIT間、
第43図は両面プリント（印字）モードにおけるPEとDPX
間の通信内容と各部の動作をそれぞれ示すタイミングフ
ロー図である。

また、第47図は大量給紙モードにおけるLCIT関係の各
部の動作タイミングを示すタイミングチヤート、第48図
は両面プリントモードにおけるDPX関係の各部の動作タ
イミングを示すタイミングチヤートである。

なお、両面プリントモードは次に説明するようにMODE
1〜ｎの複数のプリントモードを選択することができる
が、ここに図示したのは１枚ごとに表面と裏面を順次プ
リントするMODE1の場合である。

両面プリントモード 両面ユニツト６を使用して、プリント用紙の表裏両面
にプリント（印字）する両面プリントモードには、MODE
1,MODE2,MODE3の３つのモードがあり、必要に応じてこ
れらのモードを選択して実行させることができる。

MODEの種類は、本体及び両面オプシヨンに収納できる
紙の最大枚数によつて決まり、本実施例ではMODE3まで
設定されているが、紙搬送経路の全体長がもつと長い場
合等には、さらに多くのMODEが設定可能である。

この３つのモードにおける紙の表面と裏面のプリント
順序の相違を、紙の表面にプリントする順序で各紙に＃
1,＃2,＃３……の番号（ペーパIDに対応する）を付して
示すと次のようになる。

MODE1:＃１表，＃１裏，＃２表，＃２裏，＃３表，＃３
裏，…… 4MODE2:＃１表，＃２表，＃１裏，＃３表，＃２裏，＃
４表，＃３裏，…… MODE3:＃１表，＃２表，＃３表，＃１裏，＃４表，＃２
裏，＃５表，＃３裏，＃６表，＃４裏，…… この各モードのプリント工程をそれぞれ第49図，第50
図，第51図によつて説明するが、これらの各図は両面プ
リント時に使用する紙（以下「ペーパ」という）の搬送
経路を模式的に図示し、奇数番目のペーパの位置を太い
実線で、偶数番目のペーパの位置を太い破線で示してい
る。

なお、第49図（Ａ）には第３図と対応する部分に同一
の符号を付しているが、他の図もこれと同じであるので
その符号を省略している。

先ず、第49図（Ａ）〜（Ｆ）によつてMODE1のプリン
ト工程を説明する。

給紙デバイスはどれを選択してもよいが、ここではプ
リンタ本体に装着した上給紙カセツトを選択した場合の
例で、上給紙カセツトから１枚目のペーパ＃１の給紙を
開始し（Ａ）、まずその表面にプリントする（Ｂ）。

そのペーパ＃１を両面ユニツトの反転用搬送路65へ送
り込み（Ｃ）、搬送方向を反転して待機用搬送路66へ送
り出す（Ｄ）。

そこから、これペーパ＃１をLCITからと共通の給紙路
を通して再び転写位置へ給送し（Ｅ）、今度はその裏面
にプリントして（Ｆ）、両面プリントが完了したペーパ
＃１を選択されている排紙トレイへ送出する。

２枚目以降のペーパについても同様にして、順次表面
と裏面にプリントして送出する。

次に、第50図（Ａ）〜（Ｈ）によつて、MODE2のプリ
ント工程を説明する。

今度は、給紙デバイスとして下給紙カセツトを選択し
た場合の例で、下給紙カセツトから給紙を開始し、まず
その表面にプリントする（Ａ）。

そのペーパ＃１を両面ユニツトの反転用搬送路へ送り
込むと同時に、２枚目のペーパ＃２の給紙を開始する
（Ｂ）。

そして、ペーパ＃１の搬送方向を反転して待機用搬送
路へ送り出すと同時に、ペーパ＃２の表面にプリントし
（Ｃ）、その後ペーパ＃１を再度転写位置へ給送すると
共に、ペーパ＃２を反転用搬送路へ送り込む（Ｄ）。

そのペーパ＃２を待機用搬送路へ送り出すと同時に、
ペーパ＃１の裏面にプリントする（Ｅ）。そして、両面
プリントが完了したペーパ＃１を選択されている排紙ト
レイに送出するときに、続いて３枚目のペーパ＃３を給
紙してその表面にプリントする（Ｆ）。

その後、ペーパ＃３を反転用搬送路へ送り込むと共
に、ペーパ＃２を再び転写位置へ給送してその裏面にプ
リントし（Ｇ）、選択されている排紙トレイに送出す
る。

次いで４枚目のペーパ＃４を給紙してその表面にプリ
ントすると同時に、ペーパ＃３を待機用搬送路へ送出す
る（Ｈ）。

以後、表面にプリント済のペーパの裏面へのプリント
と、新しいペーパの表面へのプリントとを交互に行な
う。

次に、第51図（Ａ）〜（Ｌ）によつて、MODE3のプリ
ント工程を説明する。

今度は給紙デバイスとしてLCITを選択した場合の例
で、LCITから１枚目のペーパ＃１の給紙を開始し
（Ａ）、まずその表面にプリントする（Ｂ）。

そのペーパ＃１を反転用搬送路へ送り込むと同時に、
２枚目のペーパ＃２の表面にプリントし（Ｃ）、次いで
ペーパ＃１を待機用搬送路へ送出する時にペーパ＃２を
反転用搬送路へ送り込み、３枚目のペーパ＃３の表面に
プリントする（Ｄ）。

その後、ペーパ＃１を再度給紙路を通して転写位置へ
給送すると同時に、ペーパ＃２を待機用搬送路へ送出
し、ペーパ＃３を反転用搬送路へ送り込む（Ｅ）。

そして、ペーパ＃１の裏面にプリントすると共に、４
枚目のペーパ＃４をLCITから給紙する（Ｆ）。次いで、
ペーパ＃１を選択されている排紙トレイに送出すると同
時に、ペーパ＃４の表面にプリントし、ペーパ＃２を給
紙路へ送出すると共にペーパ＃３待機用搬送路へ送出す
る（Ｇ）。

続いて、ペーパ＃４を両面ユニツト側へ送出すると共
にペーパ＃２の裏面にプリントし、同時に５枚目のペー
パ＃５の給紙を開始する（Ｈ）。

そして、ペーパ＃５の表面にプリントると共に、ペー
パ＃４を反転用搬送路へ送り込む（Ｉ）。次いで、ペー
パ＃３を給紙路へ送出し、ペーパ＃４を待機用搬送路へ
送出する（Ｊ）。

その後、ペーパ＃５を反転用搬送路へ送り込む間にペ
ーパ＃３の裏面にプリントし、６枚目のペーパ＃６の給
紙を開始する（Ｋ）。そのペーパ＃６の表面にプリント
する際、ペーパ＃４を給紙路へ送出し、ペーパ＃５を待
機用搬送路へ送出する（Ｌ）。

以後同様に、新しいペーパの表面のプリントと２枚前
のペーパの裏面のプリントを交互に行なう。

この３つの両面プリントモードによるプリントスピー
ドは次の順であり、 MODE1＜MODE2＜MODE3 MODE2はMODE1の1.5倍以上、MODE3はMODE1の２倍以上
のプリントスピードになる。

したがつて、大量の両面プリントを行なう場合はMODE
3を選択するのが良い。

なお、以上はこの発明をレーザプリンタシステムに適
用した実施例について詳述したが、この発明はこれに限
るものではなく、その他の各種プリンタシステム，デジ
タル複写機等による高機能複写システム，フアクシミリ
システム等の各種画像形成システムにも同様に適用する
ことができる。

効 果 以上説明したように、この発明によれば、画像形成シ
ステム内の使用中の通紙経路上に存在する全ての記録媒
体の各々に前記画像形成装置本体によつて個別の識別情
報を付与し、画像形成装置本体とそれに接続されている
各付加装置のそれぞれ内部の通紙経路上に存在する記録
媒体の識別情報は画像形成装置本体及び各付加装置で個
別に管理し、それらの間で記録媒体の受渡しがあつた時
にはその記録媒体の識別情報も授受するようにして、各
記録媒体の識別情報を画像形成装置本体とそれに接続さ
れている各付加装置で共有するようにしたので、画像形
成システム内に多数の記録媒体が存在する場合にジヤム
等の記録媒体に関するトラブルが発生しても、その記録
媒体を特定して迅速に適切な処置をとることができる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｆ）はこの発明の一実施例であるレザ
プリンタ・システムのそれぞれ異なるオプシヨンの組合
せ構成例を示す説明図、 第２図は第１図（Ｄ）の構成の場合の外観例を示す斜視
図、 第３図は同じくその内部構成を示す概略断面図、 第４図は第２図の操作表示パネルの詳細を示す正面図、 第５図は第３図のレーザ書込みユニツトにおける光学系
の構成を示す説明図、 第６図はレーザ書込み用の同期信号発生回路の例を示す
回路図、 第７図は書込み制御回路の例を示すブロツク回路図、 第８図は第７図の回路の動作説明のための各信号波形
図、 第９図はこの発明の一実施例における制御系の接続関係
を示すシステムブロツク図、 第10図は同じくそのエンジンドライバPCB等の内部構成
をも示すシステムブロツク図、 第11図は同じくデバイス分散制御型の例を示すシステム
ブロツク図、 第12図（イ）（ロ）はこの発明の実施例に使用するコネ
クタ付き複線オプチカルフアイバ・ケーブルの異なる例
を示す外観図、 第13図（イ）（ロ）はPCB側コネクタの正面図及び側面
図、 第14図（イ）（ロ）は同じくそれに内蔵されている発光
側と受光側の回路図、 第15図及び第16図はこの発明の一実施例におけるエンジ
ンドライバPCBと他の各PC間の接続及び各PCBとその各種
負荷及びセンサ等の接続状態を示すブロツク図、 第17図は通信制御用インタフエース回路150の概略構成
を示すブロツク回路図、 第18図は同じくそのリードタイミングを示すタイミング
チヤート図、 第19図は同じくこの通信制御用インタフエース回路の具
体例を示すブロツク回路図、 第20図は第19図におけるインストラクシヨンレジスタIN
ST3の具体例を示す回路図、 第21図は送受信ブロツク中の送信ブロツクの具体例を示
す回路図、 第22図は送信時のタイムチヤート図、 第23図は送受信ブロツク中の受信ブロツクの具体例を示
す回路図、 第24図は受信時のタイムチヤート図、 第25図は第19図に示した各レジスタのデータ格納状態を
示すレジスタマツプ図、 第26図はこの実施例のCCI回路を構成するICの拡大外観
図、 第27図はこの実施例の本体CPUによる付加装置の認識と
接続先特定処理のフロー図、 第28図及び第29図は本体CPUのメモリエリアにおける物
理テーブルと論理テーブルの構成図、 第30図乃至第32図は本体CPU側のペーパIDに関する動作
のフロー図、 第33図はIFC側のペーパIDに関する動作のフロー図、 第34図はプリントエンジンにおけるシーケンスコントロ
ールの機能ブロツク図、 第35図は同じくそのデータの流れを示すデータフロー
図、 第36図はプリントエンジンと各デバイス間の通信方法の
説明図、 第37図乃至第41図はPEとIFC及び各デバイス間の通信内
容と各部の動作を示すタイミングフロー図、 第42図及び第43図はPEとLCIT間及びPEとDPX間の通信内
容と動作をそれぞれ示すタイミングフロー図、 第44図はイニシヤライズコマンドのアーギユメントのフ
オーマツト例を示す図、 第45図及び第46図はジヤム発生時におけるPEからIFCへ
ジヤム紙枚数とその各ペーパIDの回答フオーマツト及び
ジヤム紙位置の回答フオーマツトを示す図、 第47図は大量給紙モードにおけるLCIT関係の各部の動作
タイミングを示すタイミングチヤート図、 第48図は両面プリントモードにおけるDPX関係の各部の
動作タイミングを示すタイミングチヤート図、 第49図（Ａ）〜（Ｆ）は両面プリントモードMODE1によ
るプリント工程の説明図、 第50図（Ａ）〜（Ｈ）は同じくMODE2によるプリント工
程の説明図、 第51図（Ａ）〜（Ｌ）は同じくMODE3によるプリント工
程の説明図である。 １……レーザプリンタ本体、２……上給紙カセツト ３……下給紙カセツト、４……標準排紙ユニツト ５……後排紙トレイ、６……両面ユニツト（DPX） ７……大量給紙ユニツト（LCIT） ８……大量排紙ユニツト（LCOT） ９……メールボツクス、10……テーブル 11……操作表示パネル 12,13……フオントカートリツジ 14……エミユレーシヨンカード 23……レジストローラ 29……OPC感光体ドラム 30……転写チヤージヤ、31……定着器 34……帯電チヤージヤ、35……現像ユニツト 40……レーザ書込みユニツト 41……半導体レーザ 44……ポリゴンミラー（回転多面鏡） 50……フオトデイテクタ 51……プリントエンジン基板（PE・PCB） 52……インタフエース・コントローラ基板（IFC・PCB） 90……プリントエンジン（PE）ユニツト 91……DPX＆LCIT・PCB 92……メイルボツクス（MB）ユニツト 93……MB・PCB 96,96′,96A〜96F……複線オプチカルフアイバ・ケーブ
ル 98……LCOT・PCB 99……DPX・PCB 100……LCIT・PCB 142,152,157……マイクロコンピユータ（CPU） 149……ビデオコントロール回路 150……通信制御用インタフエース回路 160……オスコネクタ、161……メスコネクタ 162……発光ダイオード（LED） 163……フオトダイオード（PD）

フロントページの続き (72)発明者 小田部 浩明 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (72)発明者 中里 保史 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (72)発明者 畔野 正彦 東京都大田区中馬込１丁目３番６号 株 式会社リコー内

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】外部装置または内部より画像情報を得て画
   像形成を行なう画像形成装置本体と、該画像形成装置本
   体に接続される複数の付加装置とからなり、画像形成に
   関する種々の情報の授受を前記画像形成装置本体と複数
   の付加装置との間で行なつて、記録媒体に画像を形成す
   るようにした画像形成システムにおける記録媒体管理方
   法であつて、 前記画像形成システム内の使用中の通紙経路上に存在す
   る全ての記録媒体の各々に前記画像形成装置本体によつ
   て個別の識別情報を付与し、 前記画像形成装置本体とそれに接続されている各付加装
   置のそれぞれ内部の通紙経路上に存在する記録媒体の識
   別情報は前記画像形成装置本体及び各付加装置で個別に
   管理し、 前記画像形成装置本体と前記各付加装置との間で記録媒
   体の受渡しに伴つて該記録媒体の識別情報も授受するこ
   とを特徴とする記録媒体管理方法。