JPS63209942A - デ−タ変換装置 - Google Patents

デ−タ変換装置

Info

Publication number
JPS63209942A
JPS63209942A JP62044659A JP4465987A JPS63209942A JP S63209942 A JPS63209942 A JP S63209942A JP 62044659 A JP62044659 A JP 62044659A JP 4465987 A JP4465987 A JP 4465987A JP S63209942 A JPS63209942 A JP S63209942A
Authority
JP
Japan
Prior art keywords
bits
output
rom
conversion
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62044659A
Other languages
English (en)
Inventor
Tomohisa Mikami
三上 知久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62044659A priority Critical patent/JPS63209942A/ja
Publication of JPS63209942A publication Critical patent/JPS63209942A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Color Image Communication Systems (AREA)
  • Dot-Matrix Printers And Others (AREA)
  • Color, Gradation (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段(第1図〜第3図)作用 実施例(第4図、第5図) 発明の効果 〔概 要〕 多次元の、複数ビットの入力データを所定の変換規則に
したがって変換するとき、各入力の所定幅の上位ビット
に関する変換テーブルを持ち、このテーブルの出力を各
入力の下位ビットに関して直線補間を行い、前記入力デ
ータに対する出力とするもの。
〔産業上の利用分野〕
本発明はデータ変換装置に係シ、特に多次元の入力デー
タに対してこれに対応した変換値を出力するものに関す
る。
多次元のデータを入力し、一定の規則に従って入力値に
対応する変換値を出力する手段は種々の装置で使用され
ている。
例えば印刷分野においては、R(赤)、G(緑)。
B(青)各8ビツトの刺激値信号を入力し、これに対応
する印刷の三原色インクY(イエロー)2M(マゼンタ
)、C(シアン)、K(黒)各8ビツトの濃度値信号を
出力する色変換回路は、入力。
出力とも3次元の変換手段を必要とし、カラープリンタ
等で使用されている。
〔従来の技術〕 従来のこの種変換装置では2次元数が少ない場合には、
  ROM (Read 0nly Memory)に
すべての入力値の組合せに対応する変換出力値(例えば
R2O,Bの入力に対応するY、M、C出力)を格納し
ておくことにより、簡単な回路でこのような変換手段を
実現していた。しかし次元数が多く、シかもビット数が
大きい場合には組合せの数が膨大となカ、このような方
法は実現できない。例えば。
RGB各8ビットの刺激値信号を入力し、これに対応す
る印刷の三原色インクMMC各8ビットの濃度値信号を
出力(あるいはYMCK各6ビツトの濃度値信号を出力
)するとき、入力値は24ビツト、出力値も24ビツト
であるので、そのままテーブル化すれば2!4X24つ
t、b約50Mバイトの容量が必要とな、!7.ROM
化できる値ではない。
〔発明が解決しようとする問題点〕
したがりて、従来はROM化できないために。
変換規則を簡単化し、演算回路によ#)RGBからMM
Cへの色変換回路を実現していた。すなわち演算を正確
に行うとすれば回路規模が大きくなシ過ぎるため、一般
にRGBの1次および2次の項だけを含む多項式で近似
していた。これでも演算回路規模が大きくなシがちであ
ること、演算素子は高価なものが多いので変換手段が高
価になシがちであること、演算が複雑な場合、変換速度
をあまシ速くできないことなどの問題点があった。
したがつて本発明の目的は、ROMと補間回路の組合わ
せにより9回路規模が小さく、かつ多次元の入力に対し
ても適用可能な、安価で高速のデータ変換手段を提供す
ることである。
〔問題点を解決するための手段〕
前記目的を達成するため2本発明では、第1図に示す如
く、入力データのうち上位ビットでアクセスするROM
Iと、補間演算累積部2を用意する。そして下位ビット
と、このROM1の出力で下記のように補間演算を行な
う。
すなわち、各入力データの例えば上位5ビツトのすべて
の組合せに対する変換出力が記憶されたROMIを用意
し、下位ビットで直線補間を行う。
次にこの補間方法について説明する。
例えば、第2図に示す如く、関数f(xs)について、
記憶素子中に幅りきざみでデータB、C・・・を入力し
である場合、x=x、o+ΔxXの値Aを求めるときl
  xtoとXxo+hのデータB、Cを求め。
B+(C−B)XAx/h  Kより人′を得、と(D
 A’を人の代シに使用する直線補間が行われる。
2次元入力の場合も同様にして、第3図に示す如き手法
により補間を行う。
すなわちt  f (Xto+AXt、 X加+AX*
 ) O点Aoを求めるときf (xlo、 x器)の
点Boを記憶素子よ)求め、そのxI軸およびx雪軸方
向に刻み幅りを加算したときのデータc、、 Doを求
め、これらについて直線補間を行うことにより、下式の
如くんを近似できる。
f (x16+Δxl、 Xto+AX鵞)中?f(X
+o −4−h 、 X重o) −f(Xtop xa
))+ ?f (Xso、 X加−1−h)−f (X
+o、 −)十f(x、。、xl) 次に一般的KN(Nは自然数)次元の入力に対する変換
値を与える関数’ (xly ”Mg・・・XN )に
ついて直線補間の手法を説明する0 関数fo値が変数X1.Xl・・・XNに関してそれぞ
れ一定刻みhの間隔テーブルに格納されているものとす
る。関数値’ (xl(l P xl0 e・・・XN
(1)をテーブル上の点とし、ΔxDΔx1.・・・Δ
xHをhより小さい正の数としてf (xl(、+Δx
、 e ”20+ΔX、、 ”’ XNO+ΔX)l 
)を次のように近似する。
’ (X16+Δ”l e ”20 t ”” XIO
)+ f (Xso e Xs 、 ”、XNO)  
      ”””01.(1)以下’ (”10 g
 x飾t ”” xso )をfoe−o@ f(Xt
o+h p Xso e ””XN0)をfbll−6
等と略記する0前記式(1)はこの略記法を用いると次
のようKなる0 ’(”to+AXs* X鱒? ・・・、 XNo)中
^ン(fho−・−foo−o) + foo−o  
   ・・・・・・・・・・・・・・・(2)次K f(xl。+Δxt、 XN+Δ−、”” XNII’
)4x〜Wf(Xto+AX1.XH+h、 ・・・、
X5o)−f(x1@+Δx1 e x組”” xso
 ) )+ f (Xso + AXt * X霊o*
 ・・・Xll@)これに式(2)を代入すると。
f(x1@+Δx11 ”!11+Δx、、 ””XN
(1)+?(foh−、o−foe、−・)+♀(fh
o、−o−foo、o )+ foe−o      
       ・・・・・・・・・・・・・・・(3)
これにおいてhが十分小さければ (fbh、o−f@h−o )/hは’(”toe x
tO+ h 、 ”’XN0)におけるθf/θx1 
であシ。
(fho−e−fcptr−1,。)/hはf(x、。
、 Xgl・”XN0)におけるθf/θx1であるか
ら、前記式(3)の第1項は十分小さく、シたがって f(x、、+ΔXl$X10+Δxfi、 ””XN1
1)中?(foh−(+−fm−・)十〜−fi、−O
−f韓−O)+foo−o             
・・・・・・・・・・・・・・・(4)と近似すること
ができる。
同様にして ’(”re+ΔX、、Xfi+ΔX!、 ””XNO+
ΔXN)は次のように近似できる0 f(x1o+ΔX、、Xl。+Δ”2 y ”” XN
O+ΔXN)中?(fho−0,。−fi−0) + 
? foh−o −foo−e ) + ”・+ ”(
foo、−> −fo。25.。) + fao、−1
゜    −・−・−−−−−−−−−(5)この式(
5)がいわゆる補間式である。1次元の場合この式(5
)は r(xt。+ΔXs)中?(t < x、。+h) −
f (xta))+ f 0C16) ”−(6)とな
シ、第2図に示すように9曲線上の任意の点(人)の関
数値をその点に最も近いテーブル上の2点(B、C)間
を通る線分上にあるものと近似することになる。
また2次元の場合には式(5)は ’(”so+AXt、  xo+Δx、)中Nmf(x
to+h*Xxo)−f(Xtop”a))+”(f(
Xso、 )ha 4−h)−f (Xso、 −+f
(Xtop”鱒)          ・・・・・・・
・・・・・・・・(7)となシ、第3図に示すように9
曲面上の任意の点んの関数値を、その点んをとシ囲むテ
ーブル上の3点(Be、 cO,Do )間を通る千両
上にあるものと近似スるものである。なお点んをとシ囲
むテーブル上の点は4点あるが、その中で「各変数の値
がすべて点Aより小さいか、または1変数だけが点Aよ
り大きい」という条件を満たす点を選択する。
3次元以上の場合も式の意味は全く同様である。
N次元の場合、N次元空間上の任意の点Aの関数値を、
その点をとシ囲むテーブル上の(N+1)点を通るN次
元空間上に6るものと近似するものである。なお点大を
とシ囲むテーブル上の点は2N点あるが、その中で「各
変数の値がすべて点Aより小さいか、または1変数だけ
が点Aより大きい」という条件を満す点を選択する。
〔作 用〕
小容量の記憶素子で、しかも簡単な回路により変換演算
を行うことができる。
〔実施例〕
本発明の一実施例を第4図および第5図により説明する
第4図は本発明の一実施例構成図、第5図はその動作説
明用のタイムチャートである。
本発明の一実施例を説明するに先立ち9本発明の具体的
演算方法を説明する。
まず各入力の状態を間引く方法として各入力の上位町ビ
ット(例えば5ビツト)(1≦i≦N)を用いる。ただ
し入力xIはそれぞれMiビット(例えば8ビツト)の
データとし、0く町(M、が成立するものとする。
f (xl、 X2.・・・XN)の値を格納しておく
。任意の点大における関数値f (x、^px!A、・
・・XNA)を求めるには。
■ X1^の上位mビットをアドレスとしてROMから
’ (xlo、xlot ””NO)を読出す。ただし
xIoは以下の関係式を満たす。
ただし〔〕はガウス記号 ■ ROMからf (xlot 2”’−1)、 Xa
、 ・・・X5o)を読出す。
■ 補間式である次式を計算する。
(f(x、o+2(M、−ml) 、 X2o、、・、
xNo)ただしΔχ1は以下の関係式を満す。
xto = XIA+Δx1 ここでX1^は上位m、ビット、Δx、は下位(M、−
ml)ビットである。すなわち、まず2つの関数値の減
算を行い2次に点A C) X、座標の下位(Ml−r
nl)ビットを乗算し、結果を(Ms−ms)ビット右
にシフトする。
■ Xや、・・・XNOについて上記■、■と同様の計
算を行う0 ■ ■と■、■の結果を加算する。すなわち下記の計算
が行われる。
+・・・・・・ + f(xl、1. x町*+s X5o)     
    m++m+e+mtaQ本発明の一実施として
、R,G、B各8ビットの刺激値信号を入力し、これに
対応する印刷の三原色インクY、M、C各8ビットの濃
度値信号を出力するフルカラープリンタ用色変換回路を
例にとって第4図、第5図にもとづき説明する。
第4図において第1図と同一記号部分は同一部分を示す
1はROM、2は補間演算累積部、3は第1演算部、4
は第2演算部、5は第3演算部、6はセレクタ、21は
第2レジスタ、22は第2レジスタ、23は第4演算部
、24はROM、25はセレクタ、26は累積加算器で
ある。
第1演算部3は制御信号Cotが印加されないとき、8
ビツトの入力データのうち上位5ビツトRu5をスルー
で出力し、  COtが印加されたとき上位5ビツト+
1を出力する。第2演算部4及び第3演算部5も、同様
に制御信号CIH及びCOSが印加されないとき上位5
ビツトのGu 5 、 Bu 5をスルーで出力するが
t COS及びCOsが印加されたときGu5+1、B
u5+1をそれぞれ出力する。
第2レジスタ21は、入力データのうち上位5ヒツト(
2) Ru 5 、 Gu 5 、 Bu 5がアドレ
スとしてROM1に印加されたときの出力Yooo 、
 Mg。。、C0゜。を保持するものである。
累積加算器26はセレクタ25の出力を順次加算するも
のである。
なお、出力信号Y、M及びCを算出する回路は基本的に
同じであるから、以下Yについてのみ代表的に説明する
なお、第3図のCot〜C0,は制御信号であシ、その
発生手段である制御部は図示省略した。また前記■〜■
に対応して以下のように補間演算を行うが、■について
はまとめて行わずに4回にわけて累積演算を行う。
■′ 入カデータR,G、B各8ビットのうち、上位5
ビツトをRu 、 Gu 、 Buとし、下位3ビツト
をRL 、 GL 、 13Lとする。初めに制御信号
COI 〜CoRは印加されず、第1演算部3〜第3演
算部5はそれぞれRu 、 Qu 、 Buをスルーで
出力する。これらのRu 、 Gu 、 Buをアドレ
スとして、関数値を格納し&ROM1が読出され、出力
YOOOが得られる。このとき制御信号Can * C
Ot 、 Co−が印加され、このyoa。
が第2レジスタ22にラッチされ、またセレクタ25が
このROMIの出力Y、、、を出力し、これが累積加算
器26に保持される。(前記■の最終項)■′ 次に第
1演算部3に制御信号C11lを入力する0これによυ
第1演算部3は(出力=入力+1)のモードとな、9.
Ru+1を出力する0これにより今度はROMIのアド
レスはRu+1 t Gu j Buとなp、Yhoo
が出力される。このとき第2レジスタ22に制御信号C
o@が印加されるので、このROM1の出力Yhooが
第2レジスタ22にラッチされる0 ■′ これKもとづき第4演算部23が第2レジスタ2
2に保持され九YMoから第ルジスタに保持されたYO
O@を減算する。すなわち(Yhoo −Y@IIQ)
が計算される。このときセレクタ6はその制御信号CO
4により前記RLを選択出力してROM24に送出する
ので、  RL (Yh+n −Yooo )が行われ
、この結果を3ビツト右にシフトした出力がROM24
よりL 得られる。すなわちB (Yhoo−Yooo )が計
算される0勿論この計算は乗算器で行うこともできるが
ROM0方が安価である。そしてこの計算結果がセレク
タ25に印加された制御信号CO?により累積加算器2
6に送出される。このとき累積加算器26に印加された
制御信号COSにより、前記■にて保L 持していたYO66との加算が行われ、 Y2O2+ 
T (Yho。
−Y(10@ )が計算される。
■′ それから第2演算部4に制御信号COWを入力し
てこれを(出力=入力+1)のそ−ドとし。
龜+1を出力させる0これによ、りROMIのアドレス
はRu 、 Gu+1 、 Buとなシ、出力yoho
を得。
これが第2レジスタ22に保持される。そして第4演算
部23で(Yoho −Yooo )が計算され、これ
がROM24に出力される。このときROM24にはセ
レクタ6からGLが出力されているので、  ROL M24からB (Yob+−Yooo )が出力され、
これがセレクタ25より累積加算器26に送出され、か
くしてY、、、十警(Yhoo−Yooo)+キ(Yo
ho−Yooo )が計算され、これが累積加算器26
に保持される。
■″ その後、第3演算部5に制御信号COSを入力し
、これを(出力=入力+1)モードとして、 Ru+1
を出力させる。これによji)ROMIのアドレスはR
u 、 Cu 、 Ru+1となシ、出力Yoohを得
、とれが第2レジスタ22に保持される。そして第4演
算部23で(Yooh −Yooo )が計算され、こ
れがROM24に出力される。このときROM24には
セレクタ6からBLが出力されているので、 ROM2
4L から−(’Loh −Yooo )が出力され、これが
セレクタ25により系積加算器26に送出される。その
結果 y、、+R1−(y、、−y、。。)+ ” (You
。−Yo、)十匹(Yooh−Yooo )g    
     T         8となシ所望の補間結
果が得られる。
なお前記の説明は、補間演算の順序をRu+1#Gu+
1.Ru+1の履で行った例について説明したが、この
順序は適宜選択できるものである。
このような計算をM、Cについても行うことによj5.
M、Cに対する各補間データが得られる0このときこの
ような回路を複数段は並列処理することもでき、また1
組の回路で時分割毎にそれぞれの補間データを計算する
こともできる。
このようにR,G、B8ビット入力に対し上位各5ビッ
トについてYMC値をROMに格納し。
下位各3ピットで直線補間を行うとき、ROMIの容量
は、21″X24=0.75X2”ビットつまシ約0.
1Mバイトとな91MビットのROM1個で格納可能と
なる。まお、出力は24ビツトパラレルの方が都合がよ
いので256にビットのROMを3個使用する。
勿論、上位、下位ビットの選択は前記実施例に限定され
るものではなく適宜定めることが可能である。セしてR
,G、Bの3色の場合のみに限定されず、Kを使用する
ものに対しても同様に適用できる。
〔発明の効果〕
多次元の入力データを一定の規則に従って交換して出力
する装置は一般に演算回路で実現されていたが2回路規
模が大きく、高価で変換速度も遅かった。これを本発明
によればROMと加算1乗算回路等で多次元の入力デー
タ変換装置を構成できるため、安価に高速の変換を行う
ことができる。
また演算回路で実現不可能な特殊な変換も実現できる。
【図面の簡単な説明】
第1図は本発明の原理説明図。 第2図は1次元での補間方法説明図。 第3図は2次元の補間方法説明図。 第4図は本発明の一実施例構成図。 第5図はそのタイムチャート説明図である。 1・・・ROM。 2・・・補間演算部。 3・・・第1演算部。 4・・・第2演算部。 5・・・第3演算部。 6・・・セレクタ。

Claims (1)

  1. 【特許請求の範囲】 N次元のディジタル・データを入力し、これらの入力デ
    ータを所定の変換規則に従って変換して出力するデータ
    変換装置において、 N個の入力データをそれぞれ所定のビット幅の上位ビッ
    トU_1、U_2・・・U_Nおよび下位ビットL_1
    、L_2・・・L_Nに2分しこれら上位ビットU_1
    、U_2・・・U_Nのすべての値の組合わせに対応す
    る変換出力値を格納した記憶手段(1)と、 この記憶手段(1)の出力および前記下位ビットに関し
    て補間演算を行う補間演算手段(2)を具備し、前記上
    位ビットU_1、U_2・・・U_Nに対応する変換出
    力値fを読出すとともに、これら上位ビットU_1、U
    _2・・・U_Nのうちの1個U_i(iはN以下の自
    然数)だけをU_i_+_1またはU_i_−_1に置
    換してこれに対応する変換出力値f_iを前記記憶手段
    (2)より読出し、変換出力値fおよびf_iを前記下
    位ビットに関して直線補間した値f′を算出し、この直
    線補間をすべての前記iに関して繰返し実行して変換出
    力値を出力することを特徴とするデータ変換装置。
JP62044659A 1987-02-27 1987-02-27 デ−タ変換装置 Pending JPS63209942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62044659A JPS63209942A (ja) 1987-02-27 1987-02-27 デ−タ変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62044659A JPS63209942A (ja) 1987-02-27 1987-02-27 デ−タ変換装置

Publications (1)

Publication Number Publication Date
JPS63209942A true JPS63209942A (ja) 1988-08-31

Family

ID=12697573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62044659A Pending JPS63209942A (ja) 1987-02-27 1987-02-27 デ−タ変換装置

Country Status (1)

Country Link
JP (1) JPS63209942A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235642A (ja) * 1988-03-17 1989-09-20 Dainippon Printing Co Ltd カラー画像信号の色補正方法及び装置
JPH0421264A (ja) * 1990-05-16 1992-01-24 Matsushita Electric Ind Co Ltd 色変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235642A (ja) * 1988-03-17 1989-09-20 Dainippon Printing Co Ltd カラー画像信号の色補正方法及び装置
JPH0421264A (ja) * 1990-05-16 1992-01-24 Matsushita Electric Ind Co Ltd 色変換装置

Similar Documents

Publication Publication Date Title
US4511989A (en) Linear interpolating method and color conversion apparatus using this method
US5684981A (en) Memory organization and method for multiple variable digital data transformation
JPH0737082A (ja) 多値画像90度回転方法及び装置
JPH05110840A (ja) 色信号変換方法および装置
JPS63209942A (ja) デ−タ変換装置
US5564006A (en) Real time transformation between color spaces
JPH02206973A (ja) 色修正装置
US5189635A (en) Digital data processing circuit
CN104637034A (zh) 调整图像饱和度的方法及其装置
US5999962A (en) Divider which iteratively multiplies divisor and dividend by multipliers generated from the divisors to compute the intermediate divisors and quotients
JP6448410B2 (ja) データ変換装置およびその制御方法、プログラム
WO1991001527A1 (en) A system for performing linear interpolation
JPS63209941A (ja) デ−タ変換装置
JPS5939049B2 (ja) コ−ド変換方式
GB2040088A (en) Programmable read-only memory binary adder
JPH02187374A (ja) 色補正装置
US6047302A (en) Memory storing redundant binary codes and arithmetic unit and discrete cosine transformer using such memory
JP2568178B2 (ja) 補間拡大演算回路
JP3871027B2 (ja) 色データ変換装置
JPS5939048B2 (ja) コ−ド変換方式
JPH1084492A (ja) データ変換装置およびデータ変換方法
JPH04335453A (ja) ルックアップテーブル用メモリ回路
JP3185945B2 (ja) 回路合成装置
KR0135717B1 (ko) 분할된 롬 구조의 승산기 및 이를 이용한 디지탈 컬러 스페이스 변환기
KR0150132B1 (ko) 2의 승수가 아닌 2의 배수로 나누는 디바이더