JP3185945B2 - 回路合成装置 - Google Patents
回路合成装置Info
- Publication number
- JP3185945B2 JP3185945B2 JP16369292A JP16369292A JP3185945B2 JP 3185945 B2 JP3185945 B2 JP 3185945B2 JP 16369292 A JP16369292 A JP 16369292A JP 16369292 A JP16369292 A JP 16369292A JP 3185945 B2 JP3185945 B2 JP 3185945B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- bit
- data
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、例えばデジタル演算回
路をコンピュータを用いて設計するような場合に適用し
て好適な回路合成装置に関する。
路をコンピュータを用いて設計するような場合に適用し
て好適な回路合成装置に関する。
【０００２】
【従来の技術】最近、回路設計はコンピュータを用いて
行われるようになってきた。コンピュータにより、基本
的な回路を提案させ、設計者が必要に応じて所定のもの
を選択するようにすれば、迅速に回路を設計することが
できる。
行われるようになってきた。コンピュータにより、基本
的な回路を提案させ、設計者が必要に応じて所定のもの
を選択するようにすれば、迅速に回路を設計することが
できる。
【０００３】
【発明が解決しようとする課題】ところで、例えばデジ
タル演算回路を設計する場合、部分積を得て、これを加
算する必要があることがある。このとき、部分積の信号
線を正しく選択して、加算器などの回路セルに接続する
必要がある。例えば、複数ビットのデータのうち、ＬＳ
Ｂ側から２ビット目のデータと３ビット目のデータを加
算するようなことはできない。このような加算を行え
ば、正しい結果が得られないことは明らかである。
タル演算回路を設計する場合、部分積を得て、これを加
算する必要があることがある。このとき、部分積の信号
線を正しく選択して、加算器などの回路セルに接続する
必要がある。例えば、複数ビットのデータのうち、ＬＳ
Ｂ側から２ビット目のデータと３ビット目のデータを加
算するようなことはできない。このような加算を行え
ば、正しい結果が得られないことは明らかである。
【０００４】しかしながら従来の装置においては、この
ような重み（ビット）が違う信号を加算してしまうよう
なことがあり、このようなことが行われないようにする
ための検証に多くの時間を必要とする課題があった。
ような重み（ビット）が違う信号を加算してしまうよう
なことがあり、このようなことが行われないようにする
ための検証に多くの時間を必要とする課題があった。
【０００５】本発明はこのような状況に鑑みてなされた
ものであり、正しい回路記述を得ることができるように
するものである。
ものであり、正しい回路記述を得ることができるように
するものである。
【０００６】
【課題を解決するための手段】本発明の回路合成装置
は、重み付けした信号を記憶する記憶手段としてのテー
ブル１と、テーブル１に記憶されている信号を選択する
とともに、その信号に適応可能な回路セルを選択する選
択手段としてのコマンダ２と、コマンダ２により選択さ
れた信号をテーブル１から取り出し、その信号を回路セ
ルにより処理した結果得られた信号をテーブル１に供給
して記憶させるとともに、選択された信号と回路セル、
および回路セルにより処理した結果得られた信号を出力
する処理手段としてのジェネレータ３とを備えることを
特徴とする。
は、重み付けした信号を記憶する記憶手段としてのテー
ブル１と、テーブル１に記憶されている信号を選択する
とともに、その信号に適応可能な回路セルを選択する選
択手段としてのコマンダ２と、コマンダ２により選択さ
れた信号をテーブル１から取り出し、その信号を回路セ
ルにより処理した結果得られた信号をテーブル１に供給
して記憶させるとともに、選択された信号と回路セル、
および回路セルにより処理した結果得られた信号を出力
する処理手段としてのジェネレータ３とを備えることを
特徴とする。
【０００７】信号の重み付けの確認は、コマンダ２ある
いはジェネレータ３により行うことができる。
いはジェネレータ３により行うことができる。
【０００８】また、テーブル１においては、重み毎に信
号を記憶させるようにすることができる。
号を記憶させるようにすることができる。
【０００９】さらに、回路セルは加算器、合成される回
路はデジタル演算回路とすることができる。
路はデジタル演算回路とすることができる。
【００１０】
【作用】上記構成の回路合成装置においては、コマンダ
２により選択された信号がテーブル１から取り出され、
回路セルにより処理される。そして、処理された結果得
られた信号がテーブル１に供給され、記憶される。選択
された信号と回路セル、および回路セルにより処理した
結果得られた信号が回路記述として出力される。テーブ
ル１には、重み付けされた信号が記憶されている。従っ
て、異なる重み付けの信号同士が加算されるようなこと
が容易に防止される。
２により選択された信号がテーブル１から取り出され、
回路セルにより処理される。そして、処理された結果得
られた信号がテーブル１に供給され、記憶される。選択
された信号と回路セル、および回路セルにより処理した
結果得られた信号が回路記述として出力される。テーブ
ル１には、重み付けされた信号が記憶されている。従っ
て、異なる重み付けの信号同士が加算されるようなこと
が容易に防止される。
【００１１】
【実施例】図１は、本発明の回路合成装置の一実施例の
構成を示すブロック図である。テーブル１は、例えばＲ
ＡＭなどにより構成され、信号を重み付けして記憶して
いる。コマンダ２は、テーブル１に記憶されている信号
を読み出し、その信号に適応可能な回路セルを選択す
る。ジェネレータ３は、コマンダ２から信号およびそれ
に対応する回路セルに関するデータの供給を受け、その
信号をテーブル１から読み出し、その回路セルにより演
算した結果得られた新たな信号をテーブル１に供給して
記憶させる。またジェネレータ３は、テーブル１から読
み出した信号、およびコマンダ２より供給された回路セ
ル、さらにその回路セルにより演算した結果得られた信
号を、回路情報ファイル４に供給するようになされてい
る。
構成を示すブロック図である。テーブル１は、例えばＲ
ＡＭなどにより構成され、信号を重み付けして記憶して
いる。コマンダ２は、テーブル１に記憶されている信号
を読み出し、その信号に適応可能な回路セルを選択す
る。ジェネレータ３は、コマンダ２から信号およびそれ
に対応する回路セルに関するデータの供給を受け、その
信号をテーブル１から読み出し、その回路セルにより演
算した結果得られた新たな信号をテーブル１に供給して
記憶させる。またジェネレータ３は、テーブル１から読
み出した信号、およびコマンダ２より供給された回路セ
ル、さらにその回路セルにより演算した結果得られた信
号を、回路情報ファイル４に供給するようになされてい
る。
【００１２】次に、その動作について説明する。コマン
ダ２は、テーブル１に記憶されている信号を読み出し、
これに適応可能な回路セルを選択するためのプログラム
を有し、これに従って動作している。どのような回路セ
ルを、どのような順番で選択するかは、そのプログラム
に依存することになる。このプログラムに従って、得ら
れる回路記述が回路情報ファイル４に書き込まれること
になるのであるが、技術的に無意味な回路記述を含め、
すべての回路記述を回路情報ファイル４に書き込むよう
にすることもできるし、あるいは必要に応じて使用者が
所定のもの（技術手的に意味のあるもの）を選択し、そ
れを回路情報ファイル４に書き込むようにすることもで
きる。
ダ２は、テーブル１に記憶されている信号を読み出し、
これに適応可能な回路セルを選択するためのプログラム
を有し、これに従って動作している。どのような回路セ
ルを、どのような順番で選択するかは、そのプログラム
に依存することになる。このプログラムに従って、得ら
れる回路記述が回路情報ファイル４に書き込まれること
になるのであるが、技術的に無意味な回路記述を含め、
すべての回路記述を回路情報ファイル４に書き込むよう
にすることもできるし、あるいは必要に応じて使用者が
所定のもの（技術手的に意味のあるもの）を選択し、そ
れを回路情報ファイル４に書き込むようにすることもで
きる。
【００１３】しかしながら、得られた回路記述すべてを
説明すると、理解が困難になるため、以下においては、
最終的に図２に示すようなデジタル演算回路の回路記述
が回路情報ファイル４に書き込まれるものとする。
説明すると、理解が困難になるため、以下においては、
最終的に図２に示すようなデジタル演算回路の回路記述
が回路情報ファイル４に書き込まれるものとする。
【００１４】図２の実施例においては、Ｂ２およびＣ２
のそれぞれ１ビットのデータが、１ビット加算器１１に
より加算され、２ビットのデータ（Ｄ３，Ｄ２）が出力
されるようになされている。ここにおいて、Ｂ２および
Ｃ２は、ＬＳＢから３番目のビットを表している。従っ
て、Ｄ３とＤ２は、それぞれＬＳＢから４ビット目と３
ビット目のデータを表していることになる。即ち、この
実施例においては、Ｄｎなどの添字ｎがＬＳＢからの位
置（重み）を表している。以上のＢ２，Ｃ２，Ｄ２，Ｄ
３は、ＬＳＢとその次のビットが省略されたデータとな
されている（但し、後述するように、Ｂ２は、３ビット
のデータ（Ｂ２，Ｂ１，Ｂ０）のＭＳＢである）。
のそれぞれ１ビットのデータが、１ビット加算器１１に
より加算され、２ビットのデータ（Ｄ３，Ｄ２）が出力
されるようになされている。ここにおいて、Ｂ２および
Ｃ２は、ＬＳＢから３番目のビットを表している。従っ
て、Ｄ３とＤ２は、それぞれＬＳＢから４ビット目と３
ビット目のデータを表していることになる。即ち、この
実施例においては、Ｄｎなどの添字ｎがＬＳＢからの位
置（重み）を表している。以上のＢ２，Ｃ２，Ｄ２，Ｄ
３は、ＬＳＢとその次のビットが省略されたデータとな
されている（但し、後述するように、Ｂ２は、３ビット
のデータ（Ｂ２，Ｂ１，Ｂ０）のＭＳＢである）。
【００１５】この実施例においては、さらに４ビット加
算器１２が設けられており、２ビットのデータ（Ｂ１，
Ｂ０）、４ビットのデータ（Ａ３，Ａ２，Ａ１，Ａ
０）、ならびに１ビット加算器１１が出力する２ビット
のデータ（Ｄ３，Ｄ２）が加算され、５ビットのデータ
（Ｅ４，Ｅ３，Ｅ２，Ｅ１，Ｅ０）として出力されるよ
うになされている。２ビットのデータ（Ｂ１，Ｂ０）、
４ビットのデータ（Ａ３，Ａ２，Ａ１，Ａ０）、および
５ビットのデータ（Ｅ４，Ｅ３，Ｅ２，Ｅ１，Ｅ０）
は、それぞれＬＳＢまでのビットがすべて表されてお
り、省略されたビットは存在していない。
算器１２が設けられており、２ビットのデータ（Ｂ１，
Ｂ０）、４ビットのデータ（Ａ３，Ａ２，Ａ１，Ａ
０）、ならびに１ビット加算器１１が出力する２ビット
のデータ（Ｄ３，Ｄ２）が加算され、５ビットのデータ
（Ｅ４，Ｅ３，Ｅ２，Ｅ１，Ｅ０）として出力されるよ
うになされている。２ビットのデータ（Ｂ１，Ｂ０）、
４ビットのデータ（Ａ３，Ａ２，Ａ１，Ａ０）、および
５ビットのデータ（Ｅ４，Ｅ３，Ｅ２，Ｅ１，Ｅ０）
は、それぞれＬＳＢまでのビットがすべて表されてお
り、省略されたビットは存在していない。
【００１６】テーブル１には、最初、例えば図３（ａ）
に示すような信号が重み付けして記憶されている。即
ち、テーブル１は、ＬＳＢのデータを番号０のコラム
に、ＬＳＢから２番目のデータを番号１のコラムに、Ｌ
ＳＢから３番目のデータを番号２のコラム２に、ＬＳＢ
から４番目のデータをコラム３に、そしてＬＳＢから５
番目のデータをコラム４に、それぞれ分けて記憶するよ
うになされている。
に示すような信号が重み付けして記憶されている。即
ち、テーブル１は、ＬＳＢのデータを番号０のコラム
に、ＬＳＢから２番目のデータを番号１のコラムに、Ｌ
ＳＢから３番目のデータを番号２のコラム２に、ＬＳＢ
から４番目のデータをコラム３に、そしてＬＳＢから５
番目のデータをコラム４に、それぞれ分けて記憶するよ
うになされている。
【００１７】図２に示すように、入力信号としては、い
まの場合、３種類の信号が存在する。第１の信号は、４
ビットのデータＡ３乃至Ａ０であり、第２の信号は、３
ビットのデータＢ２乃至Ｂ０であり、第３の信号は、１
ビットのデータＣ２である。従って、これらの３つの信
号は、テーブル１の各行に分離して書き込まれている。
また、各行（各信号）において各データは、対応する重
みのコラムに書き込まれている。即ち、Ａ３乃至Ａ０
は、それぞれコラム３乃至０に記録されており、Ｂ２乃
至Ｂ０は、それぞれコラム２乃至０に記録されている。
そして、データＣ２はコラム２に書き込まれており、Ｃ
１，Ｃ０のデータは存在しないため、信号Ｃに対応する
コラム１と０にはデータが書き込まれていない。
まの場合、３種類の信号が存在する。第１の信号は、４
ビットのデータＡ３乃至Ａ０であり、第２の信号は、３
ビットのデータＢ２乃至Ｂ０であり、第３の信号は、１
ビットのデータＣ２である。従って、これらの３つの信
号は、テーブル１の各行に分離して書き込まれている。
また、各行（各信号）において各データは、対応する重
みのコラムに書き込まれている。即ち、Ａ３乃至Ａ０
は、それぞれコラム３乃至０に記録されており、Ｂ２乃
至Ｂ０は、それぞれコラム２乃至０に記録されている。
そして、データＣ２はコラム２に書き込まれており、Ｃ
１，Ｃ０のデータは存在しないため、信号Ｃに対応する
コラム１と０にはデータが書き込まれていない。
【００１８】最初にコマンダ２は、テーブル１に書き込
まれている信号Ｂ２，Ｃ２を読み出し、これに適応可能
な回路セルとして１ビット加算器１１を選択する（どの
データを読み出すか、またどの回路セルを選択するか
は、コマンダ２のプログラムによる）。このデータＢ２
とＣ２は、それぞれ３ビットのデータＢとＣのＭＳＢの
データであるが、それぞれＢ２とＣ２自体は１ビットの
データであるため、適用される回路セルとしては１ビッ
ト加算器が選択される。そこでコマンダ２は、ジェネレ
ータ３に対して選択した回路セル（１ビット加算器１
１）と対応する信号（Ｂ２，Ｃ２）の名称をジェネレー
タ３に通知する。
まれている信号Ｂ２，Ｃ２を読み出し、これに適応可能
な回路セルとして１ビット加算器１１を選択する（どの
データを読み出すか、またどの回路セルを選択するか
は、コマンダ２のプログラムによる）。このデータＢ２
とＣ２は、それぞれ３ビットのデータＢとＣのＭＳＢの
データであるが、それぞれＢ２とＣ２自体は１ビットの
データであるため、適用される回路セルとしては１ビッ
ト加算器が選択される。そこでコマンダ２は、ジェネレ
ータ３に対して選択した回路セル（１ビット加算器１
１）と対応する信号（Ｂ２，Ｃ２）の名称をジェネレー
タ３に通知する。
【００１９】ジェネレータ３は、コマンダ２より通知さ
れた信号名（Ｂ２，Ｃ２）のデータをテーブル１から取
り出す。その結果、図３（ｂ）に示すように、テーブル
１には信号名Ｂ２，Ｃ２のデータが除去されることにな
る。またこのとき、ジェネレータ３は、各データの添字
が重み（ビット位置）を表しており、Ｂ２とＣ２は同一
の重みを有しているため、これを相互に加算することが
可能であることを確認する。即ち、データＢ２とＣ２を
１ビット加算器１１により加算することは、論理的に正
しいと判定される。
れた信号名（Ｂ２，Ｃ２）のデータをテーブル１から取
り出す。その結果、図３（ｂ）に示すように、テーブル
１には信号名Ｂ２，Ｃ２のデータが除去されることにな
る。またこのとき、ジェネレータ３は、各データの添字
が重み（ビット位置）を表しており、Ｂ２とＣ２は同一
の重みを有しているため、これを相互に加算することが
可能であることを確認する。即ち、データＢ２とＣ２を
１ビット加算器１１により加算することは、論理的に正
しいと判定される。
【００２０】さらに、ジェネレータ３は、テーブル１か
ら読み出した信号名Ｂ２，Ｃ２のデータを、コマンダ２
より通知された回路セル（１ビット加算器１１）に演算
させる。そして、その結果得られた信号（Ｄ３，Ｄ２）
をテーブル１に供給し、記憶させる。上述したように、
Ｂ２，Ｃ２は、それぞれ第３ビット（重み）のデータで
あるから、Ｄ３は第４ビットのデータ、Ｄ２は第３ビッ
トのデータとなる。従って、図３（ｃ）に示すように、
Ｄ３とＤ２は、それぞれコラム３と２に書き込まれるこ
とになる。即ち、未処理の信号として、この時点におい
ては、４ビットの信号（Ａ３，Ａ２，Ａ１，Ａ０）と４
ビットの信号（Ｄ３，Ｄ２，Ｂ１，Ｂ０）が残ることに
なる。
ら読み出した信号名Ｂ２，Ｃ２のデータを、コマンダ２
より通知された回路セル（１ビット加算器１１）に演算
させる。そして、その結果得られた信号（Ｄ３，Ｄ２）
をテーブル１に供給し、記憶させる。上述したように、
Ｂ２，Ｃ２は、それぞれ第３ビット（重み）のデータで
あるから、Ｄ３は第４ビットのデータ、Ｄ２は第３ビッ
トのデータとなる。従って、図３（ｃ）に示すように、
Ｄ３とＤ２は、それぞれコラム３と２に書き込まれるこ
とになる。即ち、未処理の信号として、この時点におい
ては、４ビットの信号（Ａ３，Ａ２，Ａ１，Ａ０）と４
ビットの信号（Ｄ３，Ｄ２，Ｂ１，Ｂ０）が残ることに
なる。
【００２１】ジェネレータ３は、さらに、ここまでの処
理の結果として得られた信号および回路セルを回路情報
ファイル４に転送し、記憶させる。即ち、回路情報ファ
イル４には、図４（ａ）に示すように、信号Ｂ２とＣ２
を１ビット加算器１１で加算して、その出力が２ビット
のデータ（Ｄ３，Ｄ２）となることが記述される。
理の結果として得られた信号および回路セルを回路情報
ファイル４に転送し、記憶させる。即ち、回路情報ファ
イル４には、図４（ａ）に示すように、信号Ｂ２とＣ２
を１ビット加算器１１で加算して、その出力が２ビット
のデータ（Ｄ３，Ｄ２）となることが記述される。
【００２２】次に、コマンダ２は、テーブル１に残って
いる４ビットのデータ（Ａ３，Ａ２，Ａ１，Ａ０）と４
ビットのデータ（Ｄ３，Ｄ２，Ｂ１，Ｂ０）に適用可能
な回路セルとして４ビット加算器１２を選択する（上述
したように、適用可能な回路セルとしてはこの他種々の
回路が選択されるのであるが、説明の便宜上、いま技術
的に意味のある４ビット加算器１２が選択されたものと
する）。コマンダ２は、選択した４ビットの信号名（Ａ
３，Ａ２，Ａ１，Ａ０）と４ビットの信号名（Ｄ３，Ｄ
２，Ｂ１，Ｂ０）、ならびに選択した４ビット加算器１
２の名称をジェネレータ３に通知する。このとき、ジェ
ネレータ３は、通知された４ビットの信号（Ａ３，Ａ
２，Ａ１，Ａ０）と４ビットの信号（Ｄ３，Ｄ２，Ｂ
１，Ｂ０）をテーブル１から取り出す。これにより、こ
の時点において、図３（ｄ）に示すように、テーブル１
にはデータが存在しないことになる。
いる４ビットのデータ（Ａ３，Ａ２，Ａ１，Ａ０）と４
ビットのデータ（Ｄ３，Ｄ２，Ｂ１，Ｂ０）に適用可能
な回路セルとして４ビット加算器１２を選択する（上述
したように、適用可能な回路セルとしてはこの他種々の
回路が選択されるのであるが、説明の便宜上、いま技術
的に意味のある４ビット加算器１２が選択されたものと
する）。コマンダ２は、選択した４ビットの信号名（Ａ
３，Ａ２，Ａ１，Ａ０）と４ビットの信号名（Ｄ３，Ｄ
２，Ｂ１，Ｂ０）、ならびに選択した４ビット加算器１
２の名称をジェネレータ３に通知する。このとき、ジェ
ネレータ３は、通知された４ビットの信号（Ａ３，Ａ
２，Ａ１，Ａ０）と４ビットの信号（Ｄ３，Ｄ２，Ｂ
１，Ｂ０）をテーブル１から取り出す。これにより、こ
の時点において、図３（ｄ）に示すように、テーブル１
にはデータが存在しないことになる。
【００２３】ジェネレータ３は、このようにしてテーブ
ル１から取り出した４ビットの信号（Ａ３，Ａ２，Ａ
１，Ａ０）と４ビットの信号（Ｄ３，Ｄ２，Ｂ１，Ｂ
０）とを、選択された４ビット加算器１２に適用し、そ
の演算結果として５ビットのデータ（Ｅ４，Ｅ３，Ｅ
２，Ｅ１，Ｅ０）を得る。そして、このようにして得ら
れた５ビットの信号（Ｅ４，Ｅ３，Ｅ２，Ｅ１，Ｅ０）
をテーブル１に供給し、図３（ｅ）に示すように記憶さ
せる。また、これまでの処理により得られた信号名（Ａ
３，Ａ２，Ａ１，Ａ０）、（Ｄ３，Ｄ２，Ｂ１，Ｂ０）
および（Ｅ４，Ｅ３，Ｅ２，Ｅ１，Ｅ０）、ならびに選
択された４ビット加算器１２を回路情報ファイル４に転
送し、記憶させる（図４（ｂ））。
ル１から取り出した４ビットの信号（Ａ３，Ａ２，Ａ
１，Ａ０）と４ビットの信号（Ｄ３，Ｄ２，Ｂ１，Ｂ
０）とを、選択された４ビット加算器１２に適用し、そ
の演算結果として５ビットのデータ（Ｅ４，Ｅ３，Ｅ
２，Ｅ１，Ｅ０）を得る。そして、このようにして得ら
れた５ビットの信号（Ｅ４，Ｅ３，Ｅ２，Ｅ１，Ｅ０）
をテーブル１に供給し、図３（ｅ）に示すように記憶さ
せる。また、これまでの処理により得られた信号名（Ａ
３，Ａ２，Ａ１，Ａ０）、（Ｄ３，Ｄ２，Ｂ１，Ｂ０）
および（Ｅ４，Ｅ３，Ｅ２，Ｅ１，Ｅ０）、ならびに選
択された４ビット加算器１２を回路情報ファイル４に転
送し、記憶させる（図４（ｂ））。
【００２４】以上の処理により、回路情報ファイル４に
は図２に示したような回路記述が記憶されたことにな
る。そして、この時点においてテーブル１には、図３
（ｅ）に示すように、１行（１個）の信号のみが残って
いるため、これ以上の処理はできないことになり、回路
合成処理は終了される。
は図２に示したような回路記述が記憶されたことにな
る。そして、この時点においてテーブル１には、図３
（ｅ）に示すように、１行（１個）の信号のみが残って
いるため、これ以上の処理はできないことになり、回路
合成処理は終了される。
【００２５】以上の動作をジェネレータ３に対する命令
でさらに説明すると、次のようになる。
でさらに説明すると、次のようになる。
【００２６】 １ｂｉｔ Ａｄｄ（Ｂ２＋Ｃ２＝〔Ｄ３，Ｄ２〕） ｛ ＩＦ｛ＳＵＢ（Ｂ２）＝ＳＵＢ（Ｃ２）｝ ｛ generate 1bit Add Cell generate output sum D2, SUB(D2)=SUB(B2) generate signal-name of output D2 generate output sum D3, SUB(D3)=SUB(B2)+1 generate signal-name of output D3 ｝ ＥＬＳＥ ＲＥＪＥＣＴ １ｂｉｔ ＡＤＤ ｝ ４ｂｉｔ Ａｄｄ （〔Ａ３，Ａ２，Ａ１，Ａ０〕＋〔Ｄ３，Ｄ２，Ｂ１，Ｂ０〕 ＝〔Ｅ４，Ｅ３，Ｅ２，Ｅ１，Ｅ０〕） ｛ ＩＦ｛ＳＵＢ（Ａ３，Ａ２，Ａ１，Ａ０） ＝ＳＵＢ（Ｄ３，Ｄ２，Ｂ１，Ｂ０）｝ ｛ generate 4bit Add Cell generate output sum (E3,E2,E1,E0), SUB(E3,E2,E1,E0)=SUB(A3,A2,A1,A0) generate signal-name of output (E3,E2,E1,E0) generate output sum E4, SUB(E4)=SUB(A3)+1 generate signal-name of output E4 ｝ ＥＬＳＥ ＲＥＪＥＣＴ ４ｂｉｔ ＡＤＤ ｝
【００２７】最初にコマンダ２は、テーブル１を見てジ
ェネレータ３に対して信号名Ｂ２とＣ２のデータを加算
して、その出力を２ビットのデータ（Ｄ３，Ｄ２）とす
るために、１ビット加算器を発生することを命令する。
ェネレータ３に対して信号名Ｂ２とＣ２のデータを加算
して、その出力を２ビットのデータ（Ｄ３，Ｄ２）とす
るために、１ビット加算器を発生することを命令する。
【００２８】ジェネレータ３は、テーブル１からコマン
ダ２により指令された信号（Ｂ２，Ｃ２）を取り出す。
そして、信号Ｂ２とＣ２の重み（属性）を判定する。上
記した命令におけるＳＵＢ（ ）は、（ ）内の信号の
重みを表している。いまの場合、添字が信号名の一部で
あるとともに、重みを表しているため、次式のようにな
る。 ＳＵＢ（Ｂ２）＝ＳＵＢ（Ｃ２）＝２
ダ２により指令された信号（Ｂ２，Ｃ２）を取り出す。
そして、信号Ｂ２とＣ２の重み（属性）を判定する。上
記した命令におけるＳＵＢ（ ）は、（ ）内の信号の
重みを表している。いまの場合、添字が信号名の一部で
あるとともに、重みを表しているため、次式のようにな
る。 ＳＵＢ（Ｂ２）＝ＳＵＢ（Ｃ２）＝２
【００２９】Ｂ２とＣ２の重みが等しいと確認された場
合、１ビット加算器の回路セルが発生され、回路情報フ
ァイル４に転送される。Ｂ２とＣ２の重みが一致しない
場合においては、ジェネレータ３は回路セルの発生を拒
絶する。そして回路セルを発生するか、発生を拒絶した
とき、ジェネレータ３はコマンダ２に対してその旨を通
知する。コマンダ２は、この通知を受けて次の処理を開
始する。
合、１ビット加算器の回路セルが発生され、回路情報フ
ァイル４に転送される。Ｂ２とＣ２の重みが一致しない
場合においては、ジェネレータ３は回路セルの発生を拒
絶する。そして回路セルを発生するか、発生を拒絶した
とき、ジェネレータ３はコマンダ２に対してその旨を通
知する。コマンダ２は、この通知を受けて次の処理を開
始する。
【００３０】さらにジェネレータ３は、Ｄ２の重みをＢ
２の重みと等しい値に設定し、Ｄ２を出力する。同様に
して、Ｄ２の信号名も出力する。さらにジェネレータ３
は、Ｂ２の重みに１を加算し、それをＤ３の重みとす
る。そしてＤ３の値とＤ３の信号名を出力する。このＤ
２とＤ３は、テーブル１に出力されるとともに、回路情
報ファイル４に供給される。また、Ｄ２とＤ３の値と信
号名は、回路情報ファイル４にも出力される。
２の重みと等しい値に設定し、Ｄ２を出力する。同様に
して、Ｄ２の信号名も出力する。さらにジェネレータ３
は、Ｂ２の重みに１を加算し、それをＤ３の重みとす
る。そしてＤ３の値とＤ３の信号名を出力する。このＤ
２とＤ３は、テーブル１に出力されるとともに、回路情
報ファイル４に供給される。また、Ｄ２とＤ３の値と信
号名は、回路情報ファイル４にも出力される。
【００３１】次に、コマンダ２からジェネレータ３に対
して、テーブル１内の信号名（Ａ３，Ａ２，Ａ１，Ａ
０）と（Ｄ３，Ｄ２，Ｂ１，Ｂ０）を加算し、（Ｅ４，
Ｅ３，Ｅ２，Ｅ１，Ｅ０）とする４ビット加算器を発生
する旨の命令が入力される。そして上述した場合と同様
に、この場合においてもジェネレータ３は（Ａ３，Ａ
２，Ａ１，Ａ０）と（Ｄ３，Ｄ２，Ｂ１，Ｂ０）の４ビ
ット加算の確認の処理を行う。即ち、（Ａ３，Ａ２，Ａ
１，Ａ０）と（Ｄ３，Ｄ２，Ｂ１，Ｂ０）の重みを判定
し、両者の重みが一致する場合においては、４ビット加
算器の回路セルを回路情報ファイル４に出力する。両者
の重みが一致していない場合においては、ジェネレータ
３は４ビット加算器の回路セルの発生を拒絶する。
して、テーブル１内の信号名（Ａ３，Ａ２，Ａ１，Ａ
０）と（Ｄ３，Ｄ２，Ｂ１，Ｂ０）を加算し、（Ｅ４，
Ｅ３，Ｅ２，Ｅ１，Ｅ０）とする４ビット加算器を発生
する旨の命令が入力される。そして上述した場合と同様
に、この場合においてもジェネレータ３は（Ａ３，Ａ
２，Ａ１，Ａ０）と（Ｄ３，Ｄ２，Ｂ１，Ｂ０）の４ビ
ット加算の確認の処理を行う。即ち、（Ａ３，Ａ２，Ａ
１，Ａ０）と（Ｄ３，Ｄ２，Ｂ１，Ｂ０）の重みを判定
し、両者の重みが一致する場合においては、４ビット加
算器の回路セルを回路情報ファイル４に出力する。両者
の重みが一致していない場合においては、ジェネレータ
３は４ビット加算器の回路セルの発生を拒絶する。
【００３２】両者の重みが等しい場合、ジェネレータ３
はさらに（Ｅ３，Ｅ２，Ｅ１，Ｅ０）の重みを（Ａ３，
Ａ２，Ａ１，Ａ０）の重みと一致させ、この（Ｅ３，Ｅ
２，Ｅ１，Ｅ０）の値と、その信号名を出力する。ま
た、Ａ３の重みに１を加算した重みをＥ４の重みとし、
このＥ４の値と、その信号名を出力する。この（Ｅ３，
Ｅ２，Ｅ１，Ｅ０）とＥ４は、その重みとともにテーブ
ル１に供給され、重み毎に記憶される。また、同様のデ
ータが回路情報ファイル４にも転送され、記憶される。
はさらに（Ｅ３，Ｅ２，Ｅ１，Ｅ０）の重みを（Ａ３，
Ａ２，Ａ１，Ａ０）の重みと一致させ、この（Ｅ３，Ｅ
２，Ｅ１，Ｅ０）の値と、その信号名を出力する。ま
た、Ａ３の重みに１を加算した重みをＥ４の重みとし、
このＥ４の値と、その信号名を出力する。この（Ｅ３，
Ｅ２，Ｅ１，Ｅ０）とＥ４は、その重みとともにテーブ
ル１に供給され、重み毎に記憶される。また、同様のデ
ータが回路情報ファイル４にも転送され、記憶される。
【００３３】Ｅ４乃至Ｅ０の重みは、それぞれ４乃至０
とされるのはもとよりである。
とされるのはもとよりである。
【００３４】尚、上記実施例においては、信号の重みを
ジェネレータ３により確認するようにしたが、コマンダ
２により確認するようにすることもできる。また、この
コマンダ２とジェネレータ３は、これを一体化すること
も可能である。
ジェネレータ３により確認するようにしたが、コマンダ
２により確認するようにすることもできる。また、この
コマンダ２とジェネレータ３は、これを一体化すること
も可能である。
【００３５】さらに上記実施例においては、テーブル１
に信号を重みビット毎に整列して配列するようにした
が、重みを添付しているので、乱雑に格納することも可
能である。逆に、重み（属性）を添付する代りに、テー
ブルの内部に属性を示す列を設け、対応する列に格納す
るようにすることもできる。また、テーブルに記憶させ
る代りに、ポインタを用いることも可能である。
に信号を重みビット毎に整列して配列するようにした
が、重みを添付しているので、乱雑に格納することも可
能である。逆に、重み（属性）を添付する代りに、テー
ブルの内部に属性を示す列を設け、対応する列に格納す
るようにすることもできる。また、テーブルに記憶させ
る代りに、ポインタを用いることも可能である。
【００３６】
【発明の効果】以上の如く本発明の回路合成装置によれ
ば、重み付けして記憶手段に記憶した信号を適宜読み出
し、処理し、処理した結果得られた信号を再び重み付け
して記憶手段に記憶させるようにしたので、論理的に正
しい回路記述を得ることができる。従って、検証が不要
となり、迅速に所望の回路を設計することが可能にな
る。
ば、重み付けして記憶手段に記憶した信号を適宜読み出
し、処理し、処理した結果得られた信号を再び重み付け
して記憶手段に記憶させるようにしたので、論理的に正
しい回路記述を得ることができる。従って、検証が不要
となり、迅速に所望の回路を設計することが可能にな
る。
【図１】本発明の回路合成装置の一実施例の構成を示す
ブロック図である。
ブロック図である。
【図２】図１の実施例により記述されるデジタル演算回
路の構成例を示す図である。
路の構成例を示す図である。
【図３】図１のテーブル１の記録内容の変化を説明する
図である。
図である。
【図４】図１の回路情報ファイル４に書き込まれる内容
を説明する図である。
を説明する図である。
１ テーブル ２ コマンダ ３ ジェネレータ ４ 回路情報ファイル １１ １ビット加算器 １２ ４ビット加算器
Claims (5)
- 【請求項１】 重み付けした信号を記憶する記憶手段
と、 前記記憶手段に記憶されている前記信号を選択するとと
もに、その信号に適応可能な回路セルを選択する選択手
段と、 前記選択手段により選択された前記信号を前記記憶手段
から取り出し、その信号を前記回路セルにより処理した
結果得られた信号を前記記憶手段に供給して記憶させる
とともに、選択された前記信号と前記回路セル、および
前記回路セルにより処理した結果得られた前記信号を出
力する処理手段とを備えることを特徴とする回路合成装
置。 - 【請求項２】 前記選択手段は、選択した前記信号の重
み付けを確認することを特徴とする請求項１に記載の回
路合成装置。 - 【請求項３】 前記処理手段は、選択した前記信号の重
み付けを確認することを特徴とする請求項１に記載の回
路合成装置。 - 【請求項４】 前記記憶手段は、前記重み毎に前記信号
を記憶していることを特徴とする請求項１，２または３
に記載の回路合成装置。 - 【請求項５】 前記回路セルは加算器であり、合成され
る回路はデジタル演算回路であることを特徴とする請求
項１乃至４のいずれかに記載の回路合成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16369292A JP3185945B2 (ja) | 1992-05-29 | 1992-05-29 | 回路合成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16369292A JP3185945B2 (ja) | 1992-05-29 | 1992-05-29 | 回路合成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05334389A JPH05334389A (ja) | 1993-12-17 |
| JP3185945B2 true JP3185945B2 (ja) | 2001-07-11 |
Family
ID=15778794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16369292A Expired - Lifetime JP3185945B2 (ja) | 1992-05-29 | 1992-05-29 | 回路合成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3185945B2 (ja) |
-
1992
- 1992-05-29 JP JP16369292A patent/JP3185945B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05334389A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0161089B1 (en) | Double precision multiplier | |
| JP3359134B2 (ja) | 色信号処理装置 | |
| US6026489A (en) | Signal processor capable of executing microprograms with different step sizes | |
| JPS60160780A (ja) | 特殊効果用画像記憶装置 | |
| JP2000505268A (ja) | ｎ次元の色空間における補間方法 | |
| JP3185945B2 (ja) | 回路合成装置 | |
| JPS6030973B2 (ja) | 高速パタ−ン発生器 | |
| US5214611A (en) | Memory access device for accessing memory cell array diagonally | |
| WO2002017179A1 (en) | Electronic study method using multimedia | |
| JP3515170B2 (ja) | 実数または複素数用の乗算器 | |
| JP2001211349A (ja) | 伝達関数を実現する方法及び装置 | |
| JPS6223316B2 (ja) | ||
| JPH06324845A (ja) | 桁上げ先見加算器のコンピュータ支援設計方法 | |
| JP4106950B2 (ja) | 部品表データ出力装置およびその方法 | |
| US4326251A (en) | Monitoring system for a digital data processor | |
| JP3702475B2 (ja) | 回路自動生成装置 | |
| JPH07210457A (ja) | 記憶装置 | |
| JPH05257682A (ja) | マイクロプログラムメモリ出力回路 | |
| JPS5939048B2 (ja) | コ−ド変換方式 | |
| JPS63188250A (ja) | 任意語長記憶回路 | |
| JP2856161B2 (ja) | 表形式データ入出力装置 | |
| JPH0567172A (ja) | 論理合成システム | |
| JP3003340B2 (ja) | 基板ｃａｄシステム | |
| JP3268116B2 (ja) | 半導体集積回路 | |
| JPH06236680A (ja) | シリアルアドレス入力用メモリ装置及びシリアルアドレス発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |