JPH07210457A - 記憶装置 - Google Patents

Abstract

(57)【要約】 【目的】 記憶装置本来の構成ワード数よりも多くのワ
ード数のデータを記憶できるようにする。 【構成】 記憶すべきデータとその前のデータとの差を
表す差分データｄ２と、前のデータｄ１とを演算器２に
より加算することにより、差分データｄ２を差分をとる
前の元のデータｄ３に戻すとともに、比較器４により差
分データｄ２の値が所定値以内であるか否かを判定し、
その判定の結果出力されるフラグデータｆ１の値に応じ
て、差分データｄ２または元のデータｄ３の何れかをマ
ルチプレクサ５により選択し、このようにして選択した
データをメインメモリ６に記憶するようにすることによ
り、記憶すべきデータをデータ量が少ない差分データの
形でメインメモリ６に記憶した分だけ記憶領域を節約す
るようにして、記憶装置本来の構成ワード数よりも多く
のデータを記憶することができるようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は記憶装置に関し、特に、
画像データなどのように隣接画素とのデータ差が比較的
小さいデータを記憶させるのに用いて好適なものであ
る。

【０００２】

【従来の技術】一般に、データを記憶するための記憶装
置は、１ワード分のセルが多数配置されて構成されてい
る。そして、特定のデータを指定するのには、アドレス
信号が用いられる。すなわち、多数のセルの全てに番地
がつけられ、アドレス信号でその番地が指定されること
により、上記のように構成された多数のセルの中から１
つのセルが指定される。これにより、データの書き込み
や読み出しは、ワード単位で行われる。

【０００３】

【発明が解決しようとする課題】このように、従来の記
憶装置においては、記憶すべきデータをメモリに書き込
んだり、記憶したデータをメモリから読み出したりする
際には、これらの書き込みや読み出しを、記憶すべきデ
ータのワード単位で行うようになされていた。したがっ
て、このような記憶装置では、記憶装置本来の構成ワー
ド数を越える数のデータは記憶することができないとい
うのが実情であった。

【０００４】本発明は、このような事情に基づいてなさ
れたものであり、記憶装置本来の構成ワード数よりも多
くのワード数のデータを記憶することができる記憶装置
を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明の記憶装置は、デ
ィジタルデータを書き込んで記憶するとともに、外部か
ら与えられる読み出し命令に応じて上記書き込まれたデ
ータを読み出して出力するようにした半導体回路よりな
る記憶装置において、記憶すべきデータとその前のデー
タとの差が所定値以内であるか否かを判定する判定回路
と、上記判定回路の判定の結果に基づき、上記記憶すべ
きデータをそのまま記憶するか、あるいは差分データを
記憶するかを選択する選択回路とを具備するものであ
る。

【０００６】

【作用】本発明は上記技術手段より成るので、記憶すべ
きデータとその前のデータとの差が所定値以下の場合に
は、上記記憶すべきデータと等価のデータであり、しか
もデータ量が少ない差分データの形で選択的に記憶装置
に記憶されることとなり、差分データの形で記憶された
分だけ記憶領域が節約される。

【０００７】

【実施例】以下、本発明の記憶装置の一実施例を、図面
に基づいて説明する。図１は、本実施例の記憶装置の回
路構成を示す図である。図１において、外部から記憶装
置１に入力されるデータｄ２は、記憶すべきデータとそ
の前のデータとの差を表す差分データであるとする。

【０００８】また、記憶装置１の構成において、２は演
算器であり、外部から入力される差分データｄ２と、一
時記憶メモリ３に記憶されている演算器２による直前の
演算結果である前のデータｄ１とを加算することによ
り、差分データｄ２を差分をとる前の元のデータｄ３に
変換する。

【０００９】次いで、４は比較器であり、差分データｄ
２の値が所定値以内であるか否かを判定し、その判定の
結果に応じてフラグデータｆ１を出力する。すなわち、
差分データｄ２の値が所定値以内であるときは、フラグ
データｆ１として“１”を出力し、差分データｄ２の値
が所定値より大きいときは“０”を出力する。比較器４
はまた、判定の結果に応じて制御信号ＷＥＬ／ＷＥＨ
（Write Enable Low／Write Enable High ）の状態を切
り換える。

【００１０】次いで、５はマルチプレクサであり、比較
器４より与えられるフラグデータｆ１の値に応じて、差
分データｄ２または元のデータｄ３の何れかを選択して
出力する。すなわち、マルチプレクサ５は、フラグデー
タｆ１として“１”が与えられたときは、差分データｄ
２を選択して出力する。また、フラグデータｆ１として
“０”が与えられたときは、元のデータｄ３を選択して
出力する。

【００１１】次いで、６はメインメモリであり、マルチ
プレクサ５より出力される差分データｄ２または元のデ
ータｄ３の何れかを記憶する。この記憶に際しては、メ
インメモリ６の各アドレスの最上位ビット（ＭＳＢ）
に、記憶されるデータが差分データｄ２であるときは
“１”の値を記憶し、元のデータｄ３であるときは
“０”の値を記憶する。

【００１２】次いで、７は演算器であり、メインメモリ
６に記憶されているデータの読み出し時に、メインメモ
リ６から出力されるデータｄ５と、一時記憶メモリ８に
記憶されているマルチプレクサ９から直前に出力された
データｄ４とを加算する。これにより、データｄ５が差
分データである場合は、差分データｄ５は、演算器７に
より差分がとられる前の元のデータｄ６に戻される。

【００１３】９はマルチプレクサであり、メインメモリ
６に記憶されている各アドレスのＭＳＢの値に応じて、
メインメモリ６から出力されるデータｄ５または演算器
７の演算結果ｄ６の何れかを選択して出力する。

【００１４】すなわち、ＭＳＢの値が“１”のときは、
メインメモリ６より出力されるデータｄ５は差分データ
であるので、マルチプレクサ９は、演算器７により求め
られた元のデータｄ６を選択して出力する。また、ＭＳ
Ｂの値が“０”のときは、メインメモリ６より出力され
るデータｄ５は元のデータそのものであるので、マルチ
プレクサ９は、その元のデータｄ５そのものを選択して
出力する。

【００１５】次に、上記構成による記憶装置１のデータ
の記憶動作を、図２および図３に示す例を参照しながら
説明する。なお、図２は、記憶すべき画像データの一例
を示した図である。図２中の数値は、各画素における画
素値を示しており、この各画素値は８ビットのディジタ
ルデータであるとする。また、このような画素データを
記憶する図１のメインメモリ６の１ワードは、８ビット
で構成されているものとする。また、図３は、図２のよ
うな画像データがメインメモリ６に記憶された場合の記
憶内容を示している。

【００１６】まず、図２に示すような画素値１００（01
100100）の第１画素のデータが記憶装置１に入力される
と、その画素値１００（01100100）が、図３に示すメイ
ンメモリ６の第０アドレスにそのまま記憶される。この
とき、第０アドレスのＭＳＢには“０”の値が記憶され
る。

【００１７】次に、第２画素の画素値１００と、その前
のデータである第１画素の画素値１００との差分データ
が記憶装置１に入力されると、その差分データの値が所
定値以内であるか否か（本実施例の場合は、差分データ
の値が±４以内であるか否か）が比較器４により判定さ
れる。

【００１８】この場合、差分データの値は０であるの
で、比較器４では差分データの値は±４以内であると判
定される。これにより、比較器４からはフラグデータｆ
１として“１”の値が出力され、こうして出力されたフ
ラグデータ“１”がマルチプレクサ５に与えられる。

【００１９】マルチプレクサ５では、このようにして与
えられたフラグデータ“１”に応じて、差分データの値
０が選択される。そして、マルチプレクサ５により選択
された差分データの値０は、メインメモリ６に与えら
れ、図３に示すように、その第１アドレスの上位側４ビ
ットにこの差分データの値０（0000）が記憶される。こ
のとき、第１アドレスのＭＳＢには“１”の値が記憶さ
れる。

【００２０】ところで、メインメモリ６の１ワードは、
図４のように構成されている。そして、比較器４より与
えられる制御信号ＷＥＬ／ＷＥＨに応じて、その記憶位
置が制御されるように成されている。つまり、上述の例
では、制御信号ＷＥＨがオンとされ、制御信号ＷＥＬが
オフとされることにより、差分データの値０（0000）が
メインメモリ６の第１のアドレスの上位側４ビットに記
憶される。

【００２１】次に、第３画素の画素値９８と、その前の
データである第２画素の画素値１００との差分データが
記憶装置１に入力されると、その差分データの値が±４
以内であるか否かが比較器４により判定される。

【００２２】この場合は、差分データの値は−２であ
り、その値はやはり±４以内であるから、この差分デー
タの値−２を表す２の補数である（1110）が、上述した
のと同様にしてメインメモリ６に記憶される。この記憶
に際しては、制御信号ＷＥＨがオフとされ、制御信号Ｗ
ＥＬがオンとされることにより、差分データの値−２
（1110）がメインメモリ６の第１アドレスの下位側４ビ
ットに記憶される。

【００２３】次に、第４画素の画素値９３と、その前の
データである第３画素の画素値９８との差分データが記
憶装置１に入力されると、その差分データの値が±４以
内であるか否かが比較器４により判定される。

【００２４】この場合は、差分データの値は−５である
ので、比較器４では差分データの値は±４より大きいと
判定される。これにより、比較器４からはフラグデータ
ｆ１として“０”の値が出力され、このフラグデータ
“０”がマルチプレクサ５に与えられる。

【００２５】マルチプレクサ５では、このようにして与
えられたフラグデータ“０”に応じて、差分データの値
−５と一時記憶メモリ３に記憶されている前のデータで
ある第３画素の画素値９８とが演算器２により加算され
た結果である第４画素の画素値９３（01011101）が選択
される。

【００２６】そして、マルチプレクサ５により選択され
た第４画素の画素値９３（01011101）はメインメモリ６
に与えられ、図３に示すように、その第２アドレスにこ
の第４画素の画素値９３（01011101）がそのまま記憶さ
れる。このとき、第２アドレスのＭＳＢには“０”の値
が記憶される。

【００２７】以下同様にして、第５画素以降の各画素の
データが、差分データまたは元のデータの何れかの形で
メインメモリ６に順に記憶されていく。

【００２８】以上のように、記憶すべきデータとその前
のデータとの差が所定値以内である場合に、記憶すべき
データをデータ量が少ない差分データの形でメインメモ
リ６に記憶するようにする。これにより、差分データの
形で記憶した分だけメモリの記憶領域を節約することが
でき、記憶装置本来の構成ワード数よりも多くのワード
数のデータを記憶することができるようになる。

【００２９】特に、本実施例で取り扱う画像データは、
隣接画素とのデータ差が比較的小さいことが一般的であ
るので、隣接画素とのデータ差を表す差分データの値が
所定値以内となる場合が多くなる。したがって、記憶す
べきデータが差分データの形でメインメモリ６に記憶さ
れることが多くなり、それだけ一層メモリの記憶領域を
節約することができる。

【００３０】次に、上述のようにしてメインメモリ６に
記憶されたデータの読み出し動作について説明する。図
１において、まず、メインメモリ６の所定のアドレスに
書き込まれているデータｄ５がメインメモリ６から読み
出されるとともに、そのアドレスのＭＳＢの値がマルチ
プレクサ９に与えられる。マルチプレクサ９では、この
ＭＳＢの値をもとに、メインメモリ６から読み出される
データｄ５が元のデータそのものであるか、あるいは差
分データであるかが判断される。

【００３１】すなわち、ＭＳＢの値が“０”の場合は、
そのアドレスに記憶されていたデータは元のデータその
ものであると判断される。したがって、この場合は、メ
インメモリ６から読み出されたデータｄ４がマルチプレ
クサ９により選択されて外部に出力される。

【００３２】また、ＭＳＢの値が“１”の場合は、その
アドレスに記憶されていたデータは差分データであると
判断される。したがって、この場合は、メインメモリ６
から読み出された差分データｄ５と、一時記憶メモリ８
に記憶されていた直前のデータｄ４とを演算器７により
加算して生成した元のデータｄ６が、マルチプレクサ９
により選択されて外部に出力される。

【００３３】なお、上述の実施例では、１ワードが８ビ
ットで構成されているメインメモリ６に８ビットのディ
ジタルデータを順に書き込んで記憶していく場合につい
て説明したが、本発明はこれに限定されるものではな
い。

【００３４】例えば、本発明は、１ワードがｎビットで
構成されているメモリにｎビットのディジタルデータを
順に書き込んで記憶していく場合にも適用することがで
きる。この場合には、記憶すべきデータをそのまま記憶
するか、あるいは差分データを記憶するかの判定基準と
なる所定値は、記憶すべきデータのビット数ｎに応じた
適当な値にする。

【００３５】また、上述の実施例では、記憶装置の外部
より差分データが入力される場合のデータ記憶例につい
て説明したが、上述したような差分データではなく、通
常のデータが外部より入力される場合についても本発明
を適用することができる。この場合の記憶装置の構成例
を、図５に示す。なお、図５において、図１に示した構
成要素と同一の符号を付したものは、それぞれ同一機能
を有するものであるとする。

【００３６】図５において、記憶装置１０の外部より入
力された記憶すべきデータｄ７は、マルチプレクサ５と
差分データ生成回路１１とに与えられる。差分データ生
成回路１１では、現時点で入力されたデータとその前に
入力されたデータとの差を表す差分データｄ８が求めら
れる。そして、差分データ生成回路１１で求められた上
記差分データｄ８は、マルチプレクサ５と比較器４とに
与えられる。

【００３７】次いで、比較器４では、差分データ生成回
路１１より与えられた差分データｄ８の値が所定値以内
であるか否かの判定がなされる。そして、その判定の結
果に応じてフラグデータｆ１がマルチプレクサ５に与え
られるとともに、制御信号ＷＥＬ／ＷＥＨがメインメモ
リ６に与えられる。

【００３８】そして、このようにして与えられたフラグ
データｆ１の値に応じて、外部より入力された記憶すべ
きデータｄ７、または差分データ生成回路１１により生
成された差分データｄ８の何れかがマルチプレクサ５に
より選択される。マルチプレクサ５により選択されたデ
ータは、上述のようにして与えられた制御信号ＷＥＬ／
ＷＥＨのオン・オフ状態に応じて、メインメモリ６内の
所定の記憶領域に書き込まれて記憶される。

【００３９】こうしてメインメモリ６に記憶されたデー
タを読み出す際は、上述した実施例と同様にしてデータ
の読み出しが行われる。すなわち、メインメモリ６の各
アドレスに記憶されているＭＳＢの値に基づいて、メイ
ンメモリ６から読み出されたデータｄ１０が元のデータ
であるとマルチプレクサ９により判断されたときは、こ
のデータｄ１０がマルチプレクサ９により選択されて外
部に出力される。

【００４０】また、メインメモリ６から読み出されたデ
ータｄ１０が差分データであると判断されたときは、差
分データｄ１０と一時記憶メモリ８に記憶されていた直
前のデータｄ９とを演算器７により加算して生成した元
のデータｄ１１がマルチプレクサ９により選択されて外
部に出力される。

【００４１】

【発明の効果】以上説明したように本発明によれば、記
憶すべきデータとその前のデータとの差が所定値以内で
あるか否かに応じて、上記記憶すべきデータをそのまま
記憶するか、あるいは差分データを記憶するかを選択し
て記憶装置に記憶するようにしたので、データ量が少な
い差分データの形で記憶した分だけ上記記憶装置の記憶
領域を節約することができ、これにより、記憶装置本来
の構成ワード数よりも多くのワード数のデータを記憶す
ることが可能となり、記憶されるデータの量を増やすこ
とができる。

【図面の簡単な説明】

【図１】本発明の記憶装置の一実施例を示す回路構成図
である。

【図２】記憶すべき画像データの一例を示す図である。

【図３】メインメモリに記憶されるデータの一例を示す
概念図である。

【図４】メインメモリにおける１ワードの構成例を示す
図である。

【図５】本発明の記憶装置の他の実施例を示す回路構成
図である。

【符号の説明】

１ 記憶装置 ２ 演算器 ３ 一時記憶メモリ ４ 比較器 ５ マルチプレクサ ６ メインメモリ ７ 演算器 ８ 一時記憶メモリ ９ マルチプレクサ １０ 記憶装置 １１ 差分データ生成回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ディジタルデータを書き込んで記憶する
   とともに、外部から与えられる読み出し命令に応じて上
   記書き込まれたデータを読み出して出力するようにした
   半導体回路よりなる記憶装置において、 記憶すべきデータとその前のデータとの差が所定値以内
   であるか否かを判定する判定回路と、 上記判定回路の判定の結果に基づき、上記記憶すべきデ
   ータをそのまま記憶するか、あるいは差分データを記憶
   するかを選択する選択回路とを具備することを特徴とす
   る記憶装置。