JPS6320931A - Data transmission equipment - Google Patents

Data transmission equipment

Info

Publication number
JPS6320931A
JPS6320931A JP16617586A JP16617586A JPS6320931A JP S6320931 A JPS6320931 A JP S6320931A JP 16617586 A JP16617586 A JP 16617586A JP 16617586 A JP16617586 A JP 16617586A JP S6320931 A JPS6320931 A JP S6320931A
Authority
JP
Japan
Prior art keywords
converter
voltage
analog
signal
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16617586A
Other languages
Japanese (ja)
Inventor
Noboru Ueno
昇 上野
Naoki Masuda
直毅 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16617586A priority Critical patent/JPS6320931A/en
Publication of JPS6320931A publication Critical patent/JPS6320931A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate the need for the synchronization between a data source and sink and to improve the transmission efficiency by seinding a digital signal of plural channels while applying D/A conversion and decoding the signal to a data signal by A/D conversion at the receiving side. CONSTITUTION:Digital data signals I(1)-1(N) of N channels are inputted to an M-bit (M<=N) D/A converter 13 in a data source 11, where the signals ae converted into an analog data signal according to the logic level of each channel. Furthermore, an A/D converter 16 having the same bit number and the same voltage range as those of the transmission side converts the analog data signal voltage into a digital data signal in a data sink 15. Since an output voltage of the D/A converter 13 use a discrete value at each voltage corresponding to the least significant bit, when the number of channels N to be sent is smaller than the bit number M of the D/A converter 13, the output voltage change width is larger in using the high-order N bits at the input terminal of the converter and it is preferred to prevent transmission errors.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、多チャンネルのディジタルデータ信号を多
重化して伝送するデータ伝送装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data transmission device that multiplexes and transmits multi-channel digital data signals.

[従来の技術] 第5図は例えば情報処理学会編情報処理ハンドブックに
示された従来のデータ伝送装置を示す原理図である0図
において、1は送信装置であり、この送信装置1はNチ
ャンネル(N22)のディジタル信号I (1)〜I 
 (N)を受けるN個の入力端子2−1〜2−Nをもっ
た並列/直列変換器2をそなえている。
[Prior Art] FIG. 5 is a principle diagram showing a conventional data transmission device as shown, for example, in the Information Processing Handbook edited by the Information Processing Society of Japan. In FIG. (N22) digital signal I (1) to I
A parallel/serial converter 2 having N input terminals 2-1 to 2-N receiving (N) is provided.

4は伝送路、5は受信装置であり、この受信装置5はN
チャンネルのディジタル信号○(1)〜0(N)を出力
するN個の入力端子7−1〜?−Nをもった直列/並列
変換器3をそなえている。
4 is a transmission path, 5 is a receiving device, and this receiving device 5 is N
N input terminals 7-1 to ? which output channel digital signals ○(1) to 0(N)? -N is provided with a serial/parallel converter 3.

なお、ディジタル信号I(1)〜I (N) 。Note that the digital signals I(1) to I(N).

0(1)〜O(N)のうちの1つは同期をとるための信
号である。
One of 0(1) to O(N) is a signal for synchronization.

次に動作について説明する。Nチャンネルの入力信号I
 (1)〜I(N)が送信装置1へ入力されると、その
並列/直列変換器2によってNチャンネルの入力信号工
 (1)〜I  (N)は時間的に順序よく次々に切り
換えられて伝送路4側へ出力されてゆく。これにより伝
送路4には第6図に示すようにNチャンネルの信号が時
分割で伝送されてゆく。受信装置5においては、その直
列/並列変換器3によって伝送されてきた直列信号をN
チャンネルの出力線に次々と切り換えてゆく。このとき
、送信装置1で第1チヤンネルの信号を送ったときにそ
の信号が受信装置5で第1チヤンネルに出力されるよう
に、各チャンネルの切換は送信装置1と受信装置5とで
同期をとっておく必要があるので、この同期をとるため
に、例えば伝送するNチャンネルの信号の前後に特定の
スタート信号と終了信号とを付加して伝送する方法がと
られている。
Next, the operation will be explained. N channel input signal I
When (1) to I(N) are input to the transmitter 1, the N-channel input signal circuits (1) to I(N) are switched one after another in temporal order by the parallel/serial converter 2. It is output to the transmission line 4 side. As a result, N channel signals are transmitted to the transmission path 4 in a time-division manner as shown in FIG. In the receiving device 5, the serial signal transmitted by the serial/parallel converter 3 is converted into N
Switch to the output line of the channel one after another. At this time, the switching of each channel is synchronized between the transmitting device 1 and the receiving device 5 so that when the transmitting device 1 sends a signal of the first channel, the signal is output to the first channel in the receiving device 5. In order to achieve this synchronization, for example, a method is used in which a specific start signal and end signal are added before and after the N-channel signal to be transmitted.

[発明が解決しようとする問題点コ しかしながら、このような従来のデータ伝送装置は以上
のように構成されているので、送信装置側と受信装置側
のチャンネルを正しく対応させるために、送信側と受信
側とで同期をとる必要があり、本来の伝送信号の他に同
期をとるための信号を余分に送らなければならず、また
Nチャンネルの信号を時分割で多重化しているので、伝
送に時間がかかるという問題点がある。
[Problems to be Solved by the Invention] However, since such conventional data transmission devices are configured as described above, in order to correctly match the channels on the transmitting device side and the receiving device side, it is necessary to It is necessary to synchronize with the receiving side, and an extra signal for synchronization must be sent in addition to the original transmission signal.Also, since N channel signals are multiplexed by time division, transmission The problem is that it takes time.

この発明は上記のような問題点を解消するためになされ
たもので、送受信装置間で同期をとらなくても各チャン
ネルが正しく対応でき、また伝送効率の高いデータ伝送
装置を得ることを目的とする。
This invention was made in order to solve the above-mentioned problems, and the purpose is to provide a data transmission device that can correctly correspond to each channel without synchronization between transmitting and receiving devices and has high transmission efficiency. do.

[問題点を解決するための手段] この発明に係るデータ伝送装置は、送信装置おいて、複
数チャンネルのディジタルデータ信号をディジタル/ア
ナログ変換器(D/A変換器)でアナログデータ信号に
変換して伝送し、受信装置側で送信側のD/A変換器と
同じビット数のアナログ/ディジタル変換器(A/D変
換器)で元のチャンネル数のディジタルデータ信号に復
元するようにしたものである。
[Means for Solving the Problems] A data transmission device according to the present invention converts digital data signals of a plurality of channels into analog data signals using a digital/analog converter (D/A converter) in a transmitting device. The data is transmitted using an analog/digital converter (A/D converter) with the same number of bits as the transmitting D/A converter on the receiving device side to restore it to a digital data signal with the original number of channels. be.

[作 用] この発明におけるデータ伝送装置は、送信装置おいて、
D/A変換器によって複数チャンネルの入力ディジタル
データ信号をそのビットパターンに対応したレベルのア
ナログデータ信号に変換して伝送し、受信装置側では、
A/D変換器によって入力レベルに対応したビットパタ
ーンのディジタルデータ信号を出力する。
[Function] The data transmission device according to the present invention includes, in the transmitting device,
A D/A converter converts the input digital data signal of multiple channels into an analog data signal with a level corresponding to the bit pattern and transmits it, and on the receiving device side,
The A/D converter outputs a digital data signal with a bit pattern corresponding to the input level.

[発明の実施例] 以下、この発明の一実施例を図について説明する。第1
図において、11は送信装置であり、この送信装置11
はNチャンネル(N22)の入力デイジタルデータ信号
工 (1)〜I (N)を受けるN個の入力端子12−
1〜12−NをもったMビット(M2S)のD/A変換
器13をそなえている。
[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described with reference to the drawings. 1st
In the figure, 11 is a transmitting device, and this transmitting device 11
are input terminals 12- for receiving N channels (N22) of input digital data signal processing (1) to I (N).
It is provided with an M-bit (M2S) D/A converter 13 having 1 to 12-N.

14は伝送路、15は受信装置で、この受信装置15は
Nチャンネルの出力ディジタル信号o(1)〜O(N)
を出力する出力端子17−1〜17一NをもったD/A
変換器13と同じビット数のA/D変換器16をそなえ
ている。
14 is a transmission line, 15 is a receiving device, and this receiving device 15 receives output digital signals o(1) to O(N) of N channels.
D/A with output terminals 17-1 to 17-N that output
An A/D converter 16 having the same number of bits as the converter 13 is provided.

次に動作について説明する。まず送信装置11において
はNチャンネルのディジタルデータ信号■(1)〜I 
(N)はMビット(M2S)のD/A変換器13に入力
され、各チャンネルのロジックレベルに従ったアナログ
データ信号に変換される。
Next, the operation will be explained. First, in the transmitting device 11, N-channel digital data signals ■(1) to I
(N) is input to an M-bit (M2S) D/A converter 13 and converted into an analog data signal according to the logic level of each channel.

D/A変換器13のアナログ出力電圧は、入力されたN
チャンネルのディジタルデータ信号のロジックレベルの
組合せと1対1に対応しているので、このアナログデー
タ信号を伝送することによって入力ディジタルデータ信
号の情報を全て伝送することが可能となる。
The analog output voltage of the D/A converter 13 is the input N
Since there is a one-to-one correspondence with the combination of logic levels of the digital data signals of the channels, it is possible to transmit all the information of the input digital data signal by transmitting this analog data signal.

一方、受信装置15では、このアナログデータ信号電圧
を送信側と同じビット数でしかも同じ電圧範囲のA/D
変換器16を用いてディジタルデータ信号に変換する。
On the other hand, in the receiving device 15, this analog data signal voltage is transferred to an A/D converter having the same number of bits and the same voltage range as the transmitting side.
A converter 16 is used to convert the signal into a digital data signal.

これにより入力と対応した出力チャンネルに入力と同じ
ロジックレベルの信号が出力される。
As a result, a signal having the same logic level as the input is output to the output channel corresponding to the input.

D/A変換器13の出力電圧は、使用された最下位(1
番下位)のビットに相当する電圧毎にディスクリートな
値をとるので、伝送すべきチャンネル数NがD/A変換
器13のビット数Mよりも少ない場合には、変換器の入
力端子の上位Nビットを使用する方が、出力電圧の変化
幅が大きくなり伝送誤りを防止する上で好ましい。
The output voltage of the D/A converter 13 is the lowest value (1
Since a discrete value is taken for each voltage corresponding to the lower bit (lowest bit), if the number N of channels to be transmitted is less than the number M of bits of the D/A converter 13, the upper N It is preferable to use bits because the range of change in the output voltage becomes larger and transmission errors can be prevented.

なお、D/A変換器13とA/D変換器16はそれぞれ
の対応するチャンネルを使用することはいうまでもない
It goes without saying that the D/A converter 13 and the A/D converter 16 use their corresponding channels.

一般にD/A変換器は入力が変化すれば出力も変化する
が、A/D変換器は変換開始のパルス信号を入力しなけ
ればならない。
Generally, when the input of a D/A converter changes, the output changes, but an A/D converter requires input of a pulse signal to start conversion.

第5図に示す従来装置では、各チャンネルの信号は時分
割して伝送されるので、各瞬時には1つのチャンネルの
信号しか伝送されず、これにより受信側では送信側と同
期を左って、Nチャンネル分のデータを取り込まなけれ
ば正常に伝送が行なおれないが、本装置による伝送方式
では、伝送される信号の各瞬時においても入力されたデ
ィジタルデータ信号の全ての情報が含まれているので、
入力信号が変化する周期よりも速い周期で変換開始のパ
ルス信号を加えれば、A/D変換器16の出力には入力
デイジタルデータ信号工 (1)〜I (N)と同じパ
ターンを得ることができる。
In the conventional device shown in Fig. 5, the signals of each channel are transmitted in a time-division manner, so only one channel's signal is transmitted at each instant, and as a result, the receiving side is out of synchronization with the transmitting side. , transmission cannot be performed normally unless data for N channels is captured, but with the transmission method using this device, all the information of the input digital data signal is included at each instant of the transmitted signal. Because there are
If a pulse signal for starting conversion is added at a cycle faster than the cycle at which the input signal changes, the same pattern as input digital data signal processing (1) to I (N) can be obtained at the output of the A/D converter 16. can.

なお上記実施例では、D/A変換器13のアナログデー
タ出力をそのまま伝送する例を示したが、D/A変換器
13の出力電圧は、使用された一番下位のビットに相当
する電圧毎のディスクリートな値をとり、これに対応し
て電圧範囲、ビット数の同じA/D変換器であれば、そ
のディスクリートな値の間の電圧値に対しては低い方の
電圧レベルに対応した出カバターンとなるので、D/A
変換器13の出力電圧をそのまま伝送してA/D変換す
るよりは、途中でA/D変換器16の出カバターンが変
化しない範囲で、電圧を加算しておくほうが、伝送途中
での信号の変動に対する裕度が増し好ましい。加算する
電圧としては、前記のように送信側のD/A変換器13
において使用された一番下位のビットに相当する電圧変
化幅未満の電圧であることが必要であるが、伝送途中で
の信号の変動に対する裕度からは、この電圧変化幅の2
分の1程度の電圧が良い。
In the above embodiment, an example was shown in which the analog data output of the D/A converter 13 is transmitted as is, but the output voltage of the D/A converter 13 is changed every voltage corresponding to the lowest bit used. Correspondingly, if the A/D converter has the same voltage range and the same number of bits, the output corresponding to the lower voltage level will be obtained for the voltage value between the discrete values. Since it will be a cover turn, D/A
Rather than transmitting the output voltage of the converter 13 as it is and A/D converting it, it is better to add the voltage within the range where the output pattern of the A/D converter 16 does not change during the transmission. This is preferable because it increases the margin against fluctuations. The voltage to be added is determined by the D/A converter 13 on the transmitting side as described above.
It is necessary that the voltage is less than the voltage change width corresponding to the lowest bit used in
A voltage of about 1/2 is good.

第2図はD/A変換器13の出力側に電圧加算器をもつ
実施例を示すブロック図で、図において、18は電圧加
算器、19は加算電圧源である。なお、他の符号で第1
図と同じ符号は第1図に示すものと同じものを示す。
FIG. 2 is a block diagram showing an embodiment in which a voltage adder is provided on the output side of the D/A converter 13. In the figure, 18 is a voltage adder and 19 is an addition voltage source. In addition, the first
The same reference numerals as in the figure indicate the same parts as shown in FIG.

また、第2図に示す例では、送信装置11内で電圧を加
算する例を示したが、第3図に示すように、受信側で加
算するようにしても良い。
Further, in the example shown in FIG. 2, the voltages are added within the transmitting device 11, but as shown in FIG. 3, the voltages may be added on the receiving side.

また、今まで示した実施例では、送信¥i置11のアナ
ログ出力をそのまま伝送する例を示したが、伝送路14
に光伝送系を使用するなど、電圧値の変化が考えられる
ときには、第4図に示すようにアナログ出力を電圧/周
波数変換器(V/F変換器)20により周波数変調され
たパルス列に変換して、受信装置15で周波数/電圧変
換器(F/V変換器)21によりアナログデータ信号に
戻すようにすれば、伝送路14の電圧変動に影響される
ことなく正確な伝送ができる。
In addition, in the embodiments shown so far, an example was shown in which the analog output of the transmission line 11 is transmitted as is, but the transmission line 14
When a change in voltage value is considered, such as when using an optical transmission system for If the receiving device 15 converts the signal back to an analog data signal using a frequency/voltage converter (F/V converter) 21, accurate transmission can be performed without being affected by voltage fluctuations on the transmission path 14.

[発明の効果] 以上のようにこの発明によれば、複数チャンネルのディ
ジタルデータ信号を伝送するのにD/A変換器でアナロ
グデータ信号に変換して伝送し、受信側のA/D変換器
で元のディジタルデータ信号に復元するように構成した
ので、送受信装置間で同期をとる必要がなく、また伝送
効率の高いものが得られる効果がある。
[Effects of the Invention] As described above, according to the present invention, when transmitting a plurality of channels of digital data signals, the D/A converter converts the signals into analog data signals and transmits them, and the A/D converter on the receiving side Since the configuration is such that the original digital data signal is restored, there is no need to synchronize between the transmitting and receiving devices, and high transmission efficiency can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の第1実施例としてのデータ伝送装置
を示すブロック図、第2図はこの発明の第2実施例とし
てのデータ伝送装置を示すブロック図、第3図はこの発
明の第3実施例としてのデータ伝送装置を示すブロック
図、第4図はこの発明の第4実施例としてのデータ伝送
装置を示すブロック図であり、第5図は従来のデータ伝
送装置を示すブロック図、第6図は従来のデータ伝送装
置の伝送信号列を示す模式図である。 図において、11−送信装置、 12−1〜12−N−
・入力端子、13−D/A変換器、14−伝送路。 15−・受信装置、16−A/D変換器、17−1〜1
7−N−出力端子、18−電圧加算器、19−電圧源、
20=V/F変換器、21−F/V変換器。 なお、図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is a block diagram showing a data transmission device as a first embodiment of the invention, FIG. 2 is a block diagram showing a data transmission device as a second embodiment of the invention, and FIG. 3 is a block diagram showing a data transmission device as a second embodiment of the invention. FIG. 4 is a block diagram showing a data transmission device as a fourth embodiment of the present invention, and FIG. 5 is a block diagram showing a conventional data transmission device. FIG. 6 is a schematic diagram showing a transmission signal train of a conventional data transmission device. In the figure, 11- transmitter, 12-1 to 12-N-
- Input terminal, 13-D/A converter, 14-transmission line. 15-・Receiving device, 16-A/D converter, 17-1 to 1
7-N-output terminal, 18-voltage adder, 19-voltage source,
20=V/F converter, 21-F/V converter. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.

Claims (5)

【特許請求の範囲】[Claims] (1)複数チャンネルのディジタルデータ信号をディジ
タル/アナログ変換器によつてアナログデータ信号に変
換して送信する送信装置と、同送信装置からのアナログ
データ信号を伝送する伝送路と、同伝送路を通じ伝送さ
れてきた上記送信装置からのアナログデータ信号を受信
し上記の送信装置内のディジタル/アナログ変換器と同
じビット数、同じ電圧範囲のアナログ/ディジタル変換
器によつてディジタルデータ信号に復元する受信装置と
をそなえて構成されたことを特徴とするデータ伝送装置
(1) A transmitting device that converts digital data signals of multiple channels into analog data signals using a digital/analog converter, and a transmission line that transmits the analog data signals from the transmitting device, and Receiving the transmitted analog data signal from the transmitting device and restoring it to a digital data signal using an analog/digital converter with the same number of bits and the same voltage range as the digital/analog converter in the transmitting device. 1. A data transmission device comprising:
(2)上記送信装置内の上記ディジタル/アナログ変換
器と上記受信装置内の上記アナログ/ディジタル変換器
との間に、電圧加算手段が設けられたことを特徴とする
特許請求の範囲第1項記載のデータ伝送装置。
(2) Claim 1, characterized in that voltage adding means is provided between the digital/analog converter in the transmitting device and the analog/digital converter in the receiving device. The data transmission device described.
(3)上記電圧加算手段によつて加算される電圧として
、上記ディジタル/アナログ変換器で使用された最下位
の入力チャンネルのロジックレベルが変化したときの出
力電圧の変化幅未満の電圧を使用することを特徴とする
特許請求の範囲第2項記載のデータ伝送装置。
(3) As the voltage added by the voltage adding means, a voltage less than the change width of the output voltage when the logic level of the lowest input channel used in the digital/analog converter changes is used. A data transmission device according to claim 2, characterized in that:
(4)上記電圧加算手段によつて加算される電圧として
、上記ディジタル/アナログ変換器で使用された最下位
の入力チャンネルのロジックレベルが変化したときの出
力電圧の変化幅の2分の1の電圧を使用することを特徴
とする特許請求の範囲第2項または第3項に記載のデー
タ伝送装置。
(4) The voltage added by the voltage adding means is one half of the change width of the output voltage when the logic level of the lowest input channel used in the digital/analog converter changes. The data transmission device according to claim 2 or 3, characterized in that the data transmission device uses voltage.
(5)上記送信装置においてアナログデータ信号がアナ
ログ電圧信号として出力され、同アナログ電圧信号を電
圧/周波数変換して周波数変調されたパルス列信号に変
換する電圧/周波数変換器が設けられるとともに、上記
電圧/周波数変換器からの上記パルス列信号を周波数/
電圧変換してアナログ電圧信号に変換する周波数/電圧
変換器が設けられたことを特徴とする特許請求の範囲第
1項ないし第4項のいずれかに記載のデータ伝送装置。
(5) The transmitting device outputs an analog data signal as an analog voltage signal, and is provided with a voltage/frequency converter that converts the analog voltage signal into a frequency-modulated pulse train signal; /Convert the above pulse train signal from the frequency converter to frequency/
5. The data transmission device according to claim 1, further comprising a frequency/voltage converter that converts voltage into an analog voltage signal.
JP16617586A 1986-07-14 1986-07-14 Data transmission equipment Pending JPS6320931A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16617586A JPS6320931A (en) 1986-07-14 1986-07-14 Data transmission equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16617586A JPS6320931A (en) 1986-07-14 1986-07-14 Data transmission equipment

Publications (1)

Publication Number Publication Date
JPS6320931A true JPS6320931A (en) 1988-01-28

Family

ID=15826466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16617586A Pending JPS6320931A (en) 1986-07-14 1986-07-14 Data transmission equipment

Country Status (1)

Country Link
JP (1) JPS6320931A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266722B1 (en) 1998-07-31 2001-07-24 Mitsubishi Denki Kabushiki Kaisha Multi-value logic device, bus system of multi-value logic devices connected with shared bus, and network system of information processors loaded with multi-value logic devices and connected with shared network
WO2009084107A1 (en) * 2007-12-28 2009-07-09 Fujitsu Limited Information procesor, access method of information processor and program for making computer perform access method
JP2017047816A (en) * 2015-09-03 2017-03-09 株式会社デンソー Input data processing system
JP2017218081A (en) * 2016-06-09 2017-12-14 日立オートモティブシステムズ株式会社 Electronic control device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266722B1 (en) 1998-07-31 2001-07-24 Mitsubishi Denki Kabushiki Kaisha Multi-value logic device, bus system of multi-value logic devices connected with shared bus, and network system of information processors loaded with multi-value logic devices and connected with shared network
WO2009084107A1 (en) * 2007-12-28 2009-07-09 Fujitsu Limited Information procesor, access method of information processor and program for making computer perform access method
JP2017047816A (en) * 2015-09-03 2017-03-09 株式会社デンソー Input data processing system
JP2017218081A (en) * 2016-06-09 2017-12-14 日立オートモティブシステムズ株式会社 Electronic control device

Similar Documents

Publication Publication Date Title
US5570356A (en) High bandwidth communications system having multiple serial links
JPS6143895A (en) Method and device for synchronizing telephone exchanger
JPS6320931A (en) Data transmission equipment
JPS6370632A (en) Line switching system
US6037884A (en) Technique to encode multiple digital data streams in limited bandwidth for transmission in a single medium
US7262645B2 (en) System and method for adjusting the phase of a frequency-locked clock
JPH0712159B2 (en) Higher-order digital transmission system
EP0367221B1 (en) Drop/insert multiplexer for data channel access units
JP2692476B2 (en) Frame synchronization system
US4110563A (en) Traffic sensitive modulation system
KR100198785B1 (en) Apparatus for transmitting frequency information
JP2988120B2 (en) Digital transmitter, digital receiver and stuff synchronous multiplex transmitter
JP2967705B2 (en) Frame synchronization method
JPH0828695B2 (en) Channel access method
JPH06252870A (en) Data multiplexing transmission system
JP2541121B2 (en) DS3 frame transceiver
JP2674799B2 (en) High efficiency digital add / drop device
KR940008107B1 (en) Data transmitting apparatus
JP3248503B2 (en) Time division multiplexing circuit and time division multiplexing method
JPH04176225A (en) Multi-channel signal synchronization multiplex transmission system
JPS58127443A (en) Digital multiplex communication system
JPS61125240A (en) System split system in pcm communication
JPH06125356A (en) Synchronization circuit
JPH0438174B2 (en)
JPH0234538B2 (en)