JPS63209173A - 絶縁ゲ−ト型サイリスタの電極配線構造 - Google Patents
絶縁ゲ−ト型サイリスタの電極配線構造Info
- Publication number
- JPS63209173A JPS63209173A JP4135787A JP4135787A JPS63209173A JP S63209173 A JPS63209173 A JP S63209173A JP 4135787 A JP4135787 A JP 4135787A JP 4135787 A JP4135787 A JP 4135787A JP S63209173 A JPS63209173 A JP S63209173A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- turn
- conductivity type
- insulating film
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 3
- 230000003190 augmentative effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 241001474791 Proboscis Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔尾切の目的〕
(産業上の利用分野)
本活量は、絶縁ゲート載サイリスタの9億配鎌構造に関
する。
する。
(従来の技討)
絶縁ゲート駿ナイリスタは、ゲート電極に直圧を印υ口
すると第244をエミツタ層と第2導4MベースIdと
が絶縁ゲート櫨トランジスタにより短絡されることによ
ってターンオンするサイリスタである。この■乍は電圧
・[tlJ 81型であるため小さなデート―カしか必
要こしない。し力1し、この構成だけでは自己ターンオ
フができないため、第14′を型ベースl−に剃陶屯極
を設け、この制−1甑に負のバイアスを印v口してアノ
ード4流の−Stベース心流として外部1c排出するこ
とにより自己ターンオフするようVC構構成れる絶縁ゲ
ート型サイリスタが提案されている。
すると第244をエミツタ層と第2導4MベースIdと
が絶縁ゲート櫨トランジスタにより短絡されることによ
ってターンオンするサイリスタである。この■乍は電圧
・[tlJ 81型であるため小さなデート―カしか必
要こしない。し力1し、この構成だけでは自己ターンオ
フができないため、第14′を型ベースl−に剃陶屯極
を設け、この制−1甑に負のバイアスを印v口してアノ
ード4流の−Stベース心流として外部1c排出するこ
とにより自己ターンオフするようVC構構成れる絶縁ゲ
ート型サイリスタが提案されている。
第2図は自己ターンオフが可能な絶縁ゲート型サイリス
タの素子断面図である5図にSいて、1はp型エミッタ
噛、2はn+型バッファ一層、3はn型ベース層、4は
p型ベースj−15はn型エミッタ1−である。p型エ
ミッタ層lにはアノード電極6が、n型エミツタ層5に
はカソード電極【2がそれぞれオーミックに嘔付けられ
てサイリスタdj造を収している。n型エミツタ層5と
n型ベース1藷30間に挟まれたp型ベースj# 4茨
面にゲート絶縁膜7を介してゲート電極8を形成してタ
ーンオン用nチャネル絶縁ゲートトランジスタを構成し
ている。9はゲートt+Ii8を低抵抗1ヒするための
金属膜である。ゲート電極8に正の電圧を印り口すると
、n型エミッタtfII5はゲートを極8の下のp型ベ
ース744衆面にできたチャネルを介してn型ベース層
3と短絡し、n型ベースfil 3内に電子が注入され
る。p型エミッタ41からはそれに見廿りた献の正孔が
n型ベース1f1円に注入されて、その結果サイリスタ
はターンオンスル。一方、p型ベー:2.1i4Vcは
制6111fjllが設はラレテイル。
タの素子断面図である5図にSいて、1はp型エミッタ
噛、2はn+型バッファ一層、3はn型ベース層、4は
p型ベースj−15はn型エミッタ1−である。p型エ
ミッタ層lにはアノード電極6が、n型エミツタ層5に
はカソード電極【2がそれぞれオーミックに嘔付けられ
てサイリスタdj造を収している。n型エミツタ層5と
n型ベース1藷30間に挟まれたp型ベースj# 4茨
面にゲート絶縁膜7を介してゲート電極8を形成してタ
ーンオン用nチャネル絶縁ゲートトランジスタを構成し
ている。9はゲートt+Ii8を低抵抗1ヒするための
金属膜である。ゲート電極8に正の電圧を印り口すると
、n型エミッタtfII5はゲートを極8の下のp型ベ
ース744衆面にできたチャネルを介してn型ベース層
3と短絡し、n型ベースfil 3内に電子が注入され
る。p型エミッタ41からはそれに見廿りた献の正孔が
n型ベース1f1円に注入されて、その結果サイリスタ
はターンオンスル。一方、p型ベー:2.1i4Vcは
制6111fjllが設はラレテイル。
このサイリスタをターンオフする時は、この利(2)電
極11に負のバイアスを印υ口すると、n型エミッタ+
45を通りてカソード電極12へ流れていたアノード電
流の一部がベースIdLfft、として制−電極11か
ら外部へ排出され、その結果サイリスタはターンオフす
る。なお、このIII @ t%i11はターンオンの
時にも使用することができる。即ち、ターンオンの絵に
、デー) 2 +* sに正の電圧を印7JOすると同
時に、iff!Na1電極11にも正の電圧2印+J[
lしてp型ベース層4にベース電流を送りこめば。
極11に負のバイアスを印υ口すると、n型エミッタ+
45を通りてカソード電極12へ流れていたアノード電
流の一部がベースIdLfft、として制−電極11か
ら外部へ排出され、その結果サイリスタはターンオフす
る。なお、このIII @ t%i11はターンオンの
時にも使用することができる。即ち、ターンオンの絵に
、デー) 2 +* sに正の電圧を印7JOすると同
時に、iff!Na1電極11にも正の電圧2印+J[
lしてp型ベース層4にベース電流を送りこめば。
n型エミツタ層50両側からターンオンが進行し。
ターンオン時間を短(することができる。lOはゲート
絶縁膜8とカソード電極12とを絶縁する絶縁膜であり
、13はセtli[[極11とカソード電極12とを絶
縁する絶縁膜である。
絶縁膜8とカソード電極12とを絶縁する絶縁膜であり
、13はセtli[[極11とカソード電極12とを絶
縁する絶縁膜である。
この絶縁ゲート型サイリスタを嶋速にターンオン、ター
ンオフするためIcはnfiエミッタ45の1鴫の政・
洲比が不可欠である。即ち、ターンオンする慟廿には、
最初p型ベース層4の端部から起こる注入がn型エミツ
タ層5全体に広がるまでにはプラズマスプレッドするた
めの時間を要するのでn型エミッタ150幅が小さいほ
どターンオフ時間は少なくてすむと、一方、ターンオフ
する1合VCは、n型エミッタ1−5の下のp型ベース
層4の抵抗が小さいほど;llJ@tt、@11から効
率良(ベース電流を引き出せるのでn型エミッタ;i#
50幅が小さいほどターンオフ時間が少なくてすむため
である。
ンオフするためIcはnfiエミッタ45の1鴫の政・
洲比が不可欠である。即ち、ターンオンする慟廿には、
最初p型ベース層4の端部から起こる注入がn型エミツ
タ層5全体に広がるまでにはプラズマスプレッドするた
めの時間を要するのでn型エミッタ150幅が小さいほ
どターンオフ時間は少なくてすむと、一方、ターンオフ
する1合VCは、n型エミッタ1−5の下のp型ベース
層4の抵抗が小さいほど;llJ@tt、@11から効
率良(ベース電流を引き出せるのでn型エミッタ;i#
50幅が小さいほどターンオフ時間が少なくてすむため
である。
しかし、このような要求に従りてn型工ξツタ115の
幅をづ\さくしていくと、素子の実効的な通1M、面積
は減少してしまうことになる。これを回避するためには
、n型エミツタ層50幅を小さくすると同時に、その池
の部分の寸法も微細化してい(必昶がある。その時に最
も問題となるのが電極配線の高抵抗比である。従来の絶
縁ゲート型サイリスタでは、ゲート′c!i極10とカ
ソード電極12については低抵抗比するための方策をA
じている。
幅をづ\さくしていくと、素子の実効的な通1M、面積
は減少してしまうことになる。これを回避するためには
、n型エミツタ層50幅を小さくすると同時に、その池
の部分の寸法も微細化してい(必昶がある。その時に最
も問題となるのが電極配線の高抵抗比である。従来の絶
縁ゲート型サイリスタでは、ゲート′c!i極10とカ
ソード電極12については低抵抗比するための方策をA
じている。
ゲート1極100幅が小さくなV配−抵抗が大きくなる
と、ゲート”!を他10を流れるt九が減少するのでゲ
ートtmloに正礪圧を印7Ju L/てから絶縁ゲー
トが充電されてp型ベース層44部の表面にチャネルが
できるまでの時間が長くなり、ターンオン時間がのびて
しまう。これを防ぐためにはゲート電極8の材料として
一役的に使用されているドープドポリシリコンよりも抵
抗率の小さな金鴎珪比、吻や金1そのものをゲート電極
8の上に形成する方法が有効である。金目はドープドポ
リシリコンに比べてシート抵抗値が1/100Lかない
ので膜厚が薄(でも十分に低抵抗比でき、ゲート電極の
厚さを薄(して設差を小さくすることができ多11i!
配球にも適している。一方、のカソード電極」2はnf
iエミッタ層5の上にだけ2線したのでは抵抗が高(な
るので、ゲート電極8zよび訓−′d極11の上に絶縁
@102よび絶縁膜13を形成し。
と、ゲート”!を他10を流れるt九が減少するのでゲ
ートtmloに正礪圧を印7Ju L/てから絶縁ゲー
トが充電されてp型ベース層44部の表面にチャネルが
できるまでの時間が長くなり、ターンオン時間がのびて
しまう。これを防ぐためにはゲート電極8の材料として
一役的に使用されているドープドポリシリコンよりも抵
抗率の小さな金鴎珪比、吻や金1そのものをゲート電極
8の上に形成する方法が有効である。金目はドープドポ
リシリコンに比べてシート抵抗値が1/100Lかない
ので膜厚が薄(でも十分に低抵抗比でき、ゲート電極の
厚さを薄(して設差を小さくすることができ多11i!
配球にも適している。一方、のカソード電極」2はnf
iエミッタ層5の上にだけ2線したのでは抵抗が高(な
るので、ゲート電極8zよび訓−′d極11の上に絶縁
@102よび絶縁膜13を形成し。
その上に素子全面にわたりてカソードl!!112を厚
(形成する方法がとられてきた。カソード電極12はア
ノード電流が流れるため素子の中で最も低抵抗比しなけ
ればならないため、このように一番上層に厚(形成する
ことが不可欠である。最後に残った制御IIat極11
については、従来の配線構造では膜厚を厚くするしかな
(低抵抗Cヒには限界がありた。そのため、制菌電極1
1からベース電流が効率良く引き出せずターンオフ時間
が長くなったり1幅の侠い制#Il極の末端ではターン
オフが遅れてアノードTjLR,が集中し破壊に至ると
いう問題が生じていた。
(形成する方法がとられてきた。カソード電極12はア
ノード電流が流れるため素子の中で最も低抵抗比しなけ
ればならないため、このように一番上層に厚(形成する
ことが不可欠である。最後に残った制御IIat極11
については、従来の配線構造では膜厚を厚くするしかな
(低抵抗Cヒには限界がありた。そのため、制菌電極1
1からベース電流が効率良く引き出せずターンオフ時間
が長くなったり1幅の侠い制#Il極の末端ではターン
オフが遅れてアノードTjLR,が集中し破壊に至ると
いう問題が生じていた。
(色間が解決しようとする問題点)
以上のように従来の絶縁ゲート型サイリスタの1峨配緑
構造では、1lHat極の抵抗が太き(、ターンオフ能
力が低いという問題があった。
構造では、1lHat極の抵抗が太き(、ターンオフ能
力が低いという問題があった。
本錯明は、この様な問題を解決した絶縁ゲート型サイリ
スタの成極配、銀構造を提供することを目的とす・bo 〔清明の4戎〕 (間遣屯を解決するための手段) 本清明のf3縁ゲート型サイリスタの′亀他配線構債は
、1flJ FMJ’、t fflの厚さを増すだけで
な(平面方向にも延在させたことを1!!徴とする。
スタの成極配、銀構造を提供することを目的とす・bo 〔清明の4戎〕 (間遣屯を解決するための手段) 本清明のf3縁ゲート型サイリスタの′亀他配線構債は
、1flJ FMJ’、t fflの厚さを増すだけで
な(平面方向にも延在させたことを1!!徴とする。
(作用)
本発明の電極配線構造によれば、制御電極の断面積を数
倍にできるため、配線抵抗を数分の1まで小さくするこ
とができる。その結果、ターンオフ時間が短(、ピーク
ターンオフ1[流の大きな絶縁ゲート梨サイリスタを実
現することができる。
倍にできるため、配線抵抗を数分の1まで小さくするこ
とができる。その結果、ターンオフ時間が短(、ピーク
ターンオフ1[流の大きな絶縁ゲート梨サイリスタを実
現することができる。
(実施例)
以下、本発明の実施列を図面を参照して説明する。
第1図は本錯明の実施列の絶縁ゲート型サイリスタの素
子断面図である。従来例として示した第2図と対応する
部分は同じ符号を付して詳細な説明は省く。この実施列
では、ゲート電極8を慢う第1の絶縁膜10の上までカ
ソード電極12を延在させ隣りのセルのカソード電極と
接続し一体化して3す、更にその上に第2の絶縁膜13
を形成し、問題の制御電極11はまず上にのび、それか
ら儀方向にひろがり、n型エミッタ11i5の上方まで
も延在している。カソードttの抵抗を小さくするため
、制御を極11の上を第3の絶縁膜14で慢い、第22
よび嘉3の絶縁膜13,14の開口部を通じてカソード
″!IL愼13と妾続された厚い金属1鷺15を形成し
ている。
子断面図である。従来例として示した第2図と対応する
部分は同じ符号を付して詳細な説明は省く。この実施列
では、ゲート電極8を慢う第1の絶縁膜10の上までカ
ソード電極12を延在させ隣りのセルのカソード電極と
接続し一体化して3す、更にその上に第2の絶縁膜13
を形成し、問題の制御電極11はまず上にのび、それか
ら儀方向にひろがり、n型エミッタ11i5の上方まで
も延在している。カソードttの抵抗を小さくするため
、制御を極11の上を第3の絶縁膜14で慢い、第22
よび嘉3の絶縁膜13,14の開口部を通じてカソード
″!IL愼13と妾続された厚い金属1鷺15を形成し
ている。
この実施列によれば、制御電極11の断面積が数倍にな
り、その結果抵抗は数分の1となって大きなターンオフ
能力を得ることができる。壇だ。
り、その結果抵抗は数分の1となって大きなターンオフ
能力を得ることができる。壇だ。
−斉上層#/c厚い泊礪1極15が形成されるのでカソ
ード4極12の抵抗も従来例と同様に小さな籠にするこ
とができる。
ード4極12の抵抗も従来例と同様に小さな籠にするこ
とができる。
以上述べたように本発明によれば、制御lKl電極の厚
さを増すだけでなく1黄方向にも延在させることによっ
て、m1Hl!a電極の抵抗を数分の1にし、ターンオ
フ時間が短く、ピークターンオフ電流の大きい絶縁ゲー
ト型サイリスクを実現することができる。
さを増すだけでなく1黄方向にも延在させることによっ
て、m1Hl!a電極の抵抗を数分の1にし、ターンオ
フ時間が短く、ピークターンオフ電流の大きい絶縁ゲー
ト型サイリスクを実現することができる。
第1図は本清明の実施例の絶縁ゲート型サイリスタのA
予断面図、第2図は従来の絶縁ゲート型サイリスタの素
子断面図である。 1・・・p皿エミクタ層、2・・・n±型バッファ一層
、3・・・n型ベース層、4・・・p型ベース層、5・
・・n型エミッタ層、6・・・アノード環へ、7・・・
ゲート絶縁膜、8・・・ゲート電極、9・・・金属膜、
10・・・第1の絶縁膜、11・・・制■を極、12・
・・カソード電極、13・・・@2の絶縁膜、14・・
・第3の絶縁膜、15・・・カソード1極。 代理人 弁理士 則 近 憲 右 同 竹 花 喜久男
予断面図、第2図は従来の絶縁ゲート型サイリスタの素
子断面図である。 1・・・p皿エミクタ層、2・・・n±型バッファ一層
、3・・・n型ベース層、4・・・p型ベース層、5・
・・n型エミッタ層、6・・・アノード環へ、7・・・
ゲート絶縁膜、8・・・ゲート電極、9・・・金属膜、
10・・・第1の絶縁膜、11・・・制■を極、12・
・・カソード電極、13・・・@2の絶縁膜、14・・
・第3の絶縁膜、15・・・カソード1極。 代理人 弁理士 則 近 憲 右 同 竹 花 喜久男
Claims (1)
- (1)第1導電型エミッタ層に接して第2導電型ベース
層を有し、第2導電型ベース層表面部に第1導電型ベー
ス層および第2導電型エミッタ層が拡散形成され、前記
第2導電型エミッタ層と第2導電型ベース層とに挟まれ
た第1導電型ベース層表面に絶縁膜を介してゲート電極
が設けられ、前記第1導電型エミッタ層に第1の主電極
が、第2導電型エミッタ層に第2の主電極が、第1導電
型ベース層に制御電極がそれぞれ形成された絶縁ゲート
型サイリスタにおいて、前記ゲート電極を第1の絶縁膜
で覆い、前記第1の主電極を第1の絶縁膜上へ延在させ
、第1の主電極を第2の絶縁膜で覆い、前記制御電極を
第2の絶縁膜上に延在させ、制御電極を第3の絶縁膜で
覆い、第2および第3の絶縁膜に開口部を開け、前記第
1の主電極と接続し、制御電極とは絶縁された金属層を
素子領域全面にわたって形成したことを特徴とする絶縁
ゲート型サイリスタの電極配線構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4135787A JP2511018B2 (ja) | 1987-02-26 | 1987-02-26 | 絶縁ゲ−ト型サイリスタの電極配線構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4135787A JP2511018B2 (ja) | 1987-02-26 | 1987-02-26 | 絶縁ゲ−ト型サイリスタの電極配線構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63209173A true JPS63209173A (ja) | 1988-08-30 |
JP2511018B2 JP2511018B2 (ja) | 1996-06-26 |
Family
ID=12606242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4135787A Expired - Fee Related JP2511018B2 (ja) | 1987-02-26 | 1987-02-26 | 絶縁ゲ−ト型サイリスタの電極配線構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2511018B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4980740A (en) * | 1989-03-27 | 1990-12-25 | General Electric Company | MOS-pilot structure for an insulated gate transistor |
EP0677877A2 (en) * | 1994-03-16 | 1995-10-18 | Hitachi, Ltd. | Insulating gate type semiconductor device and power inverter using such a device |
-
1987
- 1987-02-26 JP JP4135787A patent/JP2511018B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4980740A (en) * | 1989-03-27 | 1990-12-25 | General Electric Company | MOS-pilot structure for an insulated gate transistor |
EP0677877A2 (en) * | 1994-03-16 | 1995-10-18 | Hitachi, Ltd. | Insulating gate type semiconductor device and power inverter using such a device |
US5635734A (en) * | 1994-03-16 | 1997-06-03 | Hitachi, Ltd. | Insulated gate type semiconductor device in which the reliability and characteristics thereof are not deteriorated due to pressing action and power inverter using the same |
EP0677877A3 (en) * | 1994-03-16 | 1998-03-04 | Hitachi, Ltd. | Insulating gate type semiconductor device and power inverter using such a device |
Also Published As
Publication number | Publication date |
---|---|
JP2511018B2 (ja) | 1996-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002026328A (ja) | 横型半導体装置 | |
JPH07193243A (ja) | 共通ベース領域を有するトランジスタ | |
JPH0138381B2 (ja) | ||
JPS6188563A (ja) | 半導体スイツチ | |
JPS63209173A (ja) | 絶縁ゲ−ト型サイリスタの電極配線構造 | |
JP3281194B2 (ja) | 電力用半導体素子 | |
JP3249891B2 (ja) | 半導体装置およびその使用方法 | |
JP2557367B2 (ja) | 絶縁ゲ−ト型自己タ−ンオフサイリスタ | |
JP3916206B2 (ja) | 半導体装置 | |
JPS5999769A (ja) | 半導体装置 | |
US5010384A (en) | Gate turn-off thyristor with resistance layers | |
JPS6276557A (ja) | 絶縁ゲ−ト型自己タ−ンオフ素子 | |
JPH0548083A (ja) | 電力用半導体素子 | |
JPH047592B2 (ja) | ||
JP2793925B2 (ja) | 制御ゲート付きサイリスタ | |
JP3342944B2 (ja) | 横型高耐圧半導体素子 | |
JP3278498B2 (ja) | 絶縁ゲート型電力用半導体装置 | |
JPS63288064A (ja) | 複合サイリスタ | |
JP2953623B2 (ja) | プレーナ型サイリスタ | |
JP3278497B2 (ja) | 絶縁ゲート型電力用半導体素子 | |
JPH0766392A (ja) | 電界効果トランジスタ | |
JPH05326930A (ja) | ゲートターンオフサイリスタ | |
JPH0513768A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JPH01196174A (ja) | 絶縁ゲート付ターンオフサイリスタ | |
JP2825303B2 (ja) | 絶縁ゲート付きgtoサイリスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |