JPS6320860A - 面付実装型半導体装置 - Google Patents
面付実装型半導体装置Info
- Publication number
- JPS6320860A JPS6320860A JP16460586A JP16460586A JPS6320860A JP S6320860 A JPS6320860 A JP S6320860A JP 16460586 A JP16460586 A JP 16460586A JP 16460586 A JP16460586 A JP 16460586A JP S6320860 A JPS6320860 A JP S6320860A
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- semiconductor device
- package
- visual inspection
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000011179 visual inspection Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910000679 solder Inorganic materials 0.000 claims description 32
- 230000007547 defect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体の外部リードをプリント基板等の半導
体搭載用基板の表面てばんだ接続して面付実装する面付
実装型半導体装置に関するものである。
体搭載用基板の表面てばんだ接続して面付実装する面付
実装型半導体装置に関するものである。
第10図は従来の面付実装型半導体装置の実装状態を示
す部分子r面図である。図中、1は半導体装置のパッケ
ージ、2は半導体素子、3は外部リード、4はプリント
基板である。面付実装型半導体装置は、パッケージ1側
面から突出する外部リード3をJ形に曲げ形成し、この
外部リード3の接続箇所aをプリント基板4の表面には
んだ接続5して、プリント基板40表面に面付実装され
る。
す部分子r面図である。図中、1は半導体装置のパッケ
ージ、2は半導体素子、3は外部リード、4はプリント
基板である。面付実装型半導体装置は、パッケージ1側
面から突出する外部リード3をJ形に曲げ形成し、この
外部リード3の接続箇所aをプリント基板4の表面には
んだ接続5して、プリント基板40表面に面付実装され
る。
このような面付実装においては、外部リード3゛とプリ
ント基板4とのはんだ接続部5に、第11図(a)、
(b)、 (c)のはんだ接続欠陥例に示すようなはん
だ剥れ20.はんだ不足21及びぬれ不足22等のはん
だ接続欠陥が生じることもある。そのため。
ント基板4とのはんだ接続部5に、第11図(a)、
(b)、 (c)のはんだ接続欠陥例に示すようなはん
だ剥れ20.はんだ不足21及びぬれ不足22等のはん
だ接続欠陥が生じることもある。そのため。
従来の面付実装型半導体装置では、外部リード3とプリ
ント基板4とをはんだで接続した後に、はんだ接続部5
を顕微鏡等を用いて目視による険査を実施していた。な
お、この4のはんだ付けに関する技術としては、例えば
日経エレクトロニクス別冊マイクロデパイセズ、198
4年6月1日号。
ント基板4とをはんだで接続した後に、はんだ接続部5
を顕微鏡等を用いて目視による険査を実施していた。な
お、この4のはんだ付けに関する技術としては、例えば
日経エレクトロニクス別冊マイクロデパイセズ、198
4年6月1日号。
A2.第148頁〜159頁の「プラスチックは小型と
表面実装用へ、セラミックは高速、多ビン【」、及び゛
1子技術1981年、第23巻、第7号。
表面実装用へ、セラミックは高速、多ビン【」、及び゛
1子技術1981年、第23巻、第7号。
第11頁〜19頁の「はんだ付は−その不良と対策」等
において記載されている。また%特開昭58−2150
61号には、外部リードの折り曲げ箇所て穴或いは切欠
き部を設けることが記載さ九ているが、外部リードとプ
リント基板とのはんだ接続部の目視検査てついてFi配
慮されて°ハなかった。
において記載されている。また%特開昭58−2150
61号には、外部リードの折り曲げ箇所て穴或いは切欠
き部を設けることが記載さ九ているが、外部リードとプ
リント基板とのはんだ接続部の目視検査てついてFi配
慮されて°ハなかった。
しかしながら、上記従来の面付実装型半導体装−をプリ
ント基板等の表面に面付実装した場合には、外部リード
とプリント基板とのはんだ接続部がパッケージより下側
に位置するため、パッケージや近接している他の外部リ
ードに視界を阻まれ。
ント基板等の表面に面付実装した場合には、外部リード
とプリント基板とのはんだ接続部がパッケージより下側
に位置するため、パッケージや近接している他の外部リ
ードに視界を阻まれ。
はんだ接続部の目視検ft−元分に行い得ない問題があ
った。
った。
本発明は1以上の点に鑑みてなされたものであり、その
目的とするところは1面付実装型半導体装置のはんだ接
続部の目視検査を容易に行い得るようにすることである
。
目的とするところは1面付実装型半導体装置のはんだ接
続部の目視検査を容易に行い得るようにすることである
。
〔間4点を解決するための手段〕
上記目的は、面付実装型半導体装置D′A、部11−ド
に、外部リードとプリント基板等の半導体搭載用基板と
のはんだ接続部を目視検査するための穴部或いは切欠き
部を設けることにより達成される。
に、外部リードとプリント基板等の半導体搭載用基板と
のはんだ接続部を目視検査するための穴部或いは切欠き
部を設けることにより達成される。
上記構成エリなる本発明によれば、面付実装型半導体装
置の外部リードK、目視検査用の穴部或いは切欠き部を
設けることi/(エリ、この穴部或いは切欠き部を通し
て、パッケージ下面近勇l?:ある外部リードとプリン
ト基反とのはんだ接続部ヲノ(ツケージの外側から目視
することができるので。
置の外部リードK、目視検査用の穴部或いは切欠き部を
設けることi/(エリ、この穴部或いは切欠き部を通し
て、パッケージ下面近勇l?:ある外部リードとプリン
ト基反とのはんだ接続部ヲノ(ツケージの外側から目視
することができるので。
ばんだ接続部の目視・険f全8易に実装することができ
る。
る。
本発明の一実施例を第1図、tいし第4図に基づき説明
する。第1図は本発明C〕一実施例である直付実装型半
導体装置の実装状態を示す部分断面図。
する。第1図は本発明C〕一実施例である直付実装型半
導体装置の実装状態を示す部分断面図。
第2図は本実施例の要部金示す断面図、第3図は本実施
例の要部側面図、第4図は本実m例に用いる外部リード
の部分平面図である。図中、前述した従来例と同一の付
号は、同一部分或いは共通する要素を示すものである。
例の要部側面図、第4図は本実m例に用いる外部リード
の部分平面図である。図中、前述した従来例と同一の付
号は、同一部分或いは共通する要素を示すものである。
すなわち、1は半導体素子2を収納する樹脂或いはセラ
ミック等からなるパッケージ、3はパッケージ1から突
出してパッケージ下面に回り込むようにJ形状に曲げ形
成された外部リード、4はプリント基板、5は、はんだ
接続部である。本実施例における外部リード3は、その
先端部から根元部までに、第3図及び第4図に示すよう
な細長状の穴部6が形成されている。
ミック等からなるパッケージ、3はパッケージ1から突
出してパッケージ下面に回り込むようにJ形状に曲げ形
成された外部リード、4はプリント基板、5は、はんだ
接続部である。本実施例における外部リード3は、その
先端部から根元部までに、第3図及び第4図に示すよう
な細長状の穴部6が形成されている。
しかして、本実施例における面付実装型半導体装置をプ
リント基板4等の表面に実装する場合には、第1図に示
すように、穴部6を有するJ形状の外部リード3のはん
だ被接続部位aがプリント基板4の表面にはんだ5で接
続される。そして、本実施例によれば、外部リード3と
プリント基板4とのはんだ接続部5を、外部リード3に
設けられている穴6全通して、パッケージ1の外側より
顕微鏡等で目視することができ、はんだ接続部5におけ
る外部リード3の周囲及び穴6内部のはんだフィレット
によりはんだ接続の欠陥を判定することができる。従っ
て、はんだ接続部5の目視検査を容易に実施することが
できる。
リント基板4等の表面に実装する場合には、第1図に示
すように、穴部6を有するJ形状の外部リード3のはん
だ被接続部位aがプリント基板4の表面にはんだ5で接
続される。そして、本実施例によれば、外部リード3と
プリント基板4とのはんだ接続部5を、外部リード3に
設けられている穴6全通して、パッケージ1の外側より
顕微鏡等で目視することができ、はんだ接続部5におけ
る外部リード3の周囲及び穴6内部のはんだフィレット
によりはんだ接続の欠陥を判定することができる。従っ
て、はんだ接続部5の目視検査を容易に実施することが
できる。
なお、外部リードに設ける目視検査用の穴部の形状は、
上記実施例の形状の他に1例えば、第5図に示すように
、外部リード3の先端部から根元部まで複数の穴7を配
設してもよく、このような穴7を通して、はんだ接続部
5の目視検査を実施することができる。
上記実施例の形状の他に1例えば、第5図に示すように
、外部リード3の先端部から根元部まで複数の穴7を配
設してもよく、このような穴7を通して、はんだ接続部
5の目視検査を実施することができる。
第6図(a)は面付実装型半導体装置の外部リード3に
先端部から根元部まで複数の切欠き部8を千鳥配列状に
設けたものであり、第6図(b)は細長状の切欠@f5
9を設けたものである。外部リード3にこのような切欠
き部8或いは9全設けたものであっても、外部リード3
とプリント基板4とのはんだ接続部5f、上記切欠さ部
8或いは9を通してパッケージ1の外側より目視倹fk
実施することができるっ g7図は本発明による他の実施例を示す面付実装型半導
体装置であり、面付実装型半導体装11vパツケージ1
の下面側に回り込む外部リード3K、外部リード3の根
元部から外部リード3とプリント基板4とのはんだ接続
部5付近まで第8図に示すような穴10を設けたもので
ある。このよう、2穴10全外部リード3に設けること
によっても。
先端部から根元部まで複数の切欠き部8を千鳥配列状に
設けたものであり、第6図(b)は細長状の切欠@f5
9を設けたものである。外部リード3にこのような切欠
き部8或いは9全設けたものであっても、外部リード3
とプリント基板4とのはんだ接続部5f、上記切欠さ部
8或いは9を通してパッケージ1の外側より目視倹fk
実施することができるっ g7図は本発明による他の実施例を示す面付実装型半導
体装置であり、面付実装型半導体装11vパツケージ1
の下面側に回り込む外部リード3K、外部リード3の根
元部から外部リード3とプリント基板4とのはんだ接続
部5付近まで第8図に示すような穴10を設けたもので
ある。このよう、2穴10全外部リード3に設けること
によっても。
パッケージlの外側より外部リード3とプリント基板4
とのはんだ接続部5を目視することができ、はんだ接続
部5における外部リード3周囲のはんだフィレットによ
りはんだ接続の欠陥を判定することができるので、はん
だ接続部5の目視検査を容易に実施することができる。
とのはんだ接続部5を目視することができ、はんだ接続
部5における外部リード3周囲のはんだフィレットによ
りはんだ接続の欠陥を判定することができるので、はん
だ接続部5の目視検査を容易に実施することができる。
なお、外部リード3に第9図に示すような切欠き部11
金設けることてよっても同様の効果を得ることができる
。
金設けることてよっても同様の効果を得ることができる
。
面付実装型半導体装置の外部リードに目視検査用の穴あ
るいは切欠き部を設ける方法としては、金属板材などか
ら打抜きまたはエツチングなどによりリードフレームを
形成する工程において、リードフレームの外部リードと
なる部分に穴あき加工、切欠き加工を施せばよく、この
種外部リードを容易に製作することができる。
るいは切欠き部を設ける方法としては、金属板材などか
ら打抜きまたはエツチングなどによりリードフレームを
形成する工程において、リードフレームの外部リードと
なる部分に穴あき加工、切欠き加工を施せばよく、この
種外部リードを容易に製作することができる。
以上のように本発明によれば1面付実装型半導体装置の
外部リードとプリント基板等の半導体搭載用基板とのは
んだ接続部を、外部リードに設けた穴あるいは切欠き部
を通して目視することができるので、はんだ接続部の目
視検査を容易【行い得る効果を奏する。
外部リードとプリント基板等の半導体搭載用基板とのは
んだ接続部を、外部リードに設けた穴あるいは切欠き部
を通して目視することができるので、はんだ接続部の目
視検査を容易【行い得る効果を奏する。
第1図は本発明の一実施例である面付実装型半導体装置
の実装状態を示す部分Iff面図、第2図は上記実施例
の要部を示す断面図、第3図は上記実施例の要部を示す
側面図、第4図は上記実施例に用いる外部リードを示す
部分平市図、85図及び第6図(a)、 (b)は本発
明に係る外部リードの他の具体的態様を示す部分平面図
、第7図は本発明の池の実施例の要部を示す断面図、第
8図は本発明の他の実施例の要部を示す側面図、第9図
は本発明に係る外部リードの他の具体的態様を示す部分
平面図、第10図は従来の面付実装型半導体装置の実装
状態を示す部分断面図、第11図(a)、 (b)、
(c)ははんだ接続の欠陥例を示す断面図である。 1・・・パッケージ、2・−・半導体素子、3・・・外
部リード、4・・・プリント基板、6,7.10・・・
目視検査用の穴部、8,9.11・・・目視検査用の切
欠き部。
の実装状態を示す部分Iff面図、第2図は上記実施例
の要部を示す断面図、第3図は上記実施例の要部を示す
側面図、第4図は上記実施例に用いる外部リードを示す
部分平市図、85図及び第6図(a)、 (b)は本発
明に係る外部リードの他の具体的態様を示す部分平面図
、第7図は本発明の池の実施例の要部を示す断面図、第
8図は本発明の他の実施例の要部を示す側面図、第9図
は本発明に係る外部リードの他の具体的態様を示す部分
平面図、第10図は従来の面付実装型半導体装置の実装
状態を示す部分断面図、第11図(a)、 (b)、
(c)ははんだ接続の欠陥例を示す断面図である。 1・・・パッケージ、2・−・半導体素子、3・・・外
部リード、4・・・プリント基板、6,7.10・・・
目視検査用の穴部、8,9.11・・・目視検査用の切
欠き部。
Claims (1)
- 1、半導体装置のパッケージから突出する外部リードが
、前記パッケージの側面から下面側に回り込むようにJ
形状に曲げ形成され、この外部リードをプリント基板等
の半導体搭載用基板の表面にはんだ接続して半導体装置
の面付実装を行うものにおいて、前記外部リードには、
該外部リードと前記半導体搭載用基板とのはんだ接続部
を目視するのに適した箇所に目視検査用の穴部或いは切
欠き部を設けてなることを特徴とする面付実装型半導体
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16460586A JPS6320860A (ja) | 1986-07-15 | 1986-07-15 | 面付実装型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16460586A JPS6320860A (ja) | 1986-07-15 | 1986-07-15 | 面付実装型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6320860A true JPS6320860A (ja) | 1988-01-28 |
Family
ID=15796356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16460586A Pending JPS6320860A (ja) | 1986-07-15 | 1986-07-15 | 面付実装型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6320860A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02150052A (ja) * | 1988-11-30 | 1990-06-08 | Nec Corp | 集積回路用フラットパッケージ |
JPH09148513A (ja) * | 1995-11-21 | 1997-06-06 | Kofu Nippon Denki Kk | 表面実装部品のリード |
JP2010118390A (ja) * | 2008-11-11 | 2010-05-27 | Mitsubishi Electric Corp | 半導体装置および半導体装置の実装方法 |
-
1986
- 1986-07-15 JP JP16460586A patent/JPS6320860A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02150052A (ja) * | 1988-11-30 | 1990-06-08 | Nec Corp | 集積回路用フラットパッケージ |
JPH09148513A (ja) * | 1995-11-21 | 1997-06-06 | Kofu Nippon Denki Kk | 表面実装部品のリード |
JP2010118390A (ja) * | 2008-11-11 | 2010-05-27 | Mitsubishi Electric Corp | 半導体装置および半導体装置の実装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2825085B2 (ja) | 半導体装置の実装構造、実装用基板および実装状態の検査方法 | |
KR20050057094A (ko) | 코팅된 리드들을 가진 패키지 반도체와 그 방법 | |
JPS6320860A (ja) | 面付実装型半導体装置 | |
JPS5982757A (ja) | 半導体用ステムおよびその製造方法 | |
JPS59222947A (ja) | 半導体装置およびその製造方法 | |
JP3311675B2 (ja) | フィルムキャリアテープ | |
JPH08315938A (ja) | Icソケット | |
JPH0233960A (ja) | 半導体装置 | |
KR200144292Y1 (ko) | Pbga 패키지 | |
JPH11330655A (ja) | プリント基板 | |
JP2924856B2 (ja) | 半導体装置の実装方法 | |
JPS6376466A (ja) | 半導体装置 | |
JPH05343590A (ja) | 半導体装置用リードフレーム | |
JPH02137290A (ja) | 電子部品実装用プリント基板及び電子装置 | |
JPS5910757Y2 (ja) | 集積回路素子の端子取付装置 | |
JPH0485952A (ja) | 半導体装置 | |
JPS63282672A (ja) | はんだ付け検査方法 | |
Parekh et al. | Package related failure mechanisms in plastic BGA packages used for ASIC devices | |
JPS63311749A (ja) | Icソケツト | |
JPH03220792A (ja) | Pga型集積回路の実装構造 | |
JPS62271443A (ja) | 半導体装置 | |
JPH06140753A (ja) | 電子回路基板 | |
KR20190032013A (ko) | 프레스핏 방식을 이용한 반도체 칩 실장방법 및 반도체 칩 패키지 | |
JPH0774437A (ja) | 集積回路基板 | |
JPH02249260A (ja) | 半導体パッケージとこれを実装した回路装置 |