JPS63208213A - 半導体集積回路の製造装置 - Google Patents

半導体集積回路の製造装置

Info

Publication number
JPS63208213A
JPS63208213A JP4026087A JP4026087A JPS63208213A JP S63208213 A JPS63208213 A JP S63208213A JP 4026087 A JP4026087 A JP 4026087A JP 4026087 A JP4026087 A JP 4026087A JP S63208213 A JPS63208213 A JP S63208213A
Authority
JP
Japan
Prior art keywords
annealing
chamber
cvd
lamp
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4026087A
Other languages
English (en)
Inventor
Hisayuki Kato
久幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4026087A priority Critical patent/JPS63208213A/ja
Publication of JPS63208213A publication Critical patent/JPS63208213A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路の製造装置に関し、特に、多
結晶シリコン膜、酸化シリコン膜等の膜の形成を行う半
導体装置に適用して有効なものである。
〔従来技術〕
半導体ウェハ上には、多結晶シリコン膜、酸化シリコン
膜等の膜が形成される。これらの膜は。
主にプラズマCVDで形成していた。ところが。
近年、プラズマCVDより低温で行うことができ、かつ
与えるダメージが小さい膜形成手段として紫外線を用い
た光CVDが開発されている。しかし、光CVDは膜の
緻密性が劣るため、膜を形成した後にアニールを施して
いる。これを行う装置は、例えば、セミコンダクタ ワ
ールド、1985年9月1108ページ(Se++1c
onductor world 1985.9、p10
8)に記載されているように。
一つのチャンバ内に光CVD用の水銀ランプとアニール
用のハロゲンランプを設けて構成しである。
〔発明が解決しようとする問題点〕
本発明者は、アニール用のランプを同一チャンバ内に備
えた光CVD装置について検討した結果。
次の問題点を見出した。
すなわち、アニール用のランプが同一のチャンバ内に設
けられているため、光CVD時にアニール用のランプ表
面に膜が形成される。これにより、装置の性能が次第に
低下する。
本発明の目的は、アニールを行うためのランプの表面に
膜が形成されるのを防止することにより、製造装置の性
能を高める技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔問題点を解決するための手段〕
本願において開示される発明のうち1代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、半導体ウェハのアニールを行うアニールラン
プと、半導体ウェハ上に膜を形成する膜形成手段との間
を遮断する遮断手段を設けるものである。
〔作用〕
上述した手段によれば、膜形成時にアニールランプの上
に不要な膜が形成されるのを防止することができるので
、製造装置の性能を高めることができる。
〔発明の実施例!〕
以下5本発明の一実施例を図面を用いて具体的に説明す
る。
第1図は、実施例IのCVD装置の内部の構成を示した
斜視図 第2図は、前記CVD装置の主にアニール用ランプとそ
れのシャッタ機構を示した断面図である。
第1図及び第2図において、1はステンレス鋼、石英等
からなるチャンバーであり、半導体ウェハ3上に多結晶
シリコン膜、酸化シリjン膜等の膜を形成するCVD装
置を構成する。チャンバー1内は、CVD時すなわち膜
形成時にはI T o r r程度の低圧にされる。半
導体ウェハ3は、膜形成時あるいはアニール時にチャン
バー1内のウェハカセット治具2の両面にセットされる
。ウェハカセット治具2は、ステンレス鋼、アルミニウ
ム合金等からなっており、内部にアニールに用いる電気
ヒータ12が絶縁した状態で設けられている。
本実施例のCVD装置は、ウェハカセット治具2にセッ
トした半導体ウェハ3の上面すなわちトランジスタや抵
抗素子が形成される面に平行になるように、複数のアニ
ール用ランプ5を設け、このランプ5あるいは半導体ウ
ェハ3の上面に直角になるようにCVD用ランプ6を設
けている。アニール用ランプ5にはハロゲンランプを用
しくている。また、ウェハカセット治具2の両面にセッ
トされている半導体ウェハ3に対して、複数個の7ニー
ル用ランプ5が積重ねられるように、ランプ支持枠4A
に取り付けられている。それぞれのアニール用ランプ5
から半導体ウェハ3までの距離がほぼ同じになるように
平行に配置している。このように、アニール用ランプ5
から出た光りが半導体ウェハ3の面に垂直に入射するよ
うにしてアニール効果を高くしている。一方、CVD用
ランプ6は、アニール用ランプSから照射された光りを
妨げない位置に配置され、また複数本のCVD用ランプ
6を支持枠4Bに積み重ねるように構成している。CV
D用ランプ6から照射される光(紫外線)は、半導体ウ
ェハ3の上面に垂直に入射しなくともCVDはなされる
アニール用ランプ5の前部にはステンレス鋼、アルミニ
ウム合金等からなる上側シャッタ7A。
下側シャッタ7Bを配置している。上側シャッタ7A及
び下側シャッタ7Bのそれぞれは、ウェハカセット2の
一方の面の半導体ウェハ8とそれに対応したアニール用
ランプ5の間に設けられ、またウェハカセット2の前記
と反対側の面の半導体ウェハ3とそれに対応したアニー
ル用ランプ5との間に設けられている。それぞれの上側
シャッタ7Aと下側シャッタ7Bは1例えばそれられの
両端に設けられた駆動シリンダー8によって上下に動く
ように構成しである。すなわち、CVD時に駆動シリン
ダー8からシャフト9を押し出すと。
それぞれの上側シャッタ7Aと下側シャッタ7Bによっ
てアニール用ランプ5の前が遮断されて、アニール用ラ
ンプ5の表面に膜が形成されないようになっている。駆
動シリンダー8としては、例えばエアーシリンダを用い
る。閉じたときのシャッタ7A、7Bからアニール用ラ
ンプ5までの距離は、数mm程度になるように構成しで
ある。また、駆動シリンダ8は、シャッタ7A、7Bを
開いたときにはそれから7ニ一ルランプ5全体が現れる
ように、大きなストロークを有している。なお、アニー
ルランプ5の上方、下方及び後方からはほとんど反応物
すなおち多結晶シリコン膜、酸化シリコン膜等が回り込
まないので、ランプ5の上側、下側及び後側にはシャッ
タ7A、7Bを設けていない。
シャッタ7A、7Bは、CVD時すなわちCVD用ラン
う6点灯時に閉じられ、アニールランプ5点灯時に開か
れる。アニールランプ5は、半導体ウェハ3の表面を1
000℃程度に加熱することができるものである。また
、CVD時の反応ガスの導入口10及び排気口11を設
ける位置は、特に限定する必要はないが、それらが互い
に対角になるように設けている。
以上、本実施例■の半導体製造装置によれば、アニール
用ランプ5の前にシャッタ7A、7Bを設けたことによ
り、アニール用ランプ5の前が遮断されるので、CVD
時にアニール用ランプ5の表面に膜を形成しないように
できる。これにより。
半導体製造装置の性能を高めることができる。
〔実施例■〕
第3図は、実施例■のCVD装置の断面図である。
実施例■のCVD装置は、膜形成を行うための室CVD
と、アニールを行うための室ANNEALとを別けて設
け、これらの間にウェハカセット2を設け、とのウェハ
カセット2が回転軸13を中心として回転できるように
構成したものである。
ウェハカセット2を点線で示したように水平状態にした
とき、そのウェハカセット2の周辺との間にできるだけ
隙間を生じないように、例えばチャンバ1と一体に形成
した遮断壁IAが設けられてψ いる。すなわち、遮断壁IAは、ウェハカセット2を水
平状態にしたとき、そのウェハカセット2の周囲を取り
囲むことができるようにチャンバ1の内壁に形成しであ
る。遮断壁IAと水平状態にしたときのウェハカセット
2とで膜形成室CVDと、アニール室ANNEALの間
が遮断される。
回転軸13は、その両端が例えばチャンバ1に取り付け
たベアリングによって回転できるように構成しである。
また、前記ベアリングは、室CVD及び室ANNEAL
中に外から空気等が入り込まないように機密性の高いも
のを用いている。
アニール用ランプ5及びCVD用ランプ6は、水平状態
にされたときのウェハカセット2上の半導体ウェハ8に
ほぼ垂直に光りを照射できるような位置に配置されてい
る。
第3図では、ウェハカセット2の両面に半導体ウェハ3
をセットするようになっているが1片面にのみセットす
るようにウェハカセット2を構成してもよい。
室CVDには膜形成時にそのための反応ガスを送り込む
が1本実施例ではさらに室ANNEARにもHa、N等
の不活性ガスを5Torr程度送り込むようにして・室
ANNEARに膜形成用のガスが入り込まないようにし
ている。前記不活性ガスは、導入口14から送り込まれ
、排気口15がら排気される。なお、第3図では、膜形
室CVDを上側に、アニール室ANNEARを下側にし
て示しているが、それに限定されるものではない、なお
ウェハカセット2を水平状態から回転するときには、室
CVD内の反応ガス及び室ANNEAL内の不活性ガス
は排気してからウェハカセット2を回転するようにして
、室CVDと室ANNEALの間でガスの交換が行らな
いようにする。
本実施例によれば、膜を形成するための室CVDとアニ
ールを行うための室ANNEALが分離されているため
、アニール用ランプ5の表面に不要な膜を形成しないよ
うにできる。
また、ウェハカセット2を回転するだけで半導体ウェハ
3を室CVDから室ANNEALへ移動できるので1作
業性を向上できる。
〔実施例■〕
第4図は、実施例■の半導体製造装置の断面図である。
実施例■では、膜形成を行うための室CVDを常にIT
orr程度の高真空に保っておくため、室CVDと別に
アニール用の室ANNEALを設けている。半導体ウェ
ハ3の出し入れは、室ANN E A L カら行う、
遮断扉16は、室CVDと室ANNEALの間を遮断で
きるようになっており、ウェハカセット2の移動時には
開けることができるようになっている。
室CVDにはCVD用ランプ6のみを設け、アニール用
ランプ5は室ANNEALに設けるようにしている。ま
た、室CVDから室ANNEALへのウェハカセット2
の移動は、室CVD内の反応ガスを排気した後行うよう
ようようにすることにより、反応ガスが室ANNEAL
へ入り込むのを防止できる。
このように、室CVDと室ANNEALを別に設けてい
ることから、アニール用ランプ5の表面に不要な膜を形
成しないようにできる。
また、半導体ウェハ3を室ANNEALから出し入れす
ることにより、室CVDの内を常に高真空に保っておく
ことができる。
以上、本発明を実施例にもとづき具体的に説明したが1
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
アニールを行うアニール用ランプと、膜形成を行う膜形
成手段の間にそれらを遮断する遮断手段を設けたことに
より、アニール用ランプの表面に不要な膜が形成されな
いので、半導体製造装置の性能を高めることができる。
【図面の簡単な説明】
第1図は、実施例Iの半導体製造装置の内部の構成を示
した斜視図。 第2図は、実施例Iの半導体製造装置の全体の概略構成
を示した断面図。 第3図は、実施例■の半導体製造装置の概略構成を示し
た断面図。 第4図は、実施例■の半導体製造装置の概略構成を示し
た断面図である。 [中、1・・・チャンバ、2・・・ウェハカセット治具
。 3・・・半導体ウェハ、4A、4B・・・支持枠、5・
・・アニール用ランプ、6・・・CVD用ランプ、7A
、7B・・・シャッタ(ステンレス、アルミニウム合金
)。 8・・・駆動シリンダ、9・・・シャフト、10.14
・・・ガス導入口、11.15・・・ガス排気口、12
・・・ヒータ、13・・・回転軸、IA・・・遮断壁、
16・・・遮断扉。 第  1  図 集2図

Claims (1)

  1. 【特許請求の範囲】 1、ランプによるアニール手段と膜形成手段とを備えた
    半導体装置の製造装置であって、前記アニール手段と膜
    形成手段との間を遮断する遮断手段を設けたことを特徴
    とする半導体集積回路の製造装置。 2、前記膜形成手段は、光CVDであることを特徴とす
    る特許請求の範囲第1項記載の半導体集積回路の製造装
    置。 3、前記アニール手段と膜形成手段の間を遮断する遮断
    手段は、アニールランプの前記にシャッタを設けて構成
    したものであることを特徴とする特許請求の範囲第1項
    記載の半導体集積回路の製造装置。 4、前記アニール手段と膜形成手段の間を遮断する遮断
    手段は、前記アニールを行う室と膜形成を行う室の間に
    ウェハカセットを設置し、これを回転軸を中心に回転で
    きるように構成し、また前記アニールを行う室と膜形成
    を行う室の間を遮断できるように構成したことを特徴と
    する特許請求の範囲第1項記載の半導体集積回路の製造
    装置。 5、前記アニール手段と膜形成手段の間を遮断する遮断
    手段は、膜形成を行う室とアニールを行う室を別々に設
    け、アニール時には半導体ウェハを膜形成室からアニー
    ル室に移すことを特徴とする特許請求の範囲第1項記載
    の半導体集積回路の製造装置。
JP4026087A 1987-02-25 1987-02-25 半導体集積回路の製造装置 Pending JPS63208213A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4026087A JPS63208213A (ja) 1987-02-25 1987-02-25 半導体集積回路の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4026087A JPS63208213A (ja) 1987-02-25 1987-02-25 半導体集積回路の製造装置

Publications (1)

Publication Number Publication Date
JPS63208213A true JPS63208213A (ja) 1988-08-29

Family

ID=12575697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4026087A Pending JPS63208213A (ja) 1987-02-25 1987-02-25 半導体集積回路の製造装置

Country Status (1)

Country Link
JP (1) JPS63208213A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010047141A (ko) * 1999-11-18 2001-06-15 정기로 급속열처리장치
US6310328B1 (en) * 1998-12-10 2001-10-30 Mattson Technologies, Inc. Rapid thermal processing chamber for processing multiple wafers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310328B1 (en) * 1998-12-10 2001-10-30 Mattson Technologies, Inc. Rapid thermal processing chamber for processing multiple wafers
KR20010047141A (ko) * 1999-11-18 2001-06-15 정기로 급속열처리장치

Similar Documents

Publication Publication Date Title
JP3288200B2 (ja) 真空処理装置
US6620251B2 (en) Substrate processing method and substrate processing apparatus
KR100280692B1 (ko) 열처리장치 및 열처리방법
JP4744328B2 (ja) クーリングステージを備えた半導体製造装置及びそれを使った半導体製造方法
JP2002280378A (ja) バッチ式リモートプラズマ処理装置
US10535513B2 (en) Apparatus and methods for backside passivation
CN109314071B (zh) 十二边形传送腔室和具有十二边形传送腔室的处理系统
TW201142951A (en) Heat treatment apparatus and method of manufacturing semiconductor device
JP2009200142A (ja) 成膜装置および成膜方法
JPS63208213A (ja) 半導体集積回路の製造装置
JP2006066749A (ja) 半導体集積回路装置の製造方法
JPH11102951A (ja) 処理装置
JP2011061149A (ja) 共通搬送装置及びこれを用いた処理システム
JP4876337B2 (ja) 処理システム
JPS628519A (ja) 不純物拡散層の形成方法
JP3605692B2 (ja) 搬送処理方法及び搬送処理装置
JPS5858726A (ja) 半導体処理装置
JP3393213B2 (ja) 成膜方法
JP2000323549A (ja) 真空処理装置
JP2002173775A (ja) 半導体製造装置および半導体装置の製造方法
JP2004335825A (ja) 基板処理装置
JP2761579B2 (ja) 基板処理装置
JPH01120811A (ja) 半導体ウエハ処理装置
JPH0554691B2 (ja)
JPH11154649A (ja) 急速熱処理装置