JPS63204732A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63204732A JPS63204732A JP3818887A JP3818887A JPS63204732A JP S63204732 A JPS63204732 A JP S63204732A JP 3818887 A JP3818887 A JP 3818887A JP 3818887 A JP3818887 A JP 3818887A JP S63204732 A JPS63204732 A JP S63204732A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- sion
- doped
- phosphorus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 5
- 239000011574 phosphorus Substances 0.000 claims abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 6
- 238000005247 gettering Methods 0.000 abstract description 5
- 229910021645 metal ion Inorganic materials 0.000 abstract description 5
- 229910001392 phosphorus oxide Inorganic materials 0.000 abstract description 5
- 230000001681 protective effect Effects 0.000 abstract description 4
- 239000012495 reaction gas Substances 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- LFGREXWGYUGZLY-UHFFFAOYSA-N phosphoryl Chemical class [P]=O LFGREXWGYUGZLY-UHFFFAOYSA-N 0.000 abstract 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 239000007789 gas Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 238000011109 contamination Methods 0.000 description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- VSAISIQCTGDGPU-UHFFFAOYSA-N tetraphosphorus hexaoxide Chemical class O1P(O2)OP3OP1OP2O3 VSAISIQCTGDGPU-UHFFFAOYSA-N 0.000 description 2
- 239000012528 membrane Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に絶縁膜として利用され
るＳｉＯＮ膜に関する。
るＳｉＯＮ膜に関する。
従来、この種の絶縁膜となるＳｉＯＮは、Ｓｉ、○、Ｎ
を構成元素とする化合物で構成され、膜中に不純物とし
てのリン（Ｐ）がドーピングされていなかった。
を構成元素とする化合物で構成され、膜中に不純物とし
てのリン（Ｐ）がドーピングされていなかった。
上述した従来のＳｉＯＮ膜はリン（Ｐ）等の不純物がド
ーピングされていなかったので、金属イオンに達するゲ
ッタリング効果がないという欠点があった。
ーピングされていなかったので、金属イオンに達するゲ
ッタリング効果がないという欠点があった。
本発明の目的は、このような欠点を除き、ゲッタリング
効果をもたせることにより、内部汚染を防止した半導体
装置を提供することにある。
効果をもたせることにより、内部汚染を防止した半導体
装置を提供することにある。
本発明の構成は、ＣＶＤ法を用いて形成されたＳｉＯＮ
膜の絶縁膜を有する半導体装置において、前記絶縁膜が
不純物としてリンを含有さぜなドープトＳｉＯＮ膜であ
ることを特徴とする。
膜の絶縁膜を有する半導体装置において、前記絶縁膜が
不純物としてリンを含有さぜなドープトＳｉＯＮ膜であ
ることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
本実施例において、ＳｉＯＮ膜ｌは半導体装置表面部３
の保護膜として利用されている。
の保護膜として利用されている。
このＳ ｉ ＯＮ膜１はプラズマＣＶＤ装置を用いて形
成され、反応カスとしてはＳｉＨ４，ＮＨ３、０２ （
もしくはＮ２ｏ）が主に使用される。
成され、反応カスとしてはＳｉＨ４，ＮＨ３、０２ （
もしくはＮ２ｏ）が主に使用される。
本実施例では、ＳｉＯＮ膜１にゲッタリング効果を持た
せるためリン酸化物２を不純物としてドーピングしたも
のである。このリン酸化物２は膜形成時に反応ガスＰＨ
３を混入させることにより、Ｐ２Ｏ５となってＳｉＯＮ
膜１の中に含有される。
せるためリン酸化物２を不純物としてドーピングしたも
のである。このリン酸化物２は膜形成時に反応ガスＰＨ
３を混入させることにより、Ｐ２Ｏ５となってＳｉＯＮ
膜１の中に含有される。
半導体装置の外部から金属イオンが表面保護膜中に侵入
して来るようなことあっても、リン酸化物１により金属
イオンはゲッタリングされるため、半導体装置内部の汚
染を防止することができる。
して来るようなことあっても、リン酸化物１により金属
イオンはゲッタリングされるため、半導体装置内部の汚
染を防止することができる。
以上説明したように本発明は、半導体装置の絶縁膜であ
るＳｉＯＮ膜中に不純物をドーピングさせることにより
５ＬＯＮ膜にゲッタリング効果を持たせ、半導体装置内
部の汚染を防ぎ、高信頼性の半導体装置を得ることがで
きる。
るＳｉＯＮ膜中に不純物をドーピングさせることにより
５ＬＯＮ膜にゲッタリング効果を持たせ、半導体装置内
部の汚染を防ぎ、高信頼性の半導体装置を得ることがで
きる。
第１図は本発明の一実施例のＳｉＯＮ膜を表面保護膜と
した場合の縦断面図である。 １・・・シリコン窒化酸１ヒ膜、２・・・不純物（リン
酸化物）、３・・・半導体装置表面部。
した場合の縦断面図である。 １・・・シリコン窒化酸１ヒ膜、２・・・不純物（リン
酸化物）、３・・・半導体装置表面部。
Claims (1)
- ＣＶＤ法を用いて形成されたＳｉＯＮ膜の絶縁膜を有
する半導体装置において、前記絶縁膜が不純物としてリ
ンを含有させたドープトＳｉＯＮ膜であることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3818887A JPS63204732A (ja) | 1987-02-20 | 1987-02-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3818887A JPS63204732A (ja) | 1987-02-20 | 1987-02-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63204732A true JPS63204732A (ja) | 1988-08-24 |
Family
ID=12518396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3818887A Pending JPS63204732A (ja) | 1987-02-20 | 1987-02-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63204732A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0798765A2 (en) * | 1996-03-28 | 1997-10-01 | Shin-Etsu Handotai Company Limited | Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface |
| JP2001514448A (ja) * | 1997-08-25 | 2001-09-11 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｐｅｃｖｄ窒化／酸窒化膜へのリン注入による不揮発性メモリセルの電荷損失の低減 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5062774A (ja) * | 1973-10-06 | 1975-05-28 | ||
| JPS55160434A (en) * | 1979-05-31 | 1980-12-13 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1987
- 1987-02-20 JP JP3818887A patent/JPS63204732A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5062774A (ja) * | 1973-10-06 | 1975-05-28 | ||
| JPS55160434A (en) * | 1979-05-31 | 1980-12-13 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0798765A2 (en) * | 1996-03-28 | 1997-10-01 | Shin-Etsu Handotai Company Limited | Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface |
| EP0798765A3 (en) * | 1996-03-28 | 1998-08-05 | Shin-Etsu Handotai Company Limited | Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface |
| US5834363A (en) * | 1996-03-28 | 1998-11-10 | Shin-Etsu Handotai Co., Ltd. | Method of manufacturing semiconductor wafer, semiconductor wafer manufactured by the same, semiconductor epitaxial wafer, and method of manufacturing the semiconductor epitaxial wafer |
| JP2001514448A (ja) * | 1997-08-25 | 2001-09-11 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｐｅｃｖｄ窒化／酸窒化膜へのリン注入による不揮発性メモリセルの電荷損失の低減 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6027977A (en) | Method of fabricating semiconductor device with MIS structure | |
| US6534388B1 (en) | Method to reduce variation in LDD series resistance | |
| US5882990A (en) | Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication | |
| JPS63204732A (ja) | 半導体装置 | |
| JPH04196328A (ja) | 電界効果型トランジスタ | |
| JP2000188291A (ja) | 半導体装置の製造方法 | |
| US5747357A (en) | Modified poly-buffered isolation | |
| US5434099A (en) | Method of manufacturing field isolation for complimentary type devices | |
| KR100211538B1 (ko) | 게이트 절연막 형성방법 | |
| US3566519A (en) | Method of making field effect transistor device | |
| JPH0644559B2 (ja) | 半導体集積回路の製造方法 | |
| JPH03229427A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR0138125B1 (ko) | 트랜지스터의 게이트 유전막 형성 방법 | |
| JPS60175417A (ja) | 半導体装置の製造方法 | |
| JP3030569B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JPH0431175B2 (ja) | ||
| JPH03265172A (ja) | 半導体装置の製造方法 | |
| JPH05291287A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS61207076A (ja) | 半導体装置の製造方法 | |
| KR100305201B1 (ko) | 반도체소자의게이트절연막형성방법 | |
| JPH0684801A (ja) | 半導体装置の製造方法 | |
| JPH0378260A (ja) | 半導体装置の製造方法 | |
| JPH0748495B2 (ja) | 半導体装置の製造方法 | |
| JPH08107214A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06310529A (ja) | Ｍｏｓ型半導体装置の製造方法 |