JPS63204360A - プロセツサアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は情報処理分野における一次元アレイ構造を有す
るプロセッサアレイに関するものである。

従来の技術 従来のプロセッサアレイとしては、ソーティング用のシ
ストリックアレイがある（例えば、萩原、和国ニハード
ウェアアルゴリズムの記述と検証、情報処理、Ｍｏ１．
２６　、　Ｎｏ、　６　、　ｐｐ、　６０３〜６１２（
１９８５））。

第３図はこの従来のプロセッサアレイの構成図を示すも
のであり、ｎ個のデータをソーティングする場合、ｎ−
１個の比較セル１１と１個のボトムセル１２を一次元状
に接続している（第３図は１１＝３の場合）。

以上のように構成された従来のプロセッサアレイについ
て以下その動作を説明する。

比較セル１１は第４図ａに示すようにモード設定信号ｍ
ｏｄｅにより動作が変わり、ｎｏ（１６＝　１のときは
、入力データの比較を行ない、ａｏｕｔから最大値を、
ｂｏｕｔから最小値を出力し、ｍｏｄｅ　＝００ときは
、入力データの比較を行なわないで、ａｏｕｔからｆＬ
ｉｎｉ、ｂｏｕｔからｂｉｎを出力する。

また、ボトムセル１２は第４図すに示すように、ｂｏｕ
ｔから＆ｉｎ　を出力して、データをａ側からｂ側に折
り返す。

このような比較セル１１とボトムセル１２を−次元状に
接続したプロセッサアレイに、第３図に示すように左端
の比較セル１１であるＰＫ、のａｉｎから３個のデータ
を１つおきに入力し、各々の比較セル１１に応じたｍｏ
ｄｅ設定信号を入力してやると、第６図に示すようにデ
ータがＰＩＣ。

−Ｐ　’Ｃ２→Ｐ　Ｘｓ　→ＰＸ２　→Ｐ　Ｘ１ト流し
、途中の比較セル１１でデータの比較が行なわれ、９サ
イクル内で左端の比較セル１１であるＰＩ、のｂｏｕｔ
から入力した３個のデータが小さい順にソーティングさ
れて１つおきに順次出力される。

発明が解決しようとする問題点 しかしながら上記のような構成では、個々のプロセッサ
エレメントのモード設定が可能であるが、その設定の仕
方はプロセッサエレメントの数が多くなるにしたがって
複雑になシ、しかもプロセッサアレイ全体としての動作
は一定であり、モードの変更は不可能であるという問題
点を有していた。

本発明はかかる点に鑑み、個々のプロセッサエレメント
のモード設定が容易であ°す、しかもプロセッサ全体と
してもモード設定及び変更が可能なプロセッサアレイを
提供することを目的とする。

問題点を解決するための手段 本発明は、モード設定信号によりタイミング信号の発生
パターンを変化させて出力するタイミング生成回路と、
前段より人力したデータを各タイミングごとに異なるデ
ータ処理をすると共に、前段より入力したタイミング信
号をシフトさせて、処理したデータとシフトしたタイミ
ング信号を次段に出力する一次元単方向に縦続接続され
たｎ個のプロセッサエレメントを備えたプロセッサアレ
イである。

作用 本発明は前記した構成により、各タイミングごとに異な
るデータ処理をするプロセッサエレメントをｎ個縦続接
続したプロセッサアレイにおいて、タイミング信号も各
プロセッサエレメント内でシフトさせるため、プロセッ
サアレイへタイミング信号の発生パターンを変化させて
入力すると、各プロセッサエレメント内の処理が変化し
、プロセッサアレイ全体としても処理内容が変化する。

実施例 第１図は本発明の実施例におけるプロセッサアレイの構
成図を示すものである。第１図において、１はｔｏ−ｔ
ｍのタイミング信号を生成し、モード設定信号ＭＤによ
゛り論の値が変化するタイミング生成回路、２はＴｌよ
シ入力したタイミング信号にもとすいてＤＩより入力し
たデータを演算し、１サイクル後にＴＯから入力したタ
イミング信号を、ＤＯから演算したデータを出力するプ
ロセッサエレメントである。

以上のように構成された本実施例のモード変更可能なプ
ロセッサアレイについて、以下その動作を説明する。

今仮にタイミング生成回路１のモード設定信号ＭＤとタ
イミング信号ｔＯ〜ｔａのｍの値の関係を、ＭＤ＝Ｑの
ときｌｎ＝２．ＭＤ：１のときｍ＝３とすると、ＭＤ＝
ＱからＭＤ＝１に変化するときの各プロセッサエレメン
ト内のタイミング信号は第２図のようになる。

まずモード設定信号ＭＤ＝Ｑとして、タイミング生成回
路１からＴＯのタイミング信号が生成されると、最初の
プロセッサエレメントＰｘ１では、タイミング信号ｔｏ
を入力して、１０用の入力データを読み込み、１０用の
演算をほどこした後、タイミング信号１０と共に演算結
果を次段のＰＥ２に出力する。次にタイミング生成回路
１からｔｌのタイミング信号が生成されると、ＰＲｌで
は、タイミング信号ｔ１ｆｔ入力して、ｔ１用の入力デ
ータを読み込み、ｔ１用の演算をほどこした後、タイミ
ング信号ｔ１と共に演算結果を次段のＰＩＣ２に出力す
る。それと同時に、ＰＩＣ２では、前タイミングＰＩＣ
，から出力されたタイミング信号ｔ。

と演算結果を入力して、１０用の演算をほどこした後、
タイミング信号ｔｏと共に演算結果を次段のＰＥ３に出
力する。さらにタイミング生成回路１からｔ２のタイミ
ング信号が生成されると、Ｐｌｃｌ　ではｔ２の演算を
、ＰＩＥ、ではｔｌの演算を、ＰＩＣ３では１０の演算
をほどこす。このようにｔｏ−ｔ２の間にＰＩＥ、に１
種類のデータが入力され、第２図に示すように１タイミ
ングずつ遅れて各プロセッサエレメント２でパイプライ
ン的に演算処理されるから右端のＰｉｎから演算結果が
順次出力されていく。

同様にモード設定信号ＭＤがＭＤ＝ＯからＭＤ＝１に変
化し、タイミング生成回路１から生成されるタイミング
信号がｔＯ〜ｔ２からｔｏＮｔ３に変化しても、第２図
に示すように各プロセッサエレメントのモードもタイミ
ング信号がシフトされて流れるのと同様に順次切り換わ
っていくため、プロセッサアレイ全体としてもｔｏ−ｔ
２までの演算処理からｔＯ〜ｔ３までの演算処理をする
モードにスムーズに切り換えられる。

以上のように本実施例によれば、各タイミングごとに異
なるデータ処理をするプロセッサエレメントをｎ個縦続
接続したプロセッサアレイにおいて、タイミング信号も
各プロセッサエレメント内でシフトする構造をとること
により、タイミング生成回路からプロセッサアレイに入
力されるタイミング発生パターンが変化すると、プロセ
ッサエレメント内の処理が順次変化し、プロセッサアレ
イ全体としても処理内容が変化し、モードの設定が容易
なだけでなく、モードの変更もスムーズに行なえる。

なお、本実施例において、演算結果は右端のプロセッサ
エレメントＰＩＣｎから得られるとしたが、各プロセッ
サエレメント内に結果を格納するレジスタを設け、各プ
ロセッサエレメントからグローバルな出力バスを通して
出力する構成にしてもよい０ 発明の詳細 な説明したように、本発明によれば、比較的簡単なシス
テム構成でプロセッサアレイのモードの設定及び変更が
容易にでき、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例のプロセッサアレイの
構成図、第２図は同実施例の動作説明図、第３図は従来
のプロセッサアレイの構成図、第４図は同従来のプロセ
ッサアレイ内のプロセッサエレメントの説明図、第６図
は同従来例の動作説明図である。 １・・・・・・タイミング生成回路、２・・・・・・プ
ロセッサエレメント。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名−】 第３図 ムχｄ争ｂｉル

Claims (1)

【特許請求の範囲】
1. モード設定信号によりタイミング信号の発生パターンを
   変化させて出力するタイミング生成回路と、前段より入
   力したデータを各タイミングごとに異なるデータ処理を
   すると共に、前段より入力したタイミング信号をシフト
   させて、処理したデータとシフトしたタイミング信号を
   次段に出力する一次元単方向に継続接続されたｎ個のプ
   ロセッサエレメントを具備したことを特徴とするプロセ
   ッサアレイ。