JPS63201999A - 連想記憶装置 - Google Patents
連想記憶装置Info
- Publication number
- JPS63201999A JPS63201999A JP62033802A JP3380287A JPS63201999A JP S63201999 A JPS63201999 A JP S63201999A JP 62033802 A JP62033802 A JP 62033802A JP 3380287 A JP3380287 A JP 3380287A JP S63201999 A JPS63201999 A JP S63201999A
- Authority
- JP
- Japan
- Prior art keywords
- data
- detection signal
- line
- comparison
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 238000010586 diagram Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデータの検索を行なう連想記憶装置に関するも
のである。
のである。
従来の技術
従来の連想記憶装置を第４図に示す。第４図において、
１ｏ１はデータ保持回路、１０２は比較回路、１０３は
データ線、１０４は一致検出信号線である。データ線１
０３上のデータをデータ保持回路１０１に書き込んだり
、逆に、データ保持回路１０１に保持されているデータ
をデータ線１０３に読み出す場合はワード線１０６をハ
イ・レベルにして、ＮチャンネルＭＯ８）ランジスタ（
以下、ＮＭＯ８と略す）１ｏ６及び１０７を導通状態に
することによってなされる。一致検索を行なう場合は、
予めデータ線１０３をロー・レベルにし、一致検出信号
線１０４をハイ・レベルにしておき、次に比較データを
データ線１０３上に与えると、データ保持回路１０１の
データと比較データが一致しない場合は、ＮＭＯ８１０
８と１０９１７）径路か又はＮＭＯ８１１０と１１１の
径路が導通状態となシ、一致検出信号線１０４の電荷が
放電されロー・レベルになるが、一致する場合はどちら
の径路もしゃ断状態でハイ・レベルが保持されることに
よって、一致検索がなされる。
１ｏ１はデータ保持回路、１０２は比較回路、１０３は
データ線、１０４は一致検出信号線である。データ線１
０３上のデータをデータ保持回路１０１に書き込んだり
、逆に、データ保持回路１０１に保持されているデータ
をデータ線１０３に読み出す場合はワード線１０６をハ
イ・レベルにして、ＮチャンネルＭＯ８）ランジスタ（
以下、ＮＭＯ８と略す）１ｏ６及び１０７を導通状態に
することによってなされる。一致検索を行なう場合は、
予めデータ線１０３をロー・レベルにし、一致検出信号
線１０４をハイ・レベルにしておき、次に比較データを
データ線１０３上に与えると、データ保持回路１０１の
データと比較データが一致しない場合は、ＮＭＯ８１０
８と１０９１７）径路か又はＮＭＯ８１１０と１１１の
径路が導通状態となシ、一致検出信号線１０４の電荷が
放電されロー・レベルになるが、一致する場合はどちら
の径路もしゃ断状態でハイ・レベルが保持されることに
よって、一致検索がなされる。
このような連想記憶装置は第６図に示すようにマトリッ
クス状に配列され、一致検出信号線１０４に共通接続さ
れた連想記憶装置１１２によシワード１１３が構成され
る。一致検索の場合は、ワード１１３内の全ての連想記
憶装置１１２に保持されているデータと、データ線１０
３上の比較データが全て一致した時に限シ一致検出信号
線１０４がハイ・レベルを保持する。
クス状に配列され、一致検出信号線１０４に共通接続さ
れた連想記憶装置１１２によシワード１１３が構成され
る。一致検索の場合は、ワード１１３内の全ての連想記
憶装置１１２に保持されているデータと、データ線１０
３上の比較データが全て一致した時に限シ一致検出信号
線１０４がハイ・レベルを保持する。
発明が解決しようとする問題点
このような従来の回路では、連続して一致検索を行なう
場合、一つの検索が終了してから、データ線及び一致検
出信号線をそれぞれ、ロー・レベル及びハイ・レベルに
初期設定して、比較データを与えて検索を行なう為、一
致検索のスルー・プツトが悪いという問題があった。
場合、一つの検索が終了してから、データ線及び一致検
出信号線をそれぞれ、ロー・レベル及びハイ・レベルに
初期設定して、比較データを与えて検索を行なう為、一
致検索のスルー・プツトが悪いという問題があった。
本発明はかかる点に鑑みてなされたもので、簡易な構成
で、連続して一致検索する場合のスルー・プツトを向上
する連想記憶装置を提供することを目的としている。
で、連続して一致検索する場合のスルー・プツトを向上
する連想記憶装置を提供することを目的としている。
問題点を解決するための手段
本発明は上記問題点を解決する為、データ保持回路と、
ｗＩＪｌ及び第２の比較回路と、第１及び第２のデータ
線と、第１及び第２の一致検出信号線を少なくとも持ち
、前記第１の比較回路は前記保持回路に保持されている
データと前記第１のデータ線上のデータを比較してその
結果を前記第１の一致検出信号線に出力し、前記第２の
比較回路は前記データ保持回路に保持されているデータ
と前記第２のデータ線上のデータを比較してその結果を
前記第２の一致検出信号線に出力するものである。
ｗＩＪｌ及び第２の比較回路と、第１及び第２のデータ
線と、第１及び第２の一致検出信号線を少なくとも持ち
、前記第１の比較回路は前記保持回路に保持されている
データと前記第１のデータ線上のデータを比較してその
結果を前記第１の一致検出信号線に出力し、前記第２の
比較回路は前記データ保持回路に保持されているデータ
と前記第２のデータ線上のデータを比較してその結果を
前記第２の一致検出信号線に出力するものである。
作 用
本発明は上記した構成によシ、並行して２つのデータに
対し一致検索ができ、従って連続して一致検索する場合
、結果の出力のスルー・プツトが向上される。
対し一致検索ができ、従って連続して一致検索する場合
、結果の出力のスルー・プツトが向上される。
実施例
第１図は本発明の連想記憶装置の一実施例を示す回路図
である。第１図において、１はデータ保持回路、２及び
３は比較回路、４及び６はデータ線、６及び７は一致検
出信号線である。データ保持回路１は第４図におけるデ
ータ保持回路１０１と同じであるので説明は省く。比較
回路２及び３はＮＭＯ５８及び９を共通に使っているが
、動作は＠４図の比較回路１０２と同じである。比較回
路２はデータ線４の比較データとデータ保持回路１のデ
ータを比較して、一致しない時に一致検出信号線６をロ
ー・レベルにするのに対し、比較回路３はデータ線６の
比較データとデータ保持回路１のデータを比較して、一
致しない時には一致検出信号線７をロー・レベルにする
。連続して一致検索を行なう場合、まずデータ線４と一
致検出信号線６を初期設定し、次にデータ線４に比較デ
ータを与え、比較回路２が比較し結果を一致検出信号線
６に出力する。この時、同時にデータ線６と一致検出信
号線７を初期設定する。次に、別の比較データをデータ
線６に与え、比較回路３で比較して結果を一致検出信号
線７に出力し、同時にデータ線４と一致検出信号線６を
初期設定する。このように、初期設定と比較動作をずら
して行なうことによって、連続する一致検索を従来の２
倍のスルー・プツトで行なえる。この実施例では、全く
同時に２つの比較データに対し一致検索をすることはで
きないが、第２図ａ及びｂに示す本発明の他の実施例で
は可能である。第２図の実施例も動作はほぼ同じである
ので説明は省く。また、第３図のような構成によシ、本
発明の連想記憶装置をマトリックス状に配列したブロッ
クを構成することが出来る。
である。第１図において、１はデータ保持回路、２及び
３は比較回路、４及び６はデータ線、６及び７は一致検
出信号線である。データ保持回路１は第４図におけるデ
ータ保持回路１０１と同じであるので説明は省く。比較
回路２及び３はＮＭＯ５８及び９を共通に使っているが
、動作は＠４図の比較回路１０２と同じである。比較回
路２はデータ線４の比較データとデータ保持回路１のデ
ータを比較して、一致しない時に一致検出信号線６をロ
ー・レベルにするのに対し、比較回路３はデータ線６の
比較データとデータ保持回路１のデータを比較して、一
致しない時には一致検出信号線７をロー・レベルにする
。連続して一致検索を行なう場合、まずデータ線４と一
致検出信号線６を初期設定し、次にデータ線４に比較デ
ータを与え、比較回路２が比較し結果を一致検出信号線
６に出力する。この時、同時にデータ線６と一致検出信
号線７を初期設定する。次に、別の比較データをデータ
線６に与え、比較回路３で比較して結果を一致検出信号
線７に出力し、同時にデータ線４と一致検出信号線６を
初期設定する。このように、初期設定と比較動作をずら
して行なうことによって、連続する一致検索を従来の２
倍のスルー・プツトで行なえる。この実施例では、全く
同時に２つの比較データに対し一致検索をすることはで
きないが、第２図ａ及びｂに示す本発明の他の実施例で
は可能である。第２図の実施例も動作はほぼ同じである
ので説明は省く。また、第３図のような構成によシ、本
発明の連想記憶装置をマトリックス状に配列したブロッ
クを構成することが出来る。
発明の効果
以、上述べてきたように、本発明によれば、２つのデー
タに対し、並行して一致検索ができ、従って連続して一
致検索を行なう場合、効率よく検索ができ、実用的にき
わめて有用である。
タに対し、並行して一致検索ができ、従って連続して一
致検索を行なう場合、効率よく検索ができ、実用的にき
わめて有用である。
第１図は本発明の一実施例における連想記憶装置の回路
図、第２図ａ及びｂは本発明の他の実施例の連想記憶装
置の回路図、第３図は本発明の連想記憶装置をマトリッ
クス状に配置した構成図、第４図は従来の連想記憶装置
の回路図、第６図は従来の連想記憶装置をマトリックス
状に配置した構成図である。 １．１０１・・・・・・データ保持回路、２，３，１０
２・・・・・・比較回路、４，５，１０３・・・・・・
データ線、６゜７．１０４・・・・・・一致検出信号線
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名／−
−−データ棟荊）Ｌト δ７−−−ＮヘンオルＭＯ３）ラシジスタ第 １
図 第２図
図、第２図ａ及びｂは本発明の他の実施例の連想記憶装
置の回路図、第３図は本発明の連想記憶装置をマトリッ
クス状に配置した構成図、第４図は従来の連想記憶装置
の回路図、第６図は従来の連想記憶装置をマトリックス
状に配置した構成図である。 １．１０１・・・・・・データ保持回路、２，３，１０
２・・・・・・比較回路、４，５，１０３・・・・・・
データ線、６゜７．１０４・・・・・・一致検出信号線
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名／−
−−データ棟荊）Ｌト δ７−−−ＮヘンオルＭＯ３）ラシジスタ第 １
図 第２図
Claims (1)
- データ保持回路と、第１及び第２の比較回路と、第１
及び第２のデータ線と、第１及び第２の一致検出信号を
少なくとも持ち、前記第１の比較回路は前記データ保持
回路と前記第１のデータ線に接続されて、前記データ保
持回路に保持されているデータと前記第１のデータ線上
のデータを比較してその結果を前記第１の一致検出信号
線に出力し、前記第２の比較回路は前記データ保持回路
と前記第２のデータ線と前記第２の一致検出信号線に接
続されて、前記データ保持回路に保持されているデータ
と前記第２のデータ線上のデータを比較してその結果を
前記第２の一致検出信号線に出力することを特徴とする
連想記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62033802A JPS63201999A (ja) | 1987-02-17 | 1987-02-17 | 連想記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62033802A JPS63201999A (ja) | 1987-02-17 | 1987-02-17 | 連想記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63201999A true JPS63201999A (ja) | 1988-08-22 |
Family
ID=12396606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62033802A Pending JPS63201999A (ja) | 1987-02-17 | 1987-02-17 | 連想記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63201999A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483479A (en) * | 1992-04-22 | 1996-01-09 | Mitsubishi Denki Kabushiki Kaisha | Associative storage memory |
| CN107799145A (zh) * | 2016-09-07 | 2018-03-13 | 瑞萨电子株式会社 | 半导体装置 |
-
1987
- 1987-02-17 JP JP62033802A patent/JPS63201999A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483479A (en) * | 1992-04-22 | 1996-01-09 | Mitsubishi Denki Kabushiki Kaisha | Associative storage memory |
| CN107799145A (zh) * | 2016-09-07 | 2018-03-13 | 瑞萨电子株式会社 | 半导体装置 |
| CN107799145B (zh) * | 2016-09-07 | 2023-06-30 | 瑞萨电子株式会社 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS635839B2 (ja) | ||
| US7643324B2 (en) | Method and apparatus for performing variable word width searches in a content addressable memory | |
| JPH0245277B2 (ja) | ||
| GB1532278A (en) | Data processing system and memory module therefor | |
| JPS60261148A (ja) | 半導体装置 | |
| US7058757B1 (en) | Content addressable memory (CAM) devices that support distributed CAM control and methods of operating same | |
| JPS63201999A (ja) | 連想記憶装置 | |
| JPH06215583A (ja) | 連想メモリ | |
| JPS58128077A (ja) | メモリ装置 | |
| JPS6136854A (ja) | メモリ切換装置 | |
| JPS58169264A (ja) | メモリアクセス方式 | |
| JPH073757B2 (ja) | 半導体記憶装置 | |
| JPH08147999A (ja) | 内容アドレス式メモリのテスト方法 | |
| JPS5886635A (ja) | デ−タ処理装置 | |
| JP2680010B2 (ja) | ハッシュビットアレイ構成方法 | |
| JP2954286B2 (ja) | 半導体記憶装置 | |
| JPS6031040B2 (ja) | メモリ用集積回路装置 | |
| JPS63249225A (ja) | デ−タ検索装置 | |
| JPS6230461B2 (ja) | ||
| JPH01159729A (ja) | 記号列照合メモリおよびそのカスケード接続方式 | |
| JPH05258579A (ja) | 連想メモリ装置 | |
| JPH02137194A (ja) | 内容番地付可能メモリ | |
| JPS59139444A (ja) | デ−タ選択方式 | |
| JPS6398900A (ja) | 連想記憶装置 | |
| JPH01140489A (ja) | 半導体記憶装置 |