JP2954286B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP2954286B2 JP2954286B2 JP2152802A JP15280290A JP2954286B2 JP 2954286 B2 JP2954286 B2 JP 2954286B2 JP 2152802 A JP2152802 A JP 2152802A JP 15280290 A JP15280290 A JP 15280290A JP 2954286 B2 JP2954286 B2 JP 2954286B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- output
- signal
- circuit
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Description
クセス機能を持つ半導体記憶装置の欠陥救済に利用して
有効な技術に関するものである。
ル・アクセス・メモリ)部とを備えたマルチポートRAM
がある。このようなメモリとしては、雑誌「東芝レビュ
ー」第43巻12号(昭和63年)の頁944〜頁947がある。
のようにアドレスカウンタの出力に対して、救済アドレ
ス/非救済アドレスの判定が比較回路により行われる。
したがって、全体でみるとアドレスカウンタからSAM部
のデコーダまでのパス中に、救済/非救済を判定するた
めの比較回路が置かれることになる。通常、この比較回
路の判定終了までデコーダをイネーブルにすることが不
可能であるため、アドレス決定のタイミングを遅らせる
必要がある。低速動作においては、このようなアドレス
比較によるオーバーヘッドはさほど問題にならない。し
かし、画像分野等において用いられるときには、高いビ
ットレートによる読み出し動作が必要であるためシリア
ル出力の高速化が要求され、上記のようなアドレス比較
動作に費やされるオーバーヘッドがあるとそれが無視で
きなくなるものである。
を実現した半導体記憶装置を提供することにある。
は、本明細書の記述および添付図面から明らかになるで
あろう。
要を簡単に説明すれば、下記の通りである。すなわち、
内部において生成されたアドレス信号に従ったシリアル
アクセス機能と、欠陥救済のための冗長回路とを備えた
半導体記憶装置において、シリアルアクセスのためのア
ドレス信号に先行したアドレス信号を生成して欠陥アド
レスとの比較を行い、冗長選択信号のタイミングを上記
シリアルアクセスのためのアドレス出力タイミングとほ
ゞ一致させる。
ドレス出力と並行して次アドレスと欠陥アドレスとの比
較を行うことができるから、欠陥救済のためのアドレス
比較によるオーバーヘッドを排除することができ、高速
シリアルアクセスが可能になる。
リの一実施例の機能ブロック図が示されている。
に制限されないが、ランダム・アクセス用のメモリアレ
イMARYは、1024(ロウ)×512(カラム)=約500Kの記
憶容量を持つようにされる。このようなメモリアレイMA
RYが8個パラレルにアクセスされることによって、×8
ビットからなるカラーデータを単位として記憶する。そ
れ故、このようなマルチ・ポート・メモリを2個用いる
ことにより、1024×1024等のような高解像度で256色の
ようなカラー画像データを記憶することができる。
カラム系のアドレス信号とは、ロウアドレスストローブ
信号▲▼とカラムアドレスストローブ信号▲
▼にそれぞれ同期して時系列的に入力される。ロウア
ドレス信号はロウアドレスバッファRABに取り込まれ、
カラムアドレス信号AYiはカラムアドレスバッファCAB又
はシリアルアドレスカウンタSAMACに取り込まれる。こ
のとき、最上位ビットのアドレス信号A9は、上記のよう
にカラムアドレスが512しかないから無効にされる。
カラムアドレスの初期値として、シリアルクロックに同
期して計数動作を行う。この計数出力は、特に制限され
ないが、グレーコードカウンタGCCに入力され、ここで
グレーコードに変換される。グレーコードに変換された
シリアル用アドレス信号は、シリアルセレクタSSの選択
信号とされる。
らなり、その入出力、ノードと同図において縦方向に延
長されるシリアル入出力線との間に上記シリアルセレク
タSSが設けられる。また、上記入出力ノードは、トラン
スファゲートTRGを介してメモリアレイMARYの512のビッ
ト線に接続される。したがって、ランダム・アクセス用
のメモリアレイMARYとシリアルアクセスメモリSAMとの
間では、512ビットの単位でパラレルにデータの転送が
相互に行われる。
り、上記シリアル入出力線を通して伝えられたシリアル
データを増幅してシリアル出力回路AOBを通してシリア
ル用データ端子SI/O0〜7から出力される。
シリアル書き込みデータは、シリアル入力回路SIBを通
して上記シリアル入出力線に伝えられ、それがシリアル
セレクタSSにより指定されたシリアルアクセスメモリSA
Mの各アドレスに書き込まれる。
ス信号は、ロウデコーダRDECに入力され、ここで解読が
行われてメモリアレイMARYの1つのワード線を選択す
る。
レス信号は、カラムデコーダCDECに入力され、ここで解
読が行われてメモリアレイMARYの一対からなるビット線
の選択信号を形成する。同図では省略されているが、カ
ラムデコーダCDECにカラムスイッチ回路が設けられ、こ
のカラムスイッチを上記選択信号によりスイッチ制御し
て一対のビット線をランダム用の入出力線に接続させ
る。メインアンプMAは、上記ランダム用入出力線の信号
を増幅して、ランダム用データ出力回路DOBに入力す
る。ランダム用データ出力回路DOBは、ランダム用のデ
ータ端子RI/O0〜7から上記読み出し信号を出力する。
ダム書き込みデータは、ランダム入力回路DIBを通して
上記ランダム用入出力線に伝えられ、選択されたカラム
スイッチ回路を通してメモリアレイMARYのビット線対に
伝えられる。上記ビット線対にはワード線の選択動作に
よって1つのメモリセルが結合されているから書き込み
が行われる。
プMAの出力信号が、シリアル用データ出力回路SOBの入
力に伝える信号経路が設けられる。この理由は、次の通
りである。シリアル出力させるときの先頭データが、上
記のようなトランスファゲートTRGを通してシリアルア
クセスメモリSAMにパラレル転送され、その後にシリア
ルセレクタSS及びメインアンプSAMを通して出力回路SOB
の入力に伝えられるようしたのでは先頭データの出力が
遅くなってしまう。そこで、この実施例では上記先頭ア
ドレス指定のためのカラムアドレス信号をカラムアドレ
スバッファCABにも取り込み、カラムデコーダCDECによ
りカラム選択動作を行わせる。これにより、指定された
先頭アドレスのデータがランダム用のカラムスイッチ回
路及びメインアンプMAを通して高速に出力される。この
信号が上記信号経路を経由してシリアル出力航路SOBの
入力に伝えられる。これにより、シリアル出力されるデ
ータが高速に出力される。この間を利用して、シリアル
回路により次のデータの出力準備が行われる。それ故、
シリアル出力動作における先頭データの選択動作はダミ
ー又は省略される。
めに、シリアルアドレスカウンタSAMACと、それを受け
てグレコード信号を形成するグレーコードカウンタGCC
との間でパイプライン転送が行われる。すなわち、SAMA
Cから2進のアドレス信号を送出し、それをGCCが受け取
るとSAMACは直ちに+1の歩進動作を行う。上記GCCの出
力部には、デコーダ回路が設けられ1つのシリアルセレ
クタSSを選択する選択信号を形成する。そして、図示し
ないが、シリアル用メインアンプSAMの出力部には、デ
ータラッチ回路が設けられる。これにより、上記メイン
アンプSAMから出力されるデータが上記データラッチに
取り込まれると、メイアンプSAMは直ちに次に出力すべ
きシリアルデータの増幅動作を開始する。この増幅動作
と並行して、シリアル用データ出力回路SOBは上記デー
タラッチに取り込まれたデータを出力するというパイプ
ライン処理を行う。以上のようなパンプライン処理によ
ってシリアル出力動作の高速化が可能になる。
伴い不良ビットが発生する確率が高くする。ロウ系不良
アドレス記憶回路RRDCは、電気的な切断、又はレーザー
光線等のような高エネルギービームによるヒューズ手段
の切断の有無により不良アドレスの記憶を行う。この不
良アドレスとアドレスバッファRABに取り込まれたロウ
アドレスとは、アドレス比較回路RAMRACに入力される。
このアドレス比較回路RAMRACにおいて、不良ワード線に
対するメモリアクセスであることが検出されると、それ
の検出出力をロウデコーダRDECに入力し、その不良ワー
ド線のアドレス選択動作を禁止するとともに予備ワード
線の選択動作に切り換える。このようにして、ロウ系の
欠陥ビットを救済することができる。
合には、必然的に不良発生の確率が高くなり、これをそ
のまま放置したのでは製品歩留まりが悪化する。そこ
で、この実施例では、カラム系にも冗長回路を設けるも
のである。
ューズ等の切断の有無により不良アドレスがプログラム
される。シリアルモードにおいて、この不良アドレスと
シリアルアドレスカウンタSAMACにより発生されたアド
レス信号とは、アドレス比較回路SAMCACに入力され、こ
こで上記同様に不良ビット線に対するメモリアクセスで
ある検出されると、それをシリアルセレクタSSに入力
し、その不良ビット線に対応したシリアルアクセスメモ
リSAMの選択を禁止するとともに予備のビット線に対応
したSAMを選択する。この場合、高速動作化のために、
後述するようにアドレスカウンタSAMACは、その出力部
にラッチ回路があり、出力アドレスを保持すると、次ア
ドレスの生成が先行して行われ、その先行アドレスと不
良アドレスとが比較される。このような先行アドレスと
の比較により、アドレスカウンタSAMACの出力タイミン
グと、予備ビットに対応した選択タイミングとをほゞ一
致させることができる。この結果、救済時と救済時とに
おいてシリアルアクセスタイミングの規則性が損なうこ
となく高速に行われる。
レスとアドレスバッファCABに取り込まれたアドレスと
は、アドレス比較回路RAMACに入力さえ、不良ビット線
に対するメモリアクセスであると、不良ビット線に対応
したカラム選択を禁止するとともに予備のビット線に対
応したカラムスイッチを選択する、このようにして、ビ
ット線不良に対しても欠陥救済が行われることよって、
マルチポートメモリの製品歩留まりを高くすることがで
きる。
種制御信号▲▼、▲▼、▲▼、
▲▼、DSF、SC及び▲▼を受けてその動作モー
ドを判定するとともに、それに応じて内部回路の動作タ
イミング信号を発生させるものである。信号▲▼
は、ロウアドレスストローブ信号であり、▲▼は
カラムアドレスストローブ信号であり、▲▼はライ
トイネーブル信号でり、▲▼はデータ転送制
御信号、SCはシリアルクロック信号、▲▼はシリア
ルイネーブル信号である。
比較方式を説明するための一実施例のブロック図が示さ
れている。
ドレス入力Hとラッチ回路を通したアドレス信号Cとが
選択的に入力される。マルチプレクサは、入力切り換え
信号Gにより制御され、アドレス設定のときには前記の
ように▲▼に同期して入力されたカラムアドレス
信号AYiを取り込み、以後はラッチ回路を通して出力さ
れるアドレス出力を取り込むよう切り換えられる。イン
クリメンタは、マルチプレクサを通して入力されたアド
レス信号Aに+1(インクリメンタ)されたアドレス信
号を形成する。これにより、初期値AYiは、インクリメ
ンタにより+1されて最初のアドレス出力として出力さ
れる。したがって、前記のようなRAM部からの読み出し
信号を先頭のデータとして出力させるというインタリー
ブ(又はロードスルー)方式による高速シリアルアクセ
スに対応したシリアルアクセス用のアドレス信号を形成
することができる。
メンタは、+1と+0の動作が選択的に行えるようにさ
れる。これは、インタリーブ方式によるシリアル出力動
作以外のとき、例えばシリアル入力動作のとのには、初
期値のアドレスAYiからシリアルにアクセスすることが
必要となるからである。また、上記のようにインクリメ
ンタに対して選択的に+0の動作を行わせることによ
り、前記のようなインタリーブ方式によらないシリアル
出力動作も行うことができるものである。
+1されたアドレス信号を比較回路に入力し、ヒューズ
手段を記憶素子とする救済アドレスROMに記憶された不
良アドレスとを比較する。この比較回路の一致/不一致
(救済/非救済)の出力信号Eは、ラッチ回路を通して
冗長選択信号Fとして出力される。上記アドレス出力C
を保持するラッチ回路と、上記冗長選択信号Fを保持す
るラッチ回路とは、同じカウントアップ信号Dによりス
ルー/ラッチの動作とを同期して行うものである。それ
故、アドレス出力と冗長選択信号とは同じタイミングで
出力されことになる。
較方式による欠陥救済動作の一例のタイミング図が示さ
れている。
回路はアドレス出力CからアドレスNを出力している。
このアドレスNはマルチプレクサを介してインクリメン
タに入力されている。カウントアップ信号Dによりラッ
チ回路が保持状態になると、インクリメンタが+1の歩
進動作を行いインクリメンタの出力信号BからはN+1
のアドレス信号が形成される。このアドレス信号N+1
は、比較回路により救済アドレスROMに記憶された不良
アドレスと比較される。両アドレスが一致(救済)した
なら、同図に実線で示すように比較回路の出力信号Eが
ハイレベルに変化する。そして、カウントアップ信号D
により次アドレスが出力されるタイミングで、両ラッチ
回路がスルー状態になり、イクリメンタにより形成され
た次アドレスN+1と冗長選択信号とが同じタイミング
で出力される。これにより、この冗長選択信号により上
記N+1のアドレスを無効にして、冗長回路からのデー
タを出力する。
(非救済)なら、同図に点線で示すように上記信号Eが
ロウレベルのままとなり、これに応じて冗長選択信号F
もロウレベルのままとなる。このときには、上記アドレ
スN+1に対応したシリアルデータが出力される。
によりシリアル出力動作と並行して、+1された次アド
レスN+1と不良アドレスとを比較するものであるた
め、冗長回路への切り換えが高速に行えるものとなる。
比較方式を説明するための他の一実施例のブロック図が
示されている。
ドレス入力Hとインクリメンタにより+1されたアドレ
スIとが選択的に切り換えられて、アドレス出力を保持
するラッチ回路に入力される。マルチプレクサは、入力
切り換え信号Gにより制御され、アドレス設定のときに
は前記のように▲▼に同期して入力されたカラム
アドレス信号AYiを取り込み、以後はインクリメンタに
より+1された次アドレスを取り込むよう切り換えられ
る。すなわち、第1図の実施例とは、マルチプレクサと
インクリメンタの位置が入れ替わったものである。イン
クリメンタは、ラッチ回路から出力されるアドレス出力
C+1(インクリメント)されたアドレス信号を形成す
る。
てそのまま最初のアドレス出力として出力される。した
がって、このままでは前記のようなRAM部からの読み出
し信号を先頭のデータとして出力させるインタリーブ方
式によるシリアル出力は行えない。そこで、前記のよう
なインターリーブ方式によるシリアル出力を行う場合に
は、スタートアドレス入力に+1を行う回路を付加する
ようすばよい。
較方式による欠陥救済動作の一例のタイミング図が示さ
れている。
回路のアドレス出力信号CはアドレスNとなっいる。カ
ウントアップ信号Dによりラッチ回路が保持状態となる
と、インクリメンタが+1の歩進動作を行いインクリメ
ンタの出力信号IからはN+1のアドレス信号が形成さ
れる。このアドレス信号N+1は、マルチプレクサを介
してラッチ回路と比較回路の入力信号Jとされる。この
とき、上記ラッチ回路は保持状態であるので、次アドレ
スN+1の取り込む(スルー)を行わないで上記アドレ
スNの出力動作を行っている。比較回路は、上記次アド
レスN+1と救済アドレスROMに記憶された不良アドレ
スとの比較動作を行う。両アドレスが一致(救済)した
なら、同図に実線で示すように比較回路の出力信号Eが
ハイレベルに変化する。そして、カウントアップ信号D
により次アドレスが出力されるタイミングで、両ラッチ
回路がスルー状態になり、イクリメンタにより形成され
た次アドレスN+1と冗長選択信号とが同じタイミング
で出力される。これにより、この冗長選択信号により上
記N+1のアドレスを無効にして、冗長回路からのデー
タを出力する。
(非救済)なら、同図に点線で示すように上記信号Eが
ロウレベルのままとなり、これに応じて冗長選択信号F
もロウレベルのままとなる。このときには、上記アドレ
スN+1に対応したシリアルデータが出力される。
によるシリアル出力動作と並行して、+1された次アド
レスN+1と不良アドレスとを比較するものであるた
め、冗長回路への切り換えが高速に行えるものとなる。
比較方式を説明するための更に他の一実施例のブロック
図が示されている。
く、次サイクルの開始時点までにアドレス比較が間に合
わないときに対応している。すなわち、前記第1図に示
した実施例回路に、次のような回路が付加される。スタ
ートアドレス入力は、前記のようなマルチプレクサに入
力されることの他、専用のインクリメンタに入力されて
+1の歩進動作が行われるようにされる。このインクリ
メンタの出力信号は、前記インクリメンタの出力ととも
にマルチプレクサを介して比較回路に入力される。すな
わち、この実施例では、スタートアドレスにおけるアド
レス比較が間に合わないときには、スタートアドレス入
力を受けるインクリメンタにより+1の次アドレスを形
成しておいて、入力切り換え信号によりマルチプレクサ
を切ら換えるときに、上記形成された次アドレスを比較
回路に入力して直ちに救済アドレスROMの不良アドレス
比較するようするものである。そして、上記スタートア
ドレス以降のアドレスについては、上記2つのマルチプ
レクサを切り換えて前記第1図の実施例と同様なアドレ
スインクリメンタ動作とアドレス比較動作を行うもので
ある。
一実施例の具体的回路図が示されている。この実施例で
は、前記のようなマルチプレクサ、インクリメンタ、ラ
ッチ回路の機能を持つ1つの単位回路が代表として例示
的に示されている。前記のようにアドレス信号がA0〜A8
のように9ビットからなるときには、同様の単位回路が
全体で9個設けられ、そのカウンタ部のキャリー入力Ci
Bとキャリー出力COiB、演算部のキャリー入力SCiB及び
キャリー出力COSiBとを用いて縦列形態に接続される。
からなり、2つのクロックパルスACC1,ACC2により2進
の計数動作を行う。最下位ビットの回路では、キャリー
入力CiBがロウレベルに固定される。計数出力ANiとAi
は、前記のようにクロックパルスACC2に同期して出力さ
れる早いタイミングのものANiと、クロックパルスACC1
に同期して出力されるラッチ出力信号Aiとからなる。そ
れ故、上記アドレス信号ANiが不良アドレスとの比較動
作に用いられ、アドレス信号Aiがシリアルアクセス用に
用いられる。
+1又は+0の選択的なインクリメンタ動作を行う演算
部が設けられる。すなわち、セットアドレス信号ALCに
より先頭アドレス信号AYiを取り込むとき、最下位ビッ
トに対応した演算部のキャリー入力信号SCiBをハイレベ
ルにすれば、パスPbを通して先頭の最下位ビットのアド
レスAYiがそのまま出力される。これにより、先頭アド
レスに対して+0のアドレス演算が行われものである。
これに対して、最下位ビットに対応した演算部のキャリ
ー入力信号SCiBをロウレベルにすれば、上記最下位ビッ
トに対応した先頭アドレスに対してパスPaを通して+1
されたアドレスが形成されるものとなる。このように最
下位ビットにおける演算部のキャリー入力を利用するこ
とにより、特別な回路を付加することなく、通常では単
にハイレベルに固定されかもしくは省略されるべきキャ
リー入力を動作モードに応じてハイレベル/ロウレベル
に切り換えるだけで選択的な+1動作を行われることが
できる。
ル出力の場合や、第5図の実施例のようにスタートアド
レス入力に直ちに+1を行う場合に便利なものとなる。
このような演算部により形成されたアドレス信号は、タ
イミング信号ASCにより制御されるクロックドインバー
タ回路を通して上記カウンタ部に初期値として入力され
る。この実施例では、上記タイミング信号ASCとクロッ
クパルスACC2との競合による誤動作等を防止するために
これらの信号ASCとACC2により制御されるMOSFETの直列
回路が設けられるものである。
ある。すなわち、 (1)内部において生成されたアドレス信号に従ったシ
リアルアクセス機能と、欠陥救済のための冗長回路とを
備えた半導体記憶装置において、シリアルアクセスのた
めのアドレス信号に先行したアドレス信号を生成して欠
陥アドレスとの比較を行い、冗長選択信号のタイミング
を上記シリアルアクセスのためのアドレス出力タイミン
グとほゞ一致させることにより、シリアルアクセスのた
めのアドレス出力と並行して次アドレスと欠陥アドレス
との比較を行うことができるから、欠陥救済のためのア
ドレス比較によるオーバーヘッドを排除することがで
き、高速シリアルアクセスが可能になるという効果が得
られる。
してシリアルアクセス出力信号を形成することにより、
ラッチ回路においてアドレスを保持させた後、そのアド
レス出力によるシリアルアクセス動作と並行しては次ア
ドレスの生成し不良アドレスとの比較を行うことがで
き、上記ラッチ回路と同期して動作するラッチ回路を介
して冗長選択信号を出力させることにより、シリアル出
力動作における冗長回路のへの切り換えときでも同じタ
イミングでの出力動作が行えるという効果が得られる。
具体的に説明したが、本願発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、第8図の実
施例において、記憶容量やアドレス割り当ては種々の実
施形態採ることができるものである。また、SAM部のグ
レーコードカンタは、省略して前記のようなアドレスカ
ウンタによりSAM部の選択アドレスを形成するものであ
ってもよい。また、救済アドレスROMは、不揮発性記憶
素子を用いるものであってもよい。アドレス比較回路
は、排他的論理和回路のような一致/不一致回路を用い
るもの他、相補信号を使用したアンド(AND)タイプの
ものを用いるものであってもよい。また、前記インクリ
メンタは、演算回路(アダー)を用いたもの、あるいは
D入力付きのT型フリップフロップ回路を利用するもの
等ように種々の実施形態を採ることができるものであ
る。スタートアドレス入力は、常に固定のアドレスから
行う場合には省略できるものである。すなわち、テレビ
ジョン受像機やビディオ・テープ・レコーダのように画
像処理装置に用いられるときには、先頭アドレスを固定
するものであってもよいからである。
の他、シリアルアクセスポートのみを持つ半導体記憶装
置に適用するものであってもよい。
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、内部において生成されたアドレス信号に
従ったシリアルアクセス機能と、欠陥救済のための冗長
回路とを備えた半導体記憶装置において、シリアルアク
セスのためのアドレス信号に先行したアドレス信号を生
成して欠陥アドレスとの比較を行い、冗長選択信号のタ
イミングを上記シリアルアクセスのためのアドレス出力
タイミングとほゞ一致させることにより、シリアルアク
セスのためのアドレス出力と並行して次アドレスと欠陥
アドレスとの比較を行うことができるから、欠陥救済の
ためのアドレス比較によるオーバーヘッドを排除するこ
とができ、高速シリアルアクセスが可能になる。
スカウンタと不良アドレスの比較方式を説明するための
一実施例を示すブロック図、 第2図は、その動作の一例を説明するためのタイミング
図、 第3図は、上記シリアルアクセス用のアドレスカウンタ
と不良アドレスの比較方式を説明するための他の一実施
例を示すブロック図、 第4図は、その動作の一例を説明するためのタイミング
図、 第5図は、上記シリアルアクセス用のアドレスカウンタ
と不良アドレスの比較方式を説明するための更に他の一
実施例を示すブロック図、 第6図は、従来技術の一例を説明するためのブロック
図、 第7図は、この発明に係る上記アドレスカウンタとイン
クリメンタ等の一実施例を示す具体的回路図、 第8図は、この発明が適用されるマルチポートメモリの
一実施例を示す回路機能ブロック図である。 MARY……メモリアレイ、SAM……シリアルアクセスメモ
リ、SAMAC……シリアルアドレスカウンタ、GCC……グレ
ーコードカウンタ、SS……シリアルセレクタ、TRG……
トランスファゲート、RAB……ロウアドレスバッファ、C
AB……カラムアドレスバッファ、RAMRAC……ランダム用
ロウアドレス比較回路、RAMCAC……ランダム用カラムア
ドレス比較回路、CDEC……カラムデコーダ、SA……セン
スアンプ、MA……メインアンプ、DOB……ランダム用デ
ータ出力回路、DIB……ランダム用データ入力回路、SMA
……シリアル用メインアンプ、SOB……シリアル用出力
回路、SIB……シリアル用入力回路、CRDC……カラム不
良アドレス記憶回路、RRDC……ロウ不良アドレス記憶回
路、SAMCAC……シリアル用アドレス比較回路、TG……タ
イミング発生回路。
Claims (2)
- 【請求項1】アドレス信号形成回路からの第1アドレス
信号に従ったアドレスに従ってシリアルアクセスを行う
シリアルアクセス機能をもってなるとともに欠陥救済の
ための冗長回路もってなる半導体記憶装置であって、 上記アドレス信号形成回路は、上記第1アドレス信号を
保持するラッチ回路と、上記保持回路の出力を受けて上
記第1アドレス信号に対して先行したアドレスである第
2アドレス信号を形成するためのインクリメンタとを有
し、 上記冗長回路は、上記第2アドレス信号と不良アドレス
とに基づいてその動作が制御されることを特徴とする半
導体記憶装置。 - 【請求項2】請求項1において、上記第2アドレス信号
は、上記第1アドレス信号に+1された次アドレスであ
ることを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2152802A JP2954286B2 (ja) | 1990-06-13 | 1990-06-13 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2152802A JP2954286B2 (ja) | 1990-06-13 | 1990-06-13 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0448498A JPH0448498A (ja) | 1992-02-18 |
JP2954286B2 true JP2954286B2 (ja) | 1999-09-27 |
Family
ID=15548477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2152802A Expired - Lifetime JP2954286B2 (ja) | 1990-06-13 | 1990-06-13 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2954286B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3265076B2 (ja) * | 1993-09-20 | 2002-03-11 | 株式会社東芝 | 半導体記憶装置 |
-
1990
- 1990-06-13 JP JP2152802A patent/JP2954286B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0448498A (ja) | 1992-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19807298C2 (de) | Synchrone Halbleiterspeichereinrichtung | |
US4989181A (en) | Serial memory device provided with high-speed address control circuit | |
EP0143647B1 (en) | Semiconductor memory device | |
US4630241A (en) | Method of programming for programmable circuit in redundancy circuit system | |
JPH05210567A (ja) | メモリ装置及びメモリのデータ読取り/書込み方法 | |
JP2531780B2 (ja) | 半導体メモリ装置 | |
JP2001358296A (ja) | 半導体集積回路装置 | |
JPH10302462A (ja) | 半導体記憶装置 | |
EP0605887A2 (en) | Synchronous LSI memory device | |
US4365318A (en) | Two speed recirculating memory system using partially good components | |
KR100290286B1 (ko) | 빠른 입출력 라인 프리차지 스킴을 구비한 반도체 메모리 장치 | |
KR19980070018A (ko) | 라이트스루 동작이 고속으로 수행되는 가상 2-포트 메모리 구조 | |
US5886918A (en) | Semiconductor integrated circuit device having synchronous function with a plurality of external clocks | |
JPH0383299A (ja) | 半導体記憶装置 | |
JP2954286B2 (ja) | 半導体記憶装置 | |
JPH04176090A (ja) | 半導体記憶装置 | |
JPH1069430A (ja) | 半導体記憶装置 | |
US7181643B2 (en) | Method for comparing the address of a memory access with an already known address of a faulty memory cell | |
US5901093A (en) | Redundancy architecture and method for block write access cycles permitting defective memory line replacement | |
JPH06139797A (ja) | 半導体記憶装置 | |
US6445634B2 (en) | Serial access memory and data write/read method | |
JPH1083696A (ja) | 半導体メモリ試験装置 | |
JPH0785688A (ja) | 半導体記憶装置 | |
JPS58155597A (ja) | 半導体メモリの書き込み制御方式 | |
JPH0434793A (ja) | アドレスセット方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |